級聯(lián)堆疊納米線mos晶體管制作方法
【專利摘要】本發(fā)明公開了一種堆疊納米線MOS晶體管及其制作方法，包括：多個納米線堆疊，在襯底上沿第一方向延伸；多個柵極堆疊，沿第二方向延伸并且跨越了每個納米線堆疊；多個源漏區(qū)，位于每個柵極堆疊沿第二方向兩側；多個溝道區(qū)，由位于多個源漏區(qū)之間的納米線堆疊構成；其中多個納米線堆疊為級聯(lián)的多個納米線構成的堆疊。依照本發(fā)明的堆疊納米線MOS晶體管及其制作方法，通過多次回刻、側向刻蝕溝槽并填充，形成了質量良好的級聯(lián)的納米線堆疊，以較低的成本充分增大導電溝道有效寬度，并且提高了有效導電總截面面積，從而提高驅動電流。
【專利說明】級聯(lián)堆疊納米線MOS晶體管制作方法

【技術領域】
[0001]本發(fā)明涉及一種半導體器件制造方法，特別是涉及一種新型的級聯(lián)堆疊納米線MOS晶體管制作方法。

【背景技術】
[0002]在當前的亞20nm技術中，三維多柵器件(FinFET或Tr1-gate)是主要的器件結構，這種結構增強了柵極控制能力、抑制了漏電與短溝道效應。
[0003]例如，雙柵SOI結構的MOSFET與傳統(tǒng)的單柵體Si或者SOI MOSFET相比，能夠抑制短溝道效應(SCE)以及漏致感應勢壘降低(DIBL)效應，具有更低的結電容，能夠實現(xiàn)溝道輕摻雜，可以通過設置金屬柵極的功函數(shù)來調節(jié)閾值電壓，能夠得到約2倍的驅動電流，降低了對于有效柵氧厚度(EOT)的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區(qū)頂面以及兩個側面，柵極控制能力更強。進一步地，全環(huán)繞納米線多柵器件更具有優(yōu)勢。
[0004]環(huán)柵納米線器件雖然有更好的柵控作用，能更有效的控制短溝道效應，在亞14納米技術的縮減過程中更具優(yōu)勢，但是一個關鍵問題是由于微小的導電溝道，在等效硅平面面積內不能提供更多的驅動電流。
[0005]例如，對于等效線寬Iym的器件而言，環(huán)柵納米線器件的尺寸要滿足:d*n+(n_l)*s = Iym,并且π *d*n>l μ m。其中，d為單個納米線(NW)的直徑，η為納米線的數(shù)目，s為納米線之間的間距。因此，對于直徑d分別為3、5、7、10nm的情形而言，納米線間距s必須分別小于6.4、10.6、15、21.4nm。也即，如果要獲得等同于體娃Ium的柵寬,納米線器件的平行排列要非常的緊密。依據(jù)現(xiàn)有的FinFET曝光和刻蝕技術(Fin間距在60納米左右)，制作這種極小間距的納米線立體排列結構是很難實現(xiàn)的。
[0006]在垂直方向上實現(xiàn)堆疊環(huán)柵納米線結構是提高晶體管驅動電流的有效方法，但在實現(xiàn)工藝(制作方法上)十分困難，與傳統(tǒng)工藝兼容并減少工藝成本面臨重大挑戰(zhàn)。例如，一種現(xiàn)有的實現(xiàn)堆疊納米線的是利用Si/SiGe多層異質外延并進行選擇腐蝕，也即在埋氧層(BOX)上依次交替異質外延多個Si與SiGe的層疊，然后通過例如濕法腐蝕等方法選擇性去除SiGe，從而留下Si納米線的堆疊。這種方法嚴重受制于外延薄層質量的影響，極大的增加了工藝成本。另一方面，在單位footprint面積下,傳統(tǒng)結構(納米線堆疊之間有柵極填充，也即每個納米線四周均被HK/MG的柵極堆疊環(huán)繞)的堆疊納米線有效總電流較小，而在同一投影面積下，非堆疊納米線的鰭片(翅片，F(xiàn)in)的導通有效截面積(垂直于Fin或者納米線延伸方向截得，也即垂直于溝道方向)更大。
[0007]因此，需要尋找一種充分增大導電溝道有效寬度提高驅動電流的新型納米線器件結構及其制造方法。


【發(fā)明內容】

[0008]由上所述，本發(fā)明的目的在于克服上述技術困難，提出一種新型納米線器件結構及其制造方法，充分增大導電溝道有效寬度從而提高驅動電流。
[0009]為此，本發(fā)明提供了一種堆疊納米線MOS晶體管制作方法，包括:在襯底上形成沿第一方向延伸的多個鰭片；在每個鰭片中形成由多個納米線級聯(lián)構成的納米線堆疊；在納米線堆疊上形成沿第二方向延伸的柵極堆疊結構；在柵極堆疊結構兩側形成源漏區(qū)，源漏區(qū)之間的納米線構成溝道區(qū)。
[0010]其中，在每個鰭片中形成由多個納米線級聯(lián)構成的納米線堆疊的步驟進一步包括:步驟a，側向刻蝕鰭片，在鰭片沿第二方向的側面形成凹槽；步驟b，沉積保護層，填充凹槽；以及重復步驟a和步驟b，形成多個納米線。
[0011]其中，相鄰的納米線在平行于襯底表面的平面內相切或者相交。其中，相鄰的納米線的相交部分的尺寸小于納米線自身尺寸的5%。
[0012]其中，凹槽和/或納米線截面的形狀包括矩形、梯形、倒梯形、圓形、橢圓形、Σ形、D形、C形及其組合。
[0013]其中，側向刻蝕鰭片的步驟包括具有橫向刻蝕深度的各向同性的等離子體干法刻蝕，或者各向同性刻蝕與各向異性刻蝕的組合方法。
[0014]其中，側向刻蝕鰭片的步驟包括利用不同晶向上選擇腐蝕的濕法腐蝕方法。
[0015]其中，形成多個納米線之后進一步包括:去除保護層，露出多個納米線；對納米線堆疊進行表面處理、圓化工藝。
[0016]其中，柵極堆疊結構為適用于后柵工藝的假柵極堆疊結構，并且形成源漏區(qū)之后進一步包括:沉積層間介質層；刻蝕去除假柵極堆疊結構，留下柵極溝槽；在柵極溝槽中沉積柵極堆疊結構。
[0017]本發(fā)明還提供了由上述方法制造的一種堆疊納米線MOS晶體管，包括:多個納米線堆疊，在襯底上沿第一方向延伸；多個柵極堆疊，沿第二方向延伸并且跨越了每個納米線堆疊；多個源漏區(qū)，位于每個柵極堆疊沿第二方向兩側；多個溝道區(qū)，由位于多個源漏區(qū)之間的納米線堆疊構成；其中多個納米線堆疊為級聯(lián)的多個納米線構成的堆疊。
[0018]其中，相鄰的納米線在平行于襯底表面的平面內相切或者相交。
[0019]其中，相鄰的納米線的相交部分的尺寸小于納米線自身尺寸的5%。
[0020]其中，納米線截面的形狀包括矩形、梯形、倒梯形、圓形、橢圓形、Σ形、D形、C形及其組合。
[0021]依照本發(fā)明的堆疊納米線MOS晶體管及其制作方法，通過多次回刻、側向刻蝕溝槽并填充，形成了質量良好的級聯(lián)的納米線堆疊，以較低的成本充分增大導電溝道有效寬度，并且提高了有效導電總截面面積，從而提高驅動電流。

【專利附圖】

【附圖說明】
[0022]以下參照附圖來詳細說明本發(fā)明的技術方案，其中:
[0023]圖1至圖8為依照本發(fā)明的堆疊納米線MOS晶體管制造方法各步驟的剖面示意圖；以及
[0024]圖9為依照本發(fā)明的FinFET器件結構的立體示意圖。

【具體實施方式】
[0025]以下參照附圖并結合示意性的實施例來詳細說明本發(fā)明技術方案的特征及其技術效果，公開了充分增大導電溝道有效寬度從而提高驅動電流的堆疊納米線MOS晶體管及其制造方法。需要指出的是，類似的附圖標記表示類似的結構，本申請中所用的術語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結構或制造工序。這些修飾除非特別說明并非暗示所修飾器件結構或制造工序的空間、次序或層級關系。
[0026]圖9所示為依照本發(fā)明制造的堆疊納米線MOS晶體管的立體示意圖，其中堆疊納米線MOS晶體管，包括襯底上沿第一方向延伸的多個納米線堆疊，沿第二方向延伸并且跨越了每個納米線堆疊的多個金屬柵極，沿第一方向延伸的納米線堆疊兩側的多個源漏區(qū)，位于多個源漏區(qū)之間的納米線堆疊構成的多個溝道區(qū)，其中金屬柵極環(huán)繞溝道區(qū)。以下將先參照圖1至圖8來描述制造方法的各個剖視圖，最后將回頭進一步詳細描述圖9的器件結構。
[0027]特別地，以下某圖的左部所示是沿圖9中垂直于溝道方向(沿第二方向，也即X-X’軸)的剖視圖，某圖的右部所示是沿圖9中平行于溝道方向(沿第一方向，也即Y—V方向)的剖視圖。
[0028]參照圖1，形成沿第一方向(圖9中X—X’軸線)延伸的多個鰭片結構，其中第一方向為未來器件溝道區(qū)延伸方向。提供襯底1，襯底I依照器件用途需要而合理選擇，可包括單晶體娃(Si)、單晶體鍺(Ge)、應變娃(Strained Si)、鍺娃(SiGe),或是化合物半導體材料，例如氮化鎵(GaN)、砷化鎵(GaAs)、磷化銦(InP)、銻化銦(InSb)，以及碳基半導體例如石墨烯、SiC、碳納管等等。出于與CMOS工藝兼容的考慮，襯底I優(yōu)選地為體Si。光刻/刻蝕襯底1，在襯底I中形成多個沿第一方向平行分布的溝槽IG以及溝槽IG之間剩余的襯底I材料所構成的鰭片1F。溝槽IG的深寬比優(yōu)選地大于5:1。優(yōu)選地，在多個鰭片結構的頂部沉積硬掩模層HM，其材質可以是氧化硅、氮化硅、氮氧化硅及其組合，并且優(yōu)選地為氮化硅。
[0029]參照圖2，刻蝕每個鰭片結構1F，形成級聯(lián)的納米線堆疊INl?INm。優(yōu)選地，通過干法或者濕法刻蝕，以HM為掩模，沿垂直于第一方向的第二方向(圖9中Y—Y’軸線)側向刻蝕每個鰭片結構IF的側面，在IF的側面形成連續(xù)的向內(從IF的側面表層垂直地朝向中心)凹陷IR，使得剩余的IF成為級聯(lián)的納米線堆疊，從上至下依次包括多個納米線INl、1N2……INm，其中m為大于I的自然數(shù)(依照器件性能需要，m可以選擇為2?20)。相鄰的納米線INi與INj之間(1、j為不同的自然數(shù))具有連接處，例如通過各自納米線的頂點(納米線截面為圓形時為兩圓之間的切點，截面為矩形、菱形或其他多邊形時為兩者之間的重合頂點)相連，也即相鄰的納米線之間具有相互接觸的切面?？蛇x地，連接處依照刻蝕工藝不同也可以具有一定尺寸(沿第二方向)，例如一定的厚度/高度/寬度(沿第一方向的長度與納米線的長度相同)，但是優(yōu)選地連接處的厚度/高度/寬度小于納米線自身最大尺寸(厚度/高度/寬度)的5% (從而在剖視圖中示出為近似理想的切點)，例如其尺寸僅為Inm量級或者更小?？涛gIF形成納米線IN堆疊的刻蝕工藝可以是各向同性的氟基或氯基等離子體干法刻蝕，或者TMAH濕法腐蝕，選擇刻蝕溫度等工藝參數(shù)以提高對于側面的刻蝕。優(yōu)選地，刻蝕工藝是反應離子刻蝕(RIE)，刻蝕氣體包括氟基或氯基氣體，例如NF3、SF6, CF4,CH2F2, CH3F, CHF3> C12等及其組合。依照刻蝕工藝參數(shù)不同，可以控制凹進IR的形狀為矩形、梯形、倒梯形、Σ形(多段折線相連)、C形(超過1/2曲面，曲面可以是圓面、橢圓面、雙曲面)、D形(1/2曲面，曲面可以是圓面、橢圓面、雙曲面)，從而使得納米線INl?INm的截面為圓形、橢圓形、矩形、菱形、梯形、倒梯形、C形、D形、Σ形以及其他多邊形或曲面。獲得的納米線堆疊中，最頂部(INl)和最低部的納米線(INm)可以是上述截面的一部分，例如半圓。
[0030]在本發(fā)明一個優(yōu)選實施例中，刻蝕納米線堆疊IN的工藝步驟具體包括:
[0031]沉積臨時保護層(或者后續(xù)的STI2)并回刻露出部分鰭片。沿第一方向在鰭片IF頂部中側向刻蝕形成第一凹槽(未示出)，暴露出鰭片IF位于STI2上方的頂部(未來形成頂層溝道區(qū)的那部分)。第一凹槽的側壁形狀可以是矩形、梯形、倒梯形、Σ形(多段折線相連)、C形(超過1/2曲面，曲面可以是圓面、橢圓面、雙曲面)、D形(1/2曲面，曲面可以是圓面、橢圓面、雙曲面)。依照材料不同，刻蝕方法可以是氟基或氯基等離子體干法刻蝕，或者TMAH濕法腐蝕。
[0032]在整個器件上沉積第一保護層，其材質包括氧化硅、氮化硅、非晶硅、非晶鍺、非晶碳等及其組合，優(yōu)選地為以與保護層或者STI2材質相區(qū)別，從而避免后續(xù)刻蝕過程中被意外地去除。
[0033]各向異性刻蝕第一保護層，露出頂部納米線以及STI2。各向異性刻蝕方法例如是碳氟氫基氣體等離子刻蝕，并且調整刻蝕氣體成分使得例如氧化硅的STI2基本不被刻蝕，而僅刻蝕氮化硅的第一保護層。
[0034]回刻STI2，暴露鰭片IF的中部。對于氧化硅材質的STI2，可以采用HF基腐蝕液濕法去除，也可以采用氟基等離子體各向異性干法刻蝕，向下刻蝕STI2以暴露出鰭片IF的中部，該中部將用作稍后器件的溝道區(qū)，具體為納米線堆疊的中部層，最底部將被刻蝕而作為器件的隔離區(qū)。
[0035]隨后，重復以上步驟，依次刻蝕形成第二凹槽、沉積第二保護層、各向異性刻蝕第二保護層、回刻STI2露出鰭片IF的中部、刻蝕形成第三凹槽、沉積第三保護層、各向異性刻蝕第三保護層……，最終形成圖2所示的結構。優(yōu)選地，進行表面處理、圓化等工藝，使得由干法刻蝕形成的納米線1Ν1、1Ν2……INm等的剖面形態(tài)向圓形轉變，以提高柵極、溝道區(qū)的對稱度，從而提高器件性能的均勻性。表面處理、圓化等工藝例如是采用表面氧化后再濕法微腐蝕的方法，表面氧化工藝包括爐溫氧化或者強氧化劑溶液氧化等。表面處理、圓化等工藝還可以選擇氫氣高溫烘烤等。表面處理、圓化等工藝還可選擇各向同性腐蝕硅等。
[0036]在本發(fā)明另一個優(yōu)選實施例中，刻蝕納米線堆疊IN的工藝步驟具體包括:
[0037]在鰭片頂部HM層的掩蔽下，先用高各向異性的刻蝕條件(例如含HBr較多、功率較大、氣壓低等)垂直刻蝕，并用聚合物(例如常用的低k材料)鈍化硅材質鰭片的側墻，然后用高各向同性的刻蝕條件(例如含HBr較少、含Cl較多、功率較小、氣壓高等)進行各向同性刻蝕，在垂直與水平方向同時刻蝕，上部的硅側墻由于聚合物保護不會橫向刻蝕，如此反復形成級聯(lián)的納米線(NW)結構。通過調整兩步刻蝕的轉換時機與刻蝕條件可以使得級聯(lián)的各個NW相切或者相交,形成圖2所示的堆疊結構。
[0038]參照圖3，在納米線堆疊IN之間的溝槽IG中通過PECVD、HDPCVD, RTO (快速熱氧化)等工藝沉積填充材質例如為氧化硅、氮氧化硅、碳氧化硅、low-k等的絕緣隔離介質層，從而構成了淺溝槽隔離(STI) 2。優(yōu)選地，隨后采用CMP、回刻等工藝平坦化STI2直至暴露硬掩模層HM。
[0039]參照圖4，回刻STI2，暴露納米線堆疊IN的大部分，例如僅留下底部的若干(例如I個或2個)納米線INj?INm埋設在STI2內。對于氧化硅材質的STI2，可以采用HF基腐蝕液濕法去除，也可以采用氟基等離子體干法刻蝕，向下刻蝕STI2以暴露出納米線堆疊，該暴露的納米線堆疊將用作稍后器件的溝道區(qū)，最底部將被刻蝕而作為器件的隔離區(qū)。優(yōu)選地，隨后通過濕法腐蝕去除硬掩模層HM。
[0040]參照圖5，在多個納米線堆疊IN之間的再次暴露的溝槽IG中，填充假柵極堆疊層。首先在STI2以及納米線堆疊IN上通過LPCVD、PECVD、HDPCVD、RTO、化學氧化等方法沉積形成氧化硅材質的墊氧化層3，用于保護納米線堆疊IN不在后續(xù)刻蝕過程中被過刻蝕。在墊氧化層3上通過PECVD、HDPCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等沉積方法形成假柵極層4，材質可以是多晶硅、非晶硅、微晶硅、非晶碳、多晶鍺、非晶鍺等等及其組合。以上各層的厚度不必按照圖示的比例，而是根據(jù)具體的器件尺寸以及電學性能需求而合理設定。假柵極堆疊3/4完全環(huán)繞包圍了各個納米線INl?INm等等。
[0041]參照圖6，刻蝕假柵極堆疊層3/4，形成沿第二方向跨越納米線堆疊IN的假柵極堆疊結構。例如，采用現(xiàn)有公知的圖形化方法，刻蝕假柵極堆疊3/4直至暴露納米堆疊(頂部的INl )，去除納米堆疊IN的第一方向兩側的部分層3/4，僅在納米堆疊IN之上留下多個假柵極堆疊結構(圖中僅顯示一個)。
[0042]參照圖7，在納米線堆疊IN沿第一方向的兩側形成源漏區(qū)1S/1D。在本發(fā)明一個優(yōu)選實施例中，刻蝕納米線堆疊IN，直至暴露襯底1，通過UHVCVD、MOCVD、ALD、MBE、常壓外延等選擇性外延形成抬升的源漏區(qū)IS和1D，其材質可以與襯底I相同均為Si ;或者對于PMOS而言，源漏區(qū)可以是SiGe、SiSn, GeSn, Si等及其組合，從而向溝道區(qū)IC施加壓應力，提高空穴遷移率；而對于NMOS而言，源漏區(qū)可以是S1:C、S1:H、SiGe:C、Si等及其組合，從而向溝道區(qū)IC施加張應力，提高電子遷移率。優(yōu)選地，在外延同時原位摻雜或者在外延之后注入摻雜并退火激活，使得源漏區(qū)1S/D具有與襯底I不同的摻雜類型、濃度，以控制器件的電學特性。源漏區(qū)1S/D的頂部可以高于納米線堆疊IN的頂部。優(yōu)選地，可以在納米線IN沿第一方向的側面形成側墻5，并利用側墻5形成輕摻雜的源漏擴展區(qū)與重摻雜的源漏區(qū)(均未分別示出)。
[0043]參照圖8，采用后柵工藝，完成后續(xù)制造。在整個器件上形成層間介質層(ILD) 6，濕法刻蝕去除假柵極堆疊3/4，在ILD6中留下柵極溝槽(未示出)，在柵極溝槽中依次沉積高k材料的柵極絕緣層7以及金屬材料的柵極導電層8，構成柵極堆疊結構。CMP平坦化柵極堆疊結構直至暴露ILD6。此后，依照標準工藝，在ILDlO中刻蝕源漏接觸孔(未示出)直達源漏區(qū)1S/D，在源漏接觸孔中沉積金屬氮化物的阻擋層以及金屬材料的導電層，形成源漏接觸塞(未不出)。
[0044]最后形成的器件結構的立體圖如圖9所示，包括:襯底上沿第一方向延伸的多個納米線堆疊，沿第二方向延伸并且跨越了每個納米線堆疊的多個金屬柵極，沿第一方向延伸的納米線堆疊兩側的多個源漏區(qū)，位于多個源漏區(qū)之間的納米線堆疊構成多個溝道區(qū)，其中納米線堆疊為級聯(lián)的多個納米線構成的堆疊，相鄰的納米線相切?；蛘摺Ｏ噜徏{米線具有連接部，并且連接部的尺寸小于納米線自身尺寸的5%。上述這些結構的材料和幾何形狀已在方法描述中詳述，因此在此不再贅述。
[0045]依照本發(fā)明的堆疊納米線MOS晶體管及其制作方法，通過多次回刻、側向刻蝕溝槽并填充，形成了質量良好的級聯(lián)的納米線堆疊，以較低的成本充分增大導電溝道有效寬度，并且提高了有效導電總截面面積，從而提高驅動電流。
[0046]盡管已參照一個或多個示例性實施例說明本發(fā)明，本領域技術人員可以知曉無需脫離本發(fā)明范圍而對器件結構做出各種合適的改變和等價方式。此外，由所公開的教導可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實現(xiàn)本發(fā)明的最佳實施方式而公開的特定實施例，而所公開的器件結構及其制造方法將包括落入本發(fā)明范圍內的所有實施例。
【權利要求】
1.一種堆疊納米線MOS晶體管制作方法，包括: 在襯底上形成沿第一方向延伸的多個鰭片； 在每個鰭片中形成由多個納米線級聯(lián)構成的納米線堆疊； 在納米線堆疊上形成沿第二方向延伸的柵極堆疊結構； 在柵極堆疊結構兩側形成源漏區(qū)，源漏區(qū)之間的納米線構成溝道區(qū)。
2.如權利要求1的方法，其中，在每個鰭片中形成由多個納米線級聯(lián)構成的納米線堆疊的步驟進一步包括: 步驟a，側向刻蝕鰭片，在鰭片沿第二方向的側面形成凹槽； 步驟b，沉積保護層，填充凹槽；以及 重復步驟a和步驟b，形成多個納米線。
3.如權利要求2的方法，相鄰的納米線在平行于襯底表面的平面內相切或者相交。
4.如權利要求3的方法，其中，相鄰的納米線的相交部分的尺寸小于納米線自身尺寸的5%。
5.如權利要求2的方法，其中，凹槽和/或納米線截面的形狀包括矩形、梯形、倒梯形、圓形、橢圓形、Σ形、D形、C形及其組合。
6.如權利要求2的方法，側向刻蝕鰭片的步驟包括具有橫向刻蝕深度的各向同性的等離子體干法刻蝕，或者各向同性刻蝕與各向異性刻蝕的組合方法。
7.如權利要求2的方法，側向刻蝕鰭片的步驟包括利用不同晶向上選擇腐蝕的濕法腐蝕方法。
8.如權利要求2的方法，其中，形成多個納米線之后進一步包括:去除保護層，露出多個納米線；對納米線堆疊進行表面處理、圓化工藝。
9.如權利要求1的方法，其中，柵極堆疊結構為適用于后柵工藝的假柵極堆疊結構，并且形成源漏區(qū)之后進一步包括:沉積層間介質層；刻蝕去除假柵極堆疊結構，留下柵極溝槽；在柵極溝槽中沉積柵極堆疊結構。
10.一種堆置納米線MOS晶體管,包括: 多個納米線堆疊，在襯底上沿第一方向延伸； 多個柵極堆疊，沿第二方向延伸并且跨越了每個納米線堆疊； 多個源漏區(qū)，位于每個柵極堆疊沿第二方向兩側； 多個溝道區(qū)，由位于多個源漏區(qū)之間的納米線堆疊構成； 其中多個納米線堆疊為級聯(lián)的多個納米線構成的堆疊。
11.如權利要求10所述堆疊納米線MOS晶體管，其中，相鄰的納米線在平行于襯底表面的平面內相切或者相交。
12.如權利要求11所述堆疊納米線MOS晶體管，其中，相鄰的納米線的相交部分的尺寸小于納米線自身尺寸的5%。
13.如權利要求10所述堆疊納米線MOS晶體管，其中，納米線截面的形狀包括矩形、梯形、倒梯形、圓形、橢圓形、Σ形、D形、C形及其組合。
【文檔編號】H01L21/28GK104282560SQ201310274977
【公開日】2015年1月14日 申請日期:2013年7月2日 優(yōu)先權日:2013年7月2日
【發(fā)明者】殷華湘, 馬小龍, 徐唯佳, 徐秋霞, 朱慧瓏 申請人:中國科學院微電子研究所