半導體器件及其制造方法相關(guān)申請的交叉引用通過整體引用的方式將于2012年6月14日提交的包括說明書、附圖和摘要在內(nèi)的第2012-134796號日本專利申請的公開內(nèi)容結(jié)合于此。技術(shù)領(lǐng)域本發(fā)明涉及半導體器件及其制造方法，更具體地涉及具有用于針對ESD(靜電放電)對電子組件進行保護的保護性二極管的半導體器件及其制造方法。

背景技術(shù)：
在一些類型的高亮度LED(發(fā)光二極管)中，ESD浪涌耐受性低，并且因此必須使用保護性齊納二極管從外界吸收涌入的ESD浪涌以防止對高亮度LED造成損壞。以前，高亮度LED和保護性齊納二極管單獨進行封裝。然而近年來，出于緊湊性的原因，已經(jīng)出現(xiàn)了將高亮度LED和保護性齊納二極管封裝在一起的趨勢(參見第2006-156440號日本未審專利公開號和平成11(1999)-214747號日本未審專利公開號)。以前，典型的保護性齊納二極管是垂直的，其中陽極電極和陰極電極位于芯片的上下表面。近年來，出于便于封裝和可靠性的觀點，其中陽極電極和陰極電極位于芯片上表面的表面齊納二極管的使用已經(jīng)普及。然而，表面齊納二極管的問題在于必需形成絕緣膜以防止后表面上的接觸故障，半導體器件的制造過程也因此而變得更為復雜。本發(fā)明的以上和另外的目標和新穎特征將由這一說明書中以下的詳細描述和附圖而完全得到揭示。

技術(shù)實現(xiàn)要素：
根據(jù)本發(fā)明的一個方面，提供了一種半導體器件，其中在電耦合至表面保護性二極管的電極對中的一個電極的第一布線或第二布線之上安裝具有該保護性二極管的半導體芯片，該保護性二極管用于保護電耦合在相互電隔離的第一布線和第二布線之間的電子組件。該電極在該半導體芯片中沒有PN結(jié)的情況下耦合至該半導體芯片的后表面。根據(jù)本發(fā)明的另一個方面，提供了一種制造半導體器件的方法，包括在電耦合至表面保護性二極管的電極對中的一個電極的第一或第二布線之上安裝具有該保護性二極管的半導體芯片的步驟，該保護性二極管用于包括電耦合在相互電隔離的第一布線和第二布線之間的電子組件。該電極在該半導體芯片中沒有PN結(jié)的情況下耦合至該半導體芯片的后表面。根據(jù)本發(fā)明，制造半導體器件的過程有所簡化。附圖說明圖1是根據(jù)本發(fā)明第一實施例的半導體器件及其鄰近的電路圖；圖2是圖1所示的半導體器件的封裝結(jié)構(gòu)的總體平面圖；圖3是沿圖2的線X1-X1所取的半導體器件的截面圖；圖4是圖3所示的半導體器件的保護性芯片的實質(zhì)性部分及其鄰近的放大側(cè)視圖；圖5是圖2所示的保護性芯片的放大平面圖；圖6是沿圖5的線X2-X2所取的半導體器件的截面圖；圖7是本發(fā)明人所構(gòu)思的表面保護性芯片的側(cè)視圖，所述保護性芯片包括用于對其后表面上的接觸進行保護的絕緣膜；圖8是圖7所示的保護性芯片的放大截面圖；圖9是具有如圖7和8所示的相同基本結(jié)構(gòu)的表面保護性芯片的側(cè)視圖，所述保護性芯片不包括用于對其后表面上的接觸進行保護的絕緣膜；圖10是圖9所示的保護性芯片的放大截面圖；圖11是根據(jù)第一實施例的圖4所示的半導體器件的保護性芯片的側(cè)視圖；圖12是圖11所示的保護性芯片的放大截面圖；圖13是作為第一實施例的另一示例的表面保護性芯片的側(cè)視圖；圖14是圖13所示的保護性芯片的放大截面圖；圖15是示出圖7至14所示的保護性芯片的正向電氣特性的測量結(jié)果的圖形；圖16是示出圖7至14所示的保護性芯片的反向電氣特性的測量結(jié)果的圖形；圖17是在制造使用圖6所示的表面保護性芯片的半導體器件的過程中的步驟處的封裝襯底的平面圖；圖18是在制造半導體器件的過程中在圖17所示步驟之后的步驟處的封裝襯底的平面圖；圖19是在制造使用圖14所示的表面保護性芯片的半導體器件的過程中的步驟處的封裝襯底的平面圖；圖20是在制造半導體器件的過程中在圖19所示步驟之后的步驟處的封裝襯底的平面圖；圖21是作為根據(jù)本發(fā)明第二實施例的半導體器件的移動電話外部接口的電路圖；圖22是圖21所示的移動電話外部接口的保護性電路的電路圖；圖23是作為根據(jù)本發(fā)明第三實施例的半導體器件的PC外圍設(shè)備的電路圖；圖24是作為根據(jù)本發(fā)明第四實施例的半導體器件的USB設(shè)備的電路圖；圖25是本發(fā)明人所構(gòu)思的LED封裝的平面圖；圖26是沿圖25的線X10-X10所取的LED封裝的截面圖；圖27是圖25所示的LED封裝中的保護性芯片的平面圖；圖28是沿圖27的線X11-X11所取的保護性芯片的截面圖；圖29是表面保護性芯片的截面圖；圖30是示出以傾斜方式安裝于布線之上的表面保護性芯片的截面圖；圖31是防止表面保護性芯片的后表面與布線相接觸的對策的截面圖；以及圖32是用于降低圖31所示的保護性芯片的主表面高度的布線結(jié)構(gòu)的截面圖。具體實施方式接下來，將在下文中依據(jù)需要在不同部分中或單獨地對優(yōu)選實施例進行描述，但是除非另外指出，否則這樣的描述并非是彼此不相關(guān)聯(lián)的。一種描述可以整體或部分地是另一種描述的修改的、細化的或補充的形成。而且，關(guān)于以下所描述的優(yōu)選實施例，當針對要素指示具體數(shù)字(件數(shù)、數(shù)值、數(shù)量、范圍等)時，除非另外指出或者在理論上局限于具體數(shù)字，否則其并不局限于該具體數(shù)字；其可以大于或小于該具體數(shù)字。此外，在以下所描述的優(yōu)選實施例中，除非另外指出或理論上是必要的，否則構(gòu)成要素(包括構(gòu)成步驟)并非必然是必要的。類似地，在以下所描述的優(yōu)選實施例中，當針對要素指示具體形式或位置關(guān)系時，除非另外指出或者在理論上局限于該具體形式或位置關(guān)系，否則其應當被解釋為包括在實質(zhì)上與該具體形式或位置關(guān)系相等同或類似的形式或位置關(guān)系。如以上所提到的，對于數(shù)值和范圍同樣如此。接下來，將參考附圖對優(yōu)選實施進行詳細描述。在圖示優(yōu)選實施例的所有附圖中，具有同樣功能的要素以同樣的附圖標記所指示，并且省略其重復描述。關(guān)于以下的優(yōu)選實施例，除非在有必要時，否則不對相同或相似要素的基本描述進行重復。關(guān)于圖示優(yōu)選實施例的附圖，為了便于理解甚至在截面圖中省去了剖面線，并且為了便于理解甚至可以在平面圖中使用剖面線。第一實施例圖25是本發(fā)明人已經(jīng)構(gòu)思的LED封裝50的平面圖，而圖26是沿圖25的線X10-X10所取的LED封裝50的截面圖。為了便于理解，圖25示出如透過其外部所看到的LED封裝50的內(nèi)部。布線52a和布線52b形成于LED封裝50的布線板51上并且相互電隔離。LED芯片53以其主表面向上地安裝在布線52a之上。陽極電極和陰極電極(未示出)形成于LED芯片53的主表面之上。LED芯片53的陽極電極通過金屬線54a電耦合至布線52b而陰極電極則通過金屬線54b電耦合至布線52a。另一方面，保護性芯片55ZV以其主表面向上地安裝在布線52b之上。保護LED芯片53免于ESD的垂直齊納二極管形成于保護性芯片55ZV中。陽極電極(未示出)形成在保護性芯片55ZV的主表面上并且陰極電極(未示出)形成于保護性芯片55ZV的后表面。保護性芯片55ZV的陽極電極通過金屬線54c電耦合至布線52a而其陰極電極通過由銀(Ag)漿料所制成的傳導結(jié)合層(圖25和26中未示出)電耦合至布線52b。圖27是圖25和26所示的保護性芯片55ZV的平面圖，并且圖28是沿圖27的線X11-X11所取的保護性芯片55ZV的截面圖。例如，保護性芯片55ZV為平面方形半導體襯底的形式，其包括n+型半導體層55a、在其之上的n-型半導體層55b，以及包含于n-型半導體層55b中的p+型半導體區(qū)域55c。保護性芯片55ZV的主表面中的p+型半導體區(qū)域55c電耦合至陽極電極56A。另一方面，陰極電極56K形成于保護性芯片55ZV的后表面上。陰極電極56K通過例如由Ag漿料所制成的傳導結(jié)合層57而電耦合至布線52b。在圖28中，斷線箭頭IF指示正向電流而斷線箭頭IR則指示反向電流。這種類型的垂直齊納二極管(保護性芯片55ZV)存在以下問題。首先，需要用于形成結(jié)合層57的Ag漿料涂覆步驟，因此使得半導體器件的裝配過程更為復雜。第二，部分地由于使用了Ag漿料，保護性芯片55ZV的主表面高度(從布線52b的上表面到保護性芯片55ZV的主表面的高度)有所增加并且因此在LED芯片53點亮時產(chǎn)生了陰影，使得LED封裝50的亮度效率下降。如果保護性芯片55ZV被定位在距LED芯片53更遠的位置以便提高LED封裝50的亮度效率，則將難以實現(xiàn)LED封裝50所期望的緊湊性。如果保護性芯片55ZV的后表面應當脫離，則將無法獲得保護性芯片55ZV所要求的電氣特性。出于以上原因，近來，與垂直齊納二極管相比，陽極電極和陰極電極都處于保護性芯片主表面上的表面齊納二極管已經(jīng)得到更為普遍的使用。圖29至32是具有表面齊納二極管的保護性芯片55ZL的截面圖。如圖29所示，具有表面齊納二極管的保護性芯片55ZL被安裝在布線52b上，其中其主表面向上地并且其后表面通過例如硅樹脂的絕緣結(jié)合層58而朝向布線52b。陽極電極和陰極電極被形成在保護性芯片55ZL的主表面上并且通過金屬線54d和54e耦合至其它部分。然而，該表面保護性芯片55ZL的問題在于，如果其以如圖30所示的傾斜方式安裝，則保護性芯片55ZL的后表面角可能會與布線52b相接觸并形成電連接而可能無法獲得齊納二極管所要求的電氣特性。而且，保護性芯片55ZL越薄，就越可能在安裝時發(fā)生傾斜，由此使得其難以實現(xiàn)保護性芯片55ZL所期望的纖薄度。作為針對以上問題的解決方案，如圖31所示，在保護性芯片55ZL的后表面上形成用于防止接觸的絕緣膜59。在這種情況下，即使保護性芯片55ZL以傾斜方式安裝在布線52b之上，保護性芯片55ZL的后表面上的絕緣膜59也防止了保護性芯片55ZL和布線52b之間的接觸故障，而使得齊納二極管能夠提供所要求的電氣特性。然而，在該情況下，由于用于形成保護性芯片55ZL的晶片很薄，所以將難以在其后表面上形成絕緣膜59。如果保護性芯片55ZL的后表面上的絕緣膜59由樹脂制成，則用于防止接觸的絕緣膜59和結(jié)合層58之間的粘合將會薄弱并且保護性芯片55ZL將趨向于易于脫落。出于這些原因，LED封裝50的制造過程將更為復雜。此外，由于保護性芯片55ZL的后表面上存在絕緣膜59，所以將難以實現(xiàn)保護性芯片55ZL所期望的厚度。出于以上原因，當LED芯片53點亮時，將產(chǎn)生保護性芯片55ZL的陰影，使得亮度效率下降。針對該問題的可能解決方案可以是如圖32所示在布線52b的上表面中形成凹面60并且將保護性芯片55ZL安裝在凹面中以降低芯片55ZL的主要表面高度。然而，在該情況下，LED封裝50的制造過程將更為復雜并且成本會更高。接下來，將對根據(jù)第一實施例的半導體器件的結(jié)構(gòu)進行描述。圖1是根據(jù)第一實施例的半導體器件及其鄰近的電路圖。根據(jù)第一實施例的半導體器件1包括發(fā)光元件(電子組件)LD和保護該發(fā)光元件LE免于ESD的保護性元件ZN。發(fā)光元件LD例如為在被提供以直流正向電流時發(fā)光的LED。LED發(fā)光的原則如下。當正向偏壓被施加于LED的PN結(jié)時，空穴被從LED的p型半導體區(qū)域注入到PN結(jié)中并且電子被從LED的n型半導體區(qū)域注入到PN結(jié)中。結(jié)果，空穴和電子在PN結(jié)中重新結(jié)合。在該重新結(jié)合中，傳導帶中的電子發(fā)射帶隙能量并且與價帶中的空穴相結(jié)合。因此，在重新結(jié)合時，出現(xiàn)帶隙能量的發(fā)射并且該能量發(fā)射是利用帶隙能量進行的光L的發(fā)射。保護性元件ZN例如為齊納二極管(保護性二極管)，其關(guān)于發(fā)光元件LD以反向與發(fā)光二極管LD并聯(lián)地電耦合。具體地，保護性元件ZN的陽極電極電耦合至發(fā)光元件LD的陰極電極，而保護性元件ZN的陰極電極電耦合至發(fā)光元件LD的陽極電極。齊納二極管所進行的保護的原則如下。當由于靜電等的浪涌電壓從外界被施加于發(fā)光元件LD時，浪涌電壓也被施加于與發(fā)光元件LD并聯(lián)地耦合的保護性元件ZN。如果所施加的浪涌電壓超出了擊穿電壓電平，則出現(xiàn)擊穿并且反向電流在保護性元件ZN中流動。此時，施加于被擊穿的齊納二極管的電壓是低于浪涌電壓的齊納電壓。換句話說，因為齊納二極管被擊穿，浪涌電壓被齊納二極管所吸收并且被齊納電壓所替代。因此，低于浪涌電壓的齊納電壓被施加于發(fā)光元件LD。結(jié)果，發(fā)光元件LD被保護而免于ESD。發(fā)光元件LD和保護性元件ZN電耦合在電源端子Vt和接地端子GND之間。第一電勢被提供至電源端子Vt，而低于第一電勢的第二電勢(基準電勢)被提供至接地端子GND。在半導體器件1之外，電阻器R電耦合在發(fā)光元件LD的陰極電極和保護性元件ZN的陽極電極與接地端子GND之間。半導體器件1可以被用于諸如液晶顯示器背光燈、用于車輛的光源或交通燈之類的照明設(shè)備。圖2是圖1所示的半導體器件的封裝結(jié)構(gòu)的總平面圖，圖3是沿圖2的線X1-X1所取的半導體器件1的截面圖，而圖4是圖3所示的半導體器件1的保護性芯片的實質(zhì)性部分的放大側(cè)視圖。為了便于理解，圖2示出如透過其外部看到的半導體器件1內(nèi)部的封裝。圖4還示出了保護性元件ZN以圖示該保護性元件ZN如何耦合。半導體器件1包括封裝襯底2、布線3a和3b、發(fā)光芯片4、保護性芯片(半導體芯片)5ZA、金屬線(耦合線路構(gòu)件)6a至6d、反射體7和密封樹脂8。例如，封裝襯底2是平板狀絕緣體，其被主表面、其背面的后表面以及與它們相交的四個側(cè)面所圍繞。封裝襯底2的絕緣體是由玻璃環(huán)氧樹脂所制成的印刷板或者由氧化鋁、氮化鋁等所制成的陶瓷襯底。如果使用印刷板作為封裝襯底2，則印刷電路板被提供以熱輻射區(qū)域是有利的。布線3a和3b具有例如銅(Cu)合金(其表面被涂覆以Ag)的主導體部分。布線3a和3b形成于封裝襯底2上并且互相電隔離。一條布線(第一布線)3a沿封裝襯底2的主表面延伸并且在封裝襯底2的一個縱向末端沿封裝襯底2的側(cè)面向下彎曲，并且沿封裝襯底2的后表面延伸。布線3a電耦合至電源端子Vt(見圖1)。另一個布線(第二布線)3b沿封裝襯底2的主表面延伸并且在封裝襯底2的另一個縱向末端沿封裝襯底2的側(cè)面向下彎曲，并且沿封裝襯底2的后表面延伸。布線3b電耦合至接地端子GND(見圖1)。在封裝襯底2的主表面?zhèn)壬?，發(fā)光芯片4被安裝在布線3a之上，其中其發(fā)光表面向上而其后表面朝向布線3a。在發(fā)光芯片4中，例如通過在諸如藍寶石襯底的絕緣襯底之上順序堆疊氮化鎵(GaN)層、n型GaN層、氮化銦鎵(InGaN)活動層、p型鋁氮化鎵(AlGaN)層和p型GaN層而形成發(fā)光元件LD。InGaN活動層發(fā)光。發(fā)光元件LD的陽極電極和陰極電極(未示出)形成于發(fā)光芯片4的發(fā)光面上。發(fā)光元件LD的陽極電極通過金屬線6a電耦合至布線3a，而陰極電極則通過金屬線6b電耦合至布線3b。金屬線6a和6b例如由金(Au)所制成。發(fā)光芯片4的后表面通過例如硅樹脂的結(jié)合層(未示出)而結(jié)合至布線3a。保護性芯片5ZA安裝在布線3b之上，其中其主表面(第一表面)向上并且其后表面(第二表面)朝向布線3b。如以上所提到的保護性元件ZN形成于保護性芯片5ZA之中。保護性芯片5ZA的保護性元件ZN是表面齊納二極管，其中作為保護性元件ZN的電極對的陽極電極和陰極電極(未示出)形成于保護性芯片5ZA的主表面上。保護性元件ZN的陽極電極通過金屬線6c電耦合至布線3b，而陰極電極則通過金屬線6d電耦合至布線3a。金屬線6c和6d例如由金(Au)所制成。保護性芯片5ZA通過例如硅樹脂的絕緣結(jié)合層(見圖4)而結(jié)合至布線3b。在如以上所提到的垂直齊納二極管的情況下，保護性芯片5ZV的后表面上的陰極電極56K必須如圖28所示的通過Ag漿料而耦合至布線52b。與之相比，在該實施例中的具有表面齊納二極管的保護性芯片5ZA的情況下，電路并非通過將保護性芯片5ZA的后表面耦合至布線3b而形成，從而無需將保護性芯片5ZA的后表面電耦合至布線3b。因此，不需要以Ag漿料涂覆保護性芯片5ZA的后表面，從而簡化了用于半導體器件1的制造過程。此外，由于電路并非通過將保護性芯片5ZA耦合至布線3b而形成，所以即使保護性芯片5ZA應當從布線3b脫離，保護性芯片5ZA的電氣特性也將不會嚴重改變。因此，半導體器件1的可靠性得以提高。反射體7以圍繞發(fā)光芯片4和保護性芯片5ZA的方式位于封裝襯底2的主表面外圍。由鋁、陶瓷等所制成的反射體7具有反射表面，其將從發(fā)光芯片4發(fā)出的光向外反射。包含熒光物質(zhì)的密封樹脂8嵌入在封裝襯底2的主表面的被反射體7所圍繞的區(qū)域之中，以使得發(fā)光芯片4和保護性芯片5ZA得以被密封。圖5是保護性芯片5ZA的放大平面圖，而圖6是沿圖5的線X2-X2所取的保護性芯片5ZA的截面圖。例如，保護性芯片5ZA包括平板狀半導體襯底5s，其被主表面、其背面的后表面以及與它們相交的四個側(cè)面所圍繞。半導體襯底5s例如由p型硅(Si)所制成。在其主表面中，p+型半導體區(qū)域5p和n+型半導體區(qū)域5n并排排列并且彼此間隔開來。如圖5所示，p+型半導體區(qū)域5p和n+型半導體區(qū)域5n例如為平面三角形的形狀，并且它們的長邊彼此相對。如圖6所示，氧化硅的絕緣膜5i形成于半導體襯底5s的主表面之上。作為電極對的陽極電極5A和陰極電極5K形成在絕緣膜5i之上并且相互電隔離。陽極電極5A和陰極電極5K例如由基于Al的金屬所制成。陽極電極5A通過在絕緣膜5i中形成的空穴而以歐姆接觸的方式電耦合至p+型半導體區(qū)域5p。陰極電極5K通過在絕緣膜5i中形成的空穴而以歐姆接觸的方式電耦合至n+型半導體區(qū)域5n。在以上所描述的具有如表面齊納二極管的保護性芯片5ZA的情況下，如圖6中的虛線所指示的，正向電流IF沿半導體襯底5s的主表面從p+型半導體區(qū)域5p流向n+型半導體區(qū)域5n。電耦合至陽極電極5A的半導體區(qū)域5p具有與半導體襯底5s相同的導電類型(p類型)并且在沒有PN結(jié)的情況下電耦合至半導體襯底5s的后表面。具體地，陽極電極5A通過金屬線6c電耦合至布線3b并且還在保護性芯片5ZA內(nèi)電耦合至保護性芯片5ZA的后表面。因此，即使保護性芯片5ZA以傾斜方式被安裝在布線3b之上并且半導體襯底5s后表面角與布線3b相接觸，由于半導體襯底5s的后表面通過金屬線6c而從陽極電極5A電耦合至布線3b，所以保護性元件ZN的電氣特性也不會出現(xiàn)問題。在該實施例中，并沒有在保護性芯片5ZA(半導體襯底5s)的后表面上形成用于防止接觸的絕緣膜59(見圖31)并且保護性芯片5ZA(半導體芯片5s)以其后表面(Si表面)與結(jié)合層9直接接觸的方式而被安裝在布線3b上。根據(jù)該實施例，無需在保護性芯片5ZA的后表面上形成用于防止接觸的絕緣膜59，從而使得制造保護性芯片5ZA更為容易。而且，無需在布線3b中形成凹面以便降低保護性芯片5ZA的主表面高度，從而使得制造半導體器件1更為容易。此外，由于樹脂結(jié)合層9良好粘合至Si并且保護性芯片5ZA的后表面與結(jié)合層9直接接觸，所以降低了保護性芯片5ZA可能脫落(安裝故障)的概率。因此，半導體器件1的可靠性得以提高。此外，由于保護性芯片5ZA后表面上的結(jié)合層9可以比Ag漿料更薄，所以保護性芯片5ZA的主表面高度(從布線3b的上表面到保護性芯片5ZA的主表面的高度)可以小于垂直保護性芯片55ZV的主表面高度(見圖25等)。由于保護性芯片5ZA的后表面上沒有用于防止接觸的絕緣膜59，所以保護性芯片5ZA的主表面高度可以小于具有如下表面齊納二極管的保護性芯片的主表面高度，該表面齊納二極管在其后表面上具有用于防止接觸的絕緣膜59。此外，由于可歸因于保護性芯片5ZA傾斜后表面的接觸故障是可容忍的，所以用來制作保護性芯片的晶片的厚度可以有所減小。出于該原因，保護性芯片5ZA的主表面高度可以進一步減小。結(jié)果，半導體器件1中保護性芯片5ZA的陰影可以更小，從而能夠提升發(fā)光芯片4的亮度效率。半導體器件1的厚度也能夠減小。由于無需使得保護性芯片5ZA保持遠離發(fā)光芯片4，所以不存在減小半導體器件1的大小的障礙。接下來，將參考圖7至16對根據(jù)第一實施例的半導體器件1的保護性芯片5ZA的電氣特性進行說明。圖7至14示出了本發(fā)明人已經(jīng)構(gòu)思的各個保護性芯片結(jié)構(gòu)。圖15和16是以簡化形式示出圖7至14所示的各個保護性芯片的正向和反向電氣特性的測量結(jié)果的圖形。圖7是包括用于防止其后表面上的接觸的絕緣膜59的表面保護性芯片55ZL的側(cè)視圖，并且圖8是圖7所示的保護性芯片55ZL的放大截面圖。如圖4，在圖7中也示出了保護性元件ZN。如圖7所示，用于防止接觸的絕緣膜59形成于保護性芯片55ZL的后表面上。這意味著保護性芯片55ZL通過絕緣膜59和結(jié)合層58而被安裝在布線52b之上。如圖8所示，保護性芯片55ZL的由n型Si所制成的半導體襯底5s在其主表面上具有電耦合至陽極電極的p+型半導體區(qū)域5p以及電耦合至陰極電極的n+型半導體區(qū)域5n。在該結(jié)構(gòu)中，由于在保護性芯片55ZL的后表面上形成絕緣膜59，所以即使保護性芯片55ZL以傾斜方式安裝，也不會形成與布線52b的電耦合。因此，如圖15中的實線FLS所指示的，提供了良好的正向電氣特性，以及如圖16中的實線RL所指示的，還提供了良好的反向電氣特性。圖15和16建議該結(jié)構(gòu)提供了良好的電氣特性。圖9是具有與圖8所示的相同基本結(jié)構(gòu)的表面保護性芯片55ZL的側(cè)視圖，其在其后表面上并不包括用于防止接觸的絕緣膜59，并且圖10是圖9所示的保護性芯片55ZL的放大截面圖。如圖4，在圖9中也示出了保護性元件ZN。在該結(jié)構(gòu)中，如圖9所示，由于沒有在保護性芯片55ZL的后表面上形成絕緣膜59，所以如果保護性芯片55ZL以傾斜方式安裝，則保護性芯片55ZL的后表面角可能電耦合至布線52b，由此導致在保護性芯片55ZL的陽極電極和保護性芯片55ZL的后表面之間的電耦合。在該結(jié)構(gòu)中，如圖10所示，由于電耦合至陽極電極的半導體區(qū)域55p的導電類型不同于半導體襯底55s的導電類型，所以如果保護性芯片55ZL的陽極電極和后表面相互電耦合，則在保護性元件ZA的陽極電極和陰極電極之間會出現(xiàn)短路。結(jié)果，無法獲得保護性元件ZN所期望的電氣特性。因此，該結(jié)構(gòu)提供了如圖15中的虛線FLb所指示的正向電氣特性以及如圖16中的虛線RLb所指示的反向電氣特性，它們均遠離良好的電氣特性(實線FLs和RLs)。圖11是根據(jù)該實施例的圖4所示的保護性芯片5ZA的側(cè)視圖，并且圖12是圖11所示的保護性芯片5ZA的放大截面圖。如圖4，在圖11中也示出了保護性元件ZN。在該結(jié)構(gòu)中，如圖11所示，沒有在保護性芯片5ZA的后表面上形成用于防止接觸的絕緣膜59，但是如圖12所示，電耦合至陽極電極的半導體區(qū)域5p的導電類型與半導體襯底55s的導電類型相同，從而陽極電極在沒有PN結(jié)的情況下在保護性芯片5ZA內(nèi)通過p+型半導體區(qū)域5p而電耦合至保護性芯片5ZA的后表面。結(jié)果，即使保護性芯片5ZA以傾斜方式安裝并且保護性芯片5ZA后表面角電耦合至布線3b，保護性元件ZN的電氣特性也不會出現(xiàn)問題。因此，該結(jié)構(gòu)的正向電氣特性曲線與如圖15所示的良好正向電氣特性曲線(實線FLs)相一致，并且反向電氣特性曲線(虛線RL)幾乎與如圖16所示的良好反向電氣特性曲線(實線RLs)相一致。圖13是作為該實施例的另一個示例的具有齊納二極管ZN的表面保護性芯片5ZB的側(cè)視圖，并且圖14是圖13所示的保護性芯片5ZB的放大截面圖。如圖4，在圖14中也示出了保護性元件ZN。如圖13所示，該結(jié)構(gòu)并不具有形成于保護性芯片(半導體芯片)5ZB的后表面(第二表面)上的用于防止接觸的絕緣膜59。因此，保護性芯片5ZB以其后表面與結(jié)合層9直接接觸的方式而被安裝。而且，如圖14所示，保護性芯片5ZB的由n型Si所制成的半導體襯底5s在其主表面(第一表面)上具有電耦合至陽極電極的p+型半導體區(qū)域5p以及電耦合至陰極電極的n+型半導體區(qū)域5n。保護性芯片5ZB的其它構(gòu)成元件與圖6等所示的相同。在這種情況下，由于電耦合至陰極電極的半導體區(qū)域5n的導電類型與半導體襯底5s的導電類型相同，所以如圖13所示，保護性芯片5ZB被安裝在通過金屬線6d耦合至陰極電極的布線3a之上。在該結(jié)構(gòu)中，并沒有在保護性芯片5ZB的后表面上形成絕緣膜59，但是電耦合至陰極電極的半導體區(qū)域5n的導電類型與半導體襯底5s的導電類型相同，所以陰極電極在沒有PN結(jié)的情況下在保護性芯片5ZB內(nèi)通過n+型半導體區(qū)域5n而電耦合至保護性芯片5ZB的后表面。結(jié)果，即使保護性芯片5ZB以傾斜方式安裝并且保護性芯片5ZB后表面角電耦合至布線3a，保護性元件ZN的電氣特性也不會出現(xiàn)問題。因此，如圖15所示，該結(jié)構(gòu)的正向電氣特性曲線與良好正向電氣特性曲線(實線FLs)相一致，并且如圖16所示，反向電氣特性曲線(虛線RL)幾乎與良好反向電氣特性曲線(實線RLs)相一致。接下來，將參考圖17至20描述制造根據(jù)第一實施例的半導體器件1的方法。圖17和18是在制造使用圖6所示的保護性芯片5ZA的半導體器件1的過程中的封裝襯底2的平面圖，并且圖19和20是在制造使用圖14所示的保護性芯片5ZB的半導體器件1的過程中的封裝襯底2的平面圖。首先，將說明制造使用圖6所示的保護性芯片5ZA的半導體器件1的過程。如圖17所示，發(fā)光芯片4被安裝在封裝襯底2的主表面上的布線3a之上。保護性芯片5ZA被安裝在封裝襯底2的主表面上的布線3b之上。為了安裝發(fā)光芯片4，例如使用硅樹脂的粘合劑，并且如果采用垂直保護性芯片，則使用Ag漿料作為保護性芯片的粘合劑，從而必須準備兩種粘合劑并且需要不同的涂覆步驟。這將使得半導體器件制造過程的復雜度有所增加。作為比較，該實施例對發(fā)光芯片4和保護性芯片5ZA使用相同的絕緣粘合劑，從而半導體器件的制造過程得以簡化。接下來，如圖18所示，發(fā)光芯片4和保護性芯片5ZA通過金屬線6a至6d而被電耦合至布線3a和3b。在保護性芯片5ZA的情況下，通過金屬線6c電耦合至布線3b的陽極電極在保護性芯片5ZA內(nèi)沒有PN結(jié)的情況下電耦合至保護性芯片5ZA的后表面，從而即使以傾斜方式安裝在布線3b之上的保護性芯片5ZA的后表面角與布線3b相接觸，保護性芯片5ZA和保護性元件ZN的電氣特性也不會出現(xiàn)問題。隨后，在反射體7(見圖3)以其反射表面向上地被結(jié)合至封裝襯底2的主表面之后，發(fā)光芯片4和保護性芯片5ZA利用密封樹脂8(見圖3)進行密封以生產(chǎn)如圖2和3所示的半導體器件1。其次，將說明制造使用圖14所示的保護性芯片5ZB的半導體器件的過程。如圖19所示，發(fā)光芯片4和保護性芯片5ZB被安裝在封裝襯底2的主表面上的布線3a之上。在這種情況下，也使用相同的絕緣粘合劑來安裝發(fā)光芯片4和保護性芯片5ZB，從而半導體器件的制造過程得以簡化。接下來，如圖20所示，發(fā)光芯片4和保護性芯片5ZB通過金屬線6a至6d電耦合至布線3a和3b。在保護性芯片5ZB的情況下，通過金屬線6d電耦合至布線3a的陰極電極在保護性芯片5ZB內(nèi)沒有PN結(jié)的情況下電耦合至保護性芯片5ZB的后表面。因此，即使以傾斜方式安裝在布線3a之上的保護性芯片5ZB的后表面角與布線3a相接觸，保護性芯片5ZB和保護性元件ZN的電氣特性也不會出現(xiàn)問題。隨后，在反射體7被結(jié)合至封裝襯底2的主表面之后，執(zhí)行利用密封樹脂8的密封步驟以生產(chǎn)如圖2和3所示的半導體器件1。第二實施例圖21是根據(jù)第二實施例的移動電話外部接口(半導體器件15)的電路圖。根據(jù)第二實施例的移動電話外部接口15包括基帶電路(電子組件)15a、射頻信號處理電路15b、天線15c、電源電路(電子組件)15d、多個端子15e至15g以及保護性電路15h?；鶐щ娐?5a是對未調(diào)制或解調(diào)基帶信號進行處理的電路并且通過射頻信號處理電路15b電耦合至天線15c。射頻信號處理電路15b是對電磁波帶中的信號進行處理并且在傳輸時將基帶信號調(diào)制到預定帶(RF帶)以及在接收時將預定帶中的信號解調(diào)至基帶的電路。天線15c是接收電磁波并將其轉(zhuǎn)換為電信號以及將電信號轉(zhuǎn)換為電磁波的電子組件。電源電路15d向基帶電路15a和射頻信號處理電路15b等提供供電電壓，并且包括用于充電的存儲電池15da、電池充電開關(guān)電路15db和功率控制電路15dc。保護性電路15h保護基帶電路15a和電源電路15d免于浪涌電壓并且電耦合在端子15e至15g與基帶電路15a和電源電路15d之間。端子15e是用于各種信號的端子，端子15f是操作信號端子，而端子15g是用于DC電壓供電的電源端子。圖22是圖21所示的移動電話外部接口15的保護性電路15h的電路圖。保護性電路15h包括多個保護性元件ZN1至ZN3(ZN)。保護性元件ZN1至ZN3均為如以上所述的表面齊納二極管。保護性元件ZN1電耦合在用于信號的布線(第一布線)15ia和接地布線(第二布線)15ja之間。保護性元件ZN1的陽極電極電耦合至接地布線15ja并且其陰極電極電耦合至用于信號的布線15ia。用于信號的布線15ia被用來將用于信號的端子15e電耦合至基帶電路15a并且對應于以上所述的布線3a。接地端子15ja對應于布線3b。保護性元件ZN2電耦合在用于操作信號的布線(第一布線)15ib和接地布線(第二布線)15jb之間。保護性元件ZN1的陽極電極電耦合至接地布線15jb并且其陰極電極電耦合至用于信號的布線15ib。用于信號的布線15ib被用來將用于操作信號的端子15f電耦合至基帶電路15a并且對應于以上所述的布線3a。接地端子15jb對應于布線3b。保護性元件ZN3電耦合在用于電源的布線(第一布線)15k和接地布線(第二布線)15jc之間。保護性元件ZN3的陽極電極電耦合至接地布線15jc并且其陰極電極電耦合至用于電源的布線15k。用于電源的布線15k是高電勢一側(cè)的電源布線，其將接地端子15g電耦合至電源電路15d并且對應于布線3a。接地端子15jc對應于布線3b。在第二實施例中，保護性元件ZN1至ZN3(ZN)具有保護性芯片5ZA或5ZB(見圖12和14等)的結(jié)構(gòu)。如果保護性元件ZN1至ZN3(ZN)具有保護性芯片5ZA的結(jié)構(gòu)，則它們的保護性芯片5ZA被分別安裝在接地布線15ja至15jc之上。另一方面，如果保護性元件ZN1至ZN3具有保護性芯片5ZB的結(jié)構(gòu)，則它們的保護性芯片5ZB分別安裝在接地布線15ia、15ib和15之k上。根據(jù)第二實施例，保護性電路15h保護基帶電路15a和電源電路15d免于浪涌電壓。此外，由于沒有在保護性芯片5ZA或5ZB的后表面上形成用于防止接觸的絕緣膜59(見圖7等)，所以更易于生產(chǎn)保護性芯片5ZA或5ZB。而且無需在布線15ia、15ib、15k以及15ja至15jc中形成凹面以降低保護性芯片5ZA或5ZB的主表面高度以便實現(xiàn)移動電話外部接口15所期望的厚度。結(jié)果，能夠更為容易地制造移動電話外部接口15。此外，由于樹脂結(jié)合層9良好地粘合至Si并且保護性芯片5ZA或5ZB的后表面(Si)與結(jié)合層9直接接觸，所以降低了保護層5ZA或5ZB可能脫落(安裝故障)的概率。因此，移動電話外部接口15的可靠性得以提高。另外，由于保護性芯片5ZA或5ZB的后表面上的結(jié)合層9(見圖11和13)可以比Ag漿料更薄，所以保護性芯片5ZA或5ZB的主表面高度可以小于具有垂直齊納二極管的保護性芯片55ZV(見圖25等)的主表面高度。由于保護性芯片5ZA或5ZB的后表面上沒有用于防止接觸的絕緣膜59(見圖7等)，所以保護性芯片5ZA或5ZB的主表面高度可以小于具有如下表面齊納二極管的保護性芯片的主表面高度，在表面齊納二極管的后表面上具有用于防止接觸的絕緣膜59。此外，由于可歸因于保護性芯片5ZA或5ZB傾斜后表面的接觸故障是可容忍的，所以用來制作保護性芯片的晶片的厚度可以有所減小。出于該原因，保護性芯片5ZA或5ZB的主表面高度可以進一步減小。第三實施例圖23是根據(jù)第三實施例的PC外部設(shè)備(半導體器件)16的電路圖。根據(jù)第三實施例的PC外部設(shè)備16包括主機PC電路16a、外圍電路16b以及將它們電耦合的多條數(shù)據(jù)線路16c。主機PC電路16a包括微計算機電路(電子組件)16aa、接口電路(電子組件)16ab、連接器16ac、多個保護性電路16ad，以及多條布線(第一布線)16ae和接地布線(第二布線)16af。外圍電路16b包括微計算機電路(電子組件)16ba、接口電路(電子組件)16bb、連接器16bc、多個保護性電路16bd以及多條布線(第一布線)16be和接地布線(第二布線)16bf。主機PC電路16a的微計算機電路16bb通過接口電路16ab電耦合至數(shù)據(jù)線路16c，并且還通過數(shù)據(jù)線路16c電耦合至連接器16ac。連接器16ac通過數(shù)據(jù)線路16c電耦合至外圍電路16b的連接器16bc。外圍電路16b的連接器16bc通過數(shù)據(jù)線路16c電耦合至外圍電路16b的接口電路16bb，并且還電耦合至外圍電路16b的微計算機電路16ba。保護性電路16ad(16bd)電耦合在布線(第一布線)16ae(16be)和接地布線(第二布線)16af(16bf)之間。布線16ae和16be電耦合至數(shù)據(jù)線路16c并且對應于布線3a。接地布線16af和16bf對應于布線3b。保護性電路16ad和16bd包括以上所述的保護性元件ZN，并且每個保護性元件ZN包括以上所述的表面齊納二極管。保護性元件ZN的陽極電極電耦合至接地布線16af和16bf，并且它們的陰極電極電耦合至用于數(shù)據(jù)線路的布線16ae和16be。在第三實施例中，保護性元件ZN也具有與如以上所述的保護性芯片5ZA或5ZB(見圖12和14等)相同的結(jié)構(gòu)。如果每個保護性元件ZN在結(jié)構(gòu)上包括保護性芯片5ZA，則保護性芯片5ZA被安裝在接地布線16af或16bf之上。如果每個保護性元件ZN在結(jié)構(gòu)上包括保護性芯片5ZB，則保護性芯片5ZB安裝在用于數(shù)據(jù)線路的布線16ae或16be之上。第三實施例帶來了與第二實施例相同的效果。第四實施例圖24是根據(jù)第四實施例的USB(通用串行總線)設(shè)備(半導體器件)17的電路圖。根據(jù)第四實施例的USB設(shè)備17包括USB設(shè)備主電路(電子組件)17a、USB連接器17b、差分信號線路17ca(D+)和17cb(D-)、高電勢電源布線17da(VBUS)和接地布線17db(GND)，以及保護性電路17e。USB設(shè)備主電路17a可以是半導體存儲器、數(shù)碼相機、打印機或掃描儀。保護性電路17e電耦合在布線(第一布線)17cc和17cd與接地布線(第二布線)17f之間。布線17cc和17cd分別電耦合至差分信號線路17ca和17cb并且對應于布線3a。接地布線17f對應于布線3b。保護性電路17e包括如以上所述的保護性元件ZN，并且每個保護性元件包括如以上所述的表面齊納二極管。保護性元件ZN的陽極電極電耦合至接地布線17f并且其陰極電極分別電耦合至用于差分信號的布線17cc和17cd。在第四實施例中，保護性元件ZN也具有與如以上所述的保護性芯片5ZA或5ZB(見圖12和14等)相同的結(jié)構(gòu)。如果每個保護性元件ZN在結(jié)構(gòu)上包括保護性芯片5ZA，則保護性芯片5ZA被安裝在接地布線17f之上。如果每個保護性元件ZN在結(jié)構(gòu)上包括保護性芯片5ZB，則保護性芯片5ZB安裝在用于數(shù)據(jù)線路的布線17cc或17cd之上。第四實施例帶來了與第二和第三實施例相同的效果。至此，已經(jīng)參考其優(yōu)選實施例對本發(fā)明人所作出的發(fā)明進行了具體說明。然而，本發(fā)明并不局限于以上實施例，并且顯然在并不背離本發(fā)明的精神和范圍的前提下可以以各種方式對這些細節(jié)進行修改。以上第一至第四實施例假設(shè)保護性元件ZN為齊納二極管。然而，本發(fā)明并不局限于此，并且例如保護性元件可以為PN結(jié)二極管。