集成功率半導體器件、其制造方法和斬波電路的制作方法
【專利摘要】本發(fā)明提供了一種有半導體本體的單片集成的功率半導體器件。半導體本體有第一和第二區(qū)域，其分別從本體的第一表面延伸直至半第二表面，第一表面的法線方向定義了垂直方向。在第一區(qū)域中形成的功率場效應晶體管結(jié)構(gòu)有本體的第一表面上的第一負載接口和第二表面上的第二負載接口。第二區(qū)域中形成的功率二級管有在本體的第一表面上的第一負載接口和第二表面上的第二負載接口，功率場效應晶體管結(jié)構(gòu)的第二負載接口和功率二級管的第二負載接口由共同的負載接口構(gòu)成。至少一個邊緣閉合結(jié)構(gòu)與第一表面相鄰且在水平方向上在功率場效應晶體管結(jié)構(gòu)的第一負載接口和功率二級管的第一負載接口之間。本發(fā)明還涉及集成的功率半導體器件和斬波電路的制造方法。
【專利說明】集成功率半導體器件、其制造方法和斬波電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種集成的功率半導體器件，特別是一種單片集成的、具有功率場效應晶體管和功率二極管的功率半導體器件，涉及一種用于制造集成的半導體器件的方法，以及涉及一種具有集成的功率半導體器件的斬波電路。
【背景技術(shù)】
[0002]通常在電橋電路中并不一定需要由IGBT和反并聯(lián)的蓄流二極管構(gòu)成的組合。在許多電橋電路中，例如在用于控制接通的、以下也稱為SR電機的磁阻電機(英語switchedreluctance motor)中，在步進電機中或在照明應用中，MOSFET或具有二極管的IGBT的串聯(lián)電路在功能方面被證明是完全足夠的。為了實現(xiàn)這種類型的電路，迄今為止通常應用分離的IGBT和二極管，也就是說，該電路由相對很大數(shù)量的單個器件構(gòu)造而成。因為對于每個器件而言需要附加的安裝功率，因此這導致了費用升高，特別是在對具有很高極數(shù)的電機和相應多個所需的斬波電路進行控制時導致了費用升高。

【發(fā)明內(nèi)容】

[0003]鑒于前面所描述的，本發(fā)明提出了根據(jù)權(quán)利要求1的單片集成的功率半導體器件、根據(jù)權(quán)利15的斬波電路、根據(jù)權(quán)利要求17的斬波電路以及用于制造根據(jù)權(quán)利要求20的集成的半導體器件的方法。
[0004]根據(jù)一種實施方式提供了一種單片集成的功率半導體器件。該單片集成的功率半導體器件包括具有第一區(qū)域和第二區(qū)域的半導體本體，其中，第一區(qū)域和第二區(qū)域分別從半導體本體的第一表面延伸直至半導體本體的、與第一表面相對布置的第二表面，并且其中，第一表面的法線方向定義了垂直方向。該單片集成的功率半導體器件還包括在第一區(qū)域中形成的功率場效應晶體管結(jié)構(gòu)，在第二區(qū)域中形成的功率二級管和至少一個邊緣閉合結(jié)構(gòu)。功率場效應晶體管結(jié)構(gòu)具有布置在半導體本體的第一表面上的第一負載接口和布置在半導體本體的第二表面上的第二負載接口。功率二級管具有布置在半導體本體的第一表面上的第一負載接口和布置在半導體本體的第二表面上的第二負載接口，其中，功率場效應晶體管結(jié)構(gòu)的第二負載接口和功率二級管(Dhi)的第二負載接口由共同的負載接口構(gòu)成。至少一個邊緣閉合結(jié)構(gòu)與第一表面相鄰，并且在水平方向上布置在功率場效應晶體管結(jié)構(gòu)的第一負載接口和功率二級管的第一負載接口之間。
[0005]根據(jù)一種實施方式提供了一種用于控制負載的斬波電路。該斬波電路包括第一電壓接口、第二電壓接口、用于負載的接口和具有半導體本體的單片集成的功率半導體器件。半導體本體具有第一區(qū)域和第二區(qū)域，其分別從半導體本體的第一表面延伸直至半導體本體的、與第一表面相對布置的第二表面，并且其中，第一表面的法線方向定義了垂直方向。在第一區(qū)域中形成的功率場效應晶體管結(jié)構(gòu)具有布置在半導體本體的第一表面上的第一負載接口和布置在半導體本體的第二表面上的第二負載接口。在第二區(qū)域中形成的功率二級管具有布置在半導體本體的第一表面上的第一負載接口和布置在半導體本體的第二表面上的第二負載接口，其中，功率場效應晶體管結(jié)構(gòu)的第二負載接口和功率二級管的第二負載接口由共同的負載接口構(gòu)成。至少一個邊緣閉合結(jié)構(gòu)與第一表面相鄰，并且在水平方向上布置在功率場效應晶體管結(jié)構(gòu)的第一負載接口和功率二級管的第一負載接口之間。用于負載的接口低歐姆地與共同的負載接口連接。第一電壓接口低歐姆地與功率場效應晶體管結(jié)構(gòu)的第一負載接口連接。第二電壓接口低歐姆地與功率二級管的第一負載接口連接。
[0006]根據(jù)另一個實施方式提供了一種用于控制負載的斬波電路。該斬波電路包括第一電壓接口、第二電壓接口、至少一個用于負載的接口和至少一個集成的半導體功率器件。至少一個集成的半導體功率器件包括:共同的負載接口，其低歐姆地與第一電壓接口連接；垂直的二極管結(jié)構(gòu)，其包括與共同的負載接口鄰接的陽極區(qū)和陰極接口，陰極接口低歐姆地與第二電壓接口連接；和垂直的MOSFET結(jié)構(gòu)或垂直的IGBT結(jié)構(gòu)。垂直的MOSFET結(jié)構(gòu)包括與共同的負載接口鄰接的漏極區(qū)和低歐姆地與第一電壓接口連接的源極區(qū)。垂直的IGBT結(jié)構(gòu)包括與共同的負載接口鄰接的集電區(qū)和低歐姆地與第一電壓接口連接的發(fā)射區(qū)。
[0007]根據(jù)另一個實施方式提供了一種用于制造集成的半導體器件的方法。該方法包括提供具有頂面和相對布置的底面的半導體本體，其中，半導體本體包括第一導電類型的第一半導體層。從半導體本體的第一區(qū)域中的頂面形成場效應結(jié)構(gòu)和與場效應結(jié)構(gòu)接觸的第一負載電極，其中，場效應結(jié)構(gòu)的溝道類型與第一導電類型相應。從半導體本體的第二區(qū)域中的頂面形成朝向第一半導體層的接觸結(jié)構(gòu)，其中，接觸結(jié)構(gòu)具有其它的負載電極。在第一負載電極和其它的負載電極之間形成至少一個邊緣閉合結(jié)構(gòu)。使在底面上的半導體本體變薄，以便產(chǎn)生背面。至少在第二區(qū)域中形成至少一個垂直的Pn結(jié)。在第一區(qū)域中和在第二區(qū)域中形成在背面上的共同的負載電極。
[0008]本發(fā)明的其它的有利的設計方案、細節(jié)、觀點和特征由從屬權(quán)利要求、說明書以及附圖得出。
【專利附圖】

【附圖說明】
[0009]附圖示出實施方式并且用于與說明書一起對實施方式的原理進行闡述。附圖無需是按比例的并且用于形象的說明目的。附圖的元件彼此相對地無需是比例正確的。為了清楚起見，只要沒有給出任何其它的標號，相同的元件或制造步驟在不同的附圖中標有相同的參考標號。在此示出:
[0010]圖1A是根據(jù)一個實施方式的用于控制負載的斬波電路的電路圖；
[0011]圖1B是根據(jù)另一個實施方式的用于控制負載的斬波電路的電路圖；
[0012]圖2是根據(jù)又一個實施方式的用于控制負載的斬波電路的電路圖；
[0013]圖3是通過根據(jù)一個實施方式的單片集成的功率半導體器件的示意性的橫截面；
[0014]圖4是通過根據(jù)另一個實施方式的單片集成的功率半導體器件的示意性的橫截面；
[0015]圖5是通過根據(jù)另一個實施方式的單片集成的功率半導體器件的示意性的截面圖；
[0016]圖6是通過根據(jù)又一個實施方式的單片集成的功率半導體器件的示意性的橫截面；和
[0017]圖7至11是在制造根據(jù)一個或多個實施方式集成的功率半導體器件期間通過半導體本體的示意性的垂直橫截面。
【具體實施方式】
[0018]在以下詳盡的描述中涉及到附圖，這些附圖在此構(gòu)成一個部分并且在這些附圖中以圖解示出特殊的實施方式，其中可以實踐本發(fā)明。與描述的這個(這些)附圖的取向有關(guān)，在這個方面應用由例如像“頂面”，“底面”，“正面”，“背面”，“正面的”，“背面的”等等一類的方向術(shù)語組成的概念。因為實施方式的組件可以在一系列不同的取向中定位，為了描述的目的而應用方向術(shù)語并且該方向術(shù)語絕沒有局限性。這可以理解為，即可以使用另外的實施方式并且可以進行結(jié)構(gòu)的或邏輯的改變，而不會脫離本發(fā)明的保護范圍。以下詳盡的描述因而不能以局限的意義理解。
[0019]現(xiàn)在詳盡地涉及到不同的實施方式，在附圖中示出了這些實施方式的一個或多個實例。每個實例用于闡述并且不應該表示對本發(fā)明的限制。例如與其他的實施方式一起或結(jié)合其他的實施方式，可以將描述或說明的特征用作部分實施方式，以便再得到另一種實施方式。目的在于，本發(fā)明包括這樣的修改和變體。在使用特殊語言的情況下描述這些實例，并不這樣對其進行注釋，即其限制了從屬權(quán)利要求的保護范圍。
[0020]概念“水平”，如同其在此應用那樣，描述了基本上平行于半導體基底或半導體本體的第一或水平的主表面的取向。這例如可以是晶片或芯片的表面。
[0021]概念“垂直”，如同其在此應用那樣，應該描述了基本上垂直于水平的主表面布置的取向，也就是說，平行于半導體基底或半導體本體的水平的主表面的法線方向。
[0022]以下，η摻雜表示為第一導電類型，而P摻雜表示為第二導電類型。η摻雜區(qū)的和P摻雜區(qū)的多數(shù)載流子是電子或者是空穴。在這個規(guī)范中，負電荷類型被稱為第一電荷類型，而正電荷類型被稱為第二電荷類型。當然，半導體器件也可以利用相反的摻雜方式形成，使得第一導電類型可以是P摻雜并且第二導電類型是η摻雜。相應地，第一電荷類型也可以稱為空穴電荷類型。此外，幾個附圖通過附加在摻雜類型上的符號或“ + ”示出相對的摻雜濃度。例如“η_”意味著比“η”摻雜區(qū)更低的摻雜濃度，而“η+”摻雜區(qū)具有比“η”摻雜區(qū)更高的摻雜濃度。然而，如果沒有什么其它的說明，相對的摻雜濃度的數(shù)據(jù)不是意味具有相同的相對摻雜濃度的摻雜區(qū)必須具有相同的絕對摻雜濃度。例如兩個不同的η+區(qū)具有不同的絕對摻雜濃度。該相同例如對于η+和η_區(qū)同樣適用。
[0023]在這里描述的實施方式中涉及具有功率場效應晶體管結(jié)構(gòu)和功率二極管、典型地是Pn功率二極管或者是雙極型功率二極管，還涉及一種對此的制造方法以及具有一個或多個用于控制負載的功率半導體器件的斬波電路。
[0024]概念“斬波電路”，如同其在此應用那樣，應該描述為電負載(例如電機或像發(fā)光材料燈一樣的照明裝置)供電的、設計為電橋電路的驅(qū)動電路，該驅(qū)動電路將直流輸入電壓轉(zhuǎn)換為交流電壓輸出信號或者是脈沖的直流電壓輸出信號，并且在此典型地能實現(xiàn)對負載的脈沖控制(斬波控制)。斬波電路可以設計為半橋和全橋。
[0025]概念“場效應”，如同其在此應用那樣，應該描述為通過電場聯(lián)系形成第一導電類型的導通“溝道”和/或描述為控制溝道在第二導電類型的半導體區(qū)中、典型地第二導電類型的體區(qū)(bodygebiet)中的導電類型和/或形狀?；趫鲂?通過電場在MOSFET中單級的電流路徑由在與源極電極歐姆接觸的、第一導電類型的源極區(qū)和第一導電類型的漂移區(qū)之間的溝道區(qū)來形成和/或控制。漂移區(qū)與第一導電類型的漏極區(qū)歐姆接觸，該漏極區(qū)與漏極電極建立歐姆接觸。在柵極電極和源極電極之間沒有施加外部電源的情況下，源極電極和漏極電極之間的電流路徑經(jīng)過半導體器件在場效應器件通常關(guān)斷時被中斷，或者具有至少一個高電阻。在IGBT中，發(fā)射區(qū)與MOSFET的源極區(qū)相對應。此外，在IGBT中在漂移區(qū)和集電極電極(Kollektorelektrode)之間替代漏極電極布置另一個pn結(jié),該pn結(jié)可以形成在代替漏極區(qū)的、第二導電類型的集電極區(qū)和漏極區(qū)之間。
[0026]概念“場效應接觸”，如同其在此應用那樣，應該說明在溝道區(qū)中在半導體基底中或在半導體器件中設計有柵極電極的結(jié)構(gòu)，以用于形成和/或構(gòu)成導通的反向溝道(Inversionskanals),以下也稱為溝道。柵極電極通過介電區(qū)或介電層至少與溝道區(qū)絕緣。當在此并不涉及如二氧化硅(SiO2)這樣的氧化物而是涉及例如像氮化硅(Si3N4)這樣的另外的介電質(zhì)時，在此該介電區(qū)也簡化地也被稱為柵極氧化物。
[0027]概念“場板”，如同其在此應用那樣，應該描述電極，該電極與半導體區(qū)相鄰地布置，典型地與漂移區(qū)或基極區(qū)相鄰地布置，與半導體區(qū)絕緣，并且配置用于，通過施加相應的電壓，通常對于η類型的漂移區(qū)施加正向電壓使半導體區(qū)中的空間電荷區(qū)、也就是說在半導體區(qū)中耗盡的(ausgeraeumt)部段擴展。概念“耗盡的”和“完全耗盡的”應該說明半導體區(qū)基本不包括自由的電荷載流子。典型地，絕緣的場板與pn結(jié)鄰近地布置，這些pn結(jié)例如形成在漂移區(qū)和體區(qū)之間。相應地可以提高pn結(jié)或者是半導體器件的截止電壓。當在此并不涉及氧化物而是涉及其它的介電質(zhì)時，以下也將場板與漂移區(qū)絕緣的介電層或介電區(qū)稱為場介電層、場介電區(qū)或者是簡化地稱為場氧化物。此外例如對于構(gòu)成在柵極電極或場板和半導體本體之間或者是在柵極電極和場板之間的介電區(qū)或介電層的介電材料，有效的是 SiO2, Si3N4, SiOxNy, Al2O3, ZrO2, Ta2O5, TiO2 和 HfO20
[0028]概念“功率場效應晶體管”，如同其在此應用那樣，應該描述為在單個的芯片上具有高電壓和/或高電流切換能力的場效應晶體管。換句話說，確定用于典型地在安培區(qū)域(Amperebereich)的強電流和/或典型地超過20V的、特別是超過400V的高電壓的功率場效應晶體管。
[0029]概念“邊緣閉合結(jié)構(gòu)”，如同其在此應用那樣，應該說明這樣的結(jié)構(gòu)，其設置用于這樣提供在半導體器件運行期間在不同的電壓區(qū)域之間的過渡區(qū)域，例如在兩個集成的器件或在半導體器件的活動區(qū)中的器件和半導體器件的外圍區(qū)之間的過渡區(qū)域，即在運行中減少在不同的電壓區(qū)之間的最大場強。例如可以設置邊緣閉合結(jié)構(gòu)，在運行期間在重要區(qū)域、也就是說高電場強的區(qū)域中，例如在半導體器件的表面的附近，擴大場力線的間距。
[0030]圖1A示出用于控制作為電感示出的負載90、例如電機的斬波電路500。斬波電路500具有第一電壓接口 \和第二電壓接口 Vh，在運行時在第二電壓接口上施加的直流電壓比在第一電壓接口 '上的更高。例如，第一電壓接口 '是接地，并且在第二電壓接口 VhI供給正電壓。
[0031]在典型的實施例中，斬波電路500設計為具有低側(cè)開關(guān)(low-side-Schalter) Tli和高側(cè)開關(guān)(high-side-Schalter) Th1、以及在截止方向上布置的低側(cè)二極管Du和在截止方向上布置的高側(cè)二級管Dhi的全橋，其中，低側(cè)開關(guān)例如是低側(cè)IGBT，高側(cè)開關(guān)例如是高側(cè)IGBT。這兩個開關(guān)Tu和Thi和這兩個二極管Du和Dm在此典型地設計為功率器件。
[0032]斬波電路500具有用于負載90的兩個接口 13’和13’ ’。在此，接口 13’與在以串聯(lián)的低側(cè)開關(guān)Tu和高側(cè)二級管Dhi之間的分接位相應，并且13’’與在以串聯(lián)的高側(cè)開關(guān)Tm和低側(cè)二極管Du之間的分接位相應。
[0033]根據(jù)實施例，斬波電路500的低側(cè)開關(guān)Tu和高側(cè)二級管Dhi由單片集成的功率半導體器件100提供，典型地由具有用于高側(cè)二級管Dm的陽極和低側(cè)開關(guān)Tu的集電極或漏極接口的共同負載接口的4終端功率半導體器件提供。共同的負載接口低歐姆地與用于負載90的接口 13’連接或提供該接口。在此，低側(cè)開關(guān)Tu是功率半導體器件，其具有柵極或控制接口 11’、低歐姆地與第一電壓接口 Vh連接的第一負載接口 10和由共同的負載接口構(gòu)成的第二負載接口。此外，第二電壓接口 Vh與設計為功率二極管的高側(cè)二級管Dhi的陰極接口 12連接。以下陰極連接12也稱為功率二級管Dm的第一負載接口。
[0034]典型地，功率二極管Dh和功率場效應晶體管結(jié)構(gòu)Tu在單片集成的半導體器件中設計為垂直的結(jié)構(gòu)。此外，在功率二極管Dh和功率場效應晶體管結(jié)構(gòu)Tu之間典型地設置至少一個邊緣閉合結(jié)構(gòu)。由此能實現(xiàn)單片集成的半導體器件的高截止能力，和/或能至少減少功率二級管Dhi和功率場效應晶體管結(jié)構(gòu)Tu的彼此干擾的影響。
[0035]因為在斬波電路500的構(gòu)造中，高側(cè)二級管Dm不必再與低側(cè)開關(guān)Tu連接，可以通過使用單片功率半導體器件100提供比驅(qū)動電路成本更低廉的電路。此外，通過單片功率半導體器件100提供了在高側(cè)二級管Dm和低側(cè)開關(guān)Tu之間的非常短暫的連接，由此，漏泄電感可以顯著地減小并且由此改進對負載90的控制。
[0036]適合應用在斬波電路500中的、單片集成的半導體器件參考圖3至6細節(jié)性地加以闡述。
[0037]圖1B示出用于控制負載叫，902，903的斬波電路501的電路圖。斬波電路501涉及作為驅(qū)動電路用于多極電機的半橋驅(qū)動電路，多極電機例如是步進電機或接通的磁阻電機(SR電機)。在典型的實施例中，斬波電路501包括三個單片集成并串聯(lián)的半導體器件100，它們相應的接口 13’與三個典范的相或者是負載的極901;902，903中的一個連接。第一電壓接口 '低歐姆地與相應的低側(cè)開關(guān)Tu的第一負載接口連接。此外，第二電壓接口歐姆地與相應的高側(cè)二級管Dhi的相應的陰極接口連接。
[0038]在另一個實施方式中，斬波電路501具有三個以上串聯(lián)的單片集成的半導體器件100，以便例如能相應于高極對數(shù)地控制具有三個以上相的SR電機或步進電機。
[0039]因為在斬波電路501的構(gòu)造中，對于每個相或者是負載的每個極而言，由相應的單片集成的功率半導體器件100提供了在高側(cè)二極管Dhi和低側(cè)開關(guān)Tu之間的電連接，因此斬波電路501可以成本相應更低廉地構(gòu)造，并且可以構(gòu)造具有在高側(cè)二極管Dm和低側(cè)開關(guān)Tu之間更短的連接，由此，可以改進切換特性。
[0040]圖2示出用于控制負載90,9(^9(^,9(^的斬波電路502的電路圖。斬波電路502是與前面參考圖1B示出的斬波電路501類似的，其中，在斬波電路502的串聯(lián)的單片集成的半導體器件200中分別集成有附加的蓄流二極管Df，該蓄流二極管以下也稱為反向二極管。如同參考圖4詳細闡述那樣，二極管Df簡單地一起集成在典型地用作低側(cè)開關(guān)Tu的垂直的IGBT結(jié)構(gòu)中。
[0041]在所謂的單端IGBT電路中，如同其例如在圖1B中示出的那樣，用作低側(cè)開關(guān)Tu的IGBT通過電路寄生短暫地在負方向上偏置(vorg印olt)。但IGBT的背面發(fā)射極典型地并不設計在相應的截止負載上，因為其通常具有相對少量的摻雜和滲透深度。通過反并聯(lián)的二極管Df，電流在IGBT在負方向上偏置的情況下導通。在此典型地對反向二極管Df并不提出特別的動態(tài)要求。反向二極管Df例如可以僅僅利用非常小的電流角和/或利用與負載電流相比的低電流級來驅(qū)動。
[0042]通過將反向二極管Df附加地集成在單片集成的半導體器件200中，可以特別成本低廉地構(gòu)造斬波電路502。
[0043]以下為此主要在由硅(Si)制成的半導體器件方面說明集成的功率半導體器件和制造方法的實施方式。相應地，單晶的半導體區(qū)或單晶的半導體層典型地是單晶Si區(qū)或單晶Si層。然而可以理解的是，半導體本體可以由任意適用于制造半導體器件的半導體材料來制造。例如對于這種材料有效的是其它基本的半導體材料，例如像硅(Si)或鍺(Ge)和它們的混合形式(SixGev)，例如像碳化硅(SiC)或鍺化硅(SiGe) —樣的IV族復合半導體材料(Gruppe-1V-Verbundhalbleitermaterialien),例如像氮化嫁(GaN)、砷化嫁(GaAs)、憐化鎵(GaP)、銦鎵砷磷(InGaAsP)—樣的二元、三元或四元的II1-V半導體材料，和例如像碲化鎘(CdTe)和汞鎘碲(HgCdTe) —樣的二元或三元的I1-VI半導體材料，以便僅僅引用幾個。前面所述的半導體材料也稱為同質(zhì)結(jié)半導體材料。當兩種不同的半導體材料組合時，產(chǎn)生異質(zhì)結(jié)半導體材料。此外例如對于異質(zhì)結(jié)半導體材料有效的是鋁鎵氮(AlGaN)和氮化鎵(GaN)或硅-硅化碳(SixCh)和SiGe異質(zhì)結(jié)半導體材料。對于功率半導體應用目前主要應用材料Si，SiC和GaN。如果半導體本體包括例如像SiC或GaN —樣的、具有大帶隙的材料，該材料具有高擊穿電壓或者是高臨界電場強，從雪崩倍增(Lawinenmultiplikation)開始，可以更高地選擇相應的半導體區(qū)的摻雜度，這減小了接通電阻R?。
[0044]圖3示出通過單片集成的功率半導體器件100的示意性的橫截面，該功率半導體器件可以應用在前面參考圖1A和IB闡述的斬波電路500，501中。功率半導體器件100具有帶有第一區(qū)域110和第二區(qū)域120的半導體本體40，這些區(qū)域分別從半導體本體40的第一表面101延伸直至半導體本體40的、與第一表面101相對布置的第二表面102。第一表面101的法線方向en定義了垂直方向。
[0045]半導體本體40典型地是晶片40或芯片40。半導體本體40可以具有半導體基底和一個或多個在該半導體基底上生長的外延層。
[0046]在第一區(qū)域110中形成了垂直的功率場效應晶體管Tu。在圖3示出的示范性的實施例中，垂直的功率場效應晶體管結(jié)構(gòu)Tu由垂直的η溝道IGBT構(gòu)成。布置在半導體本體40的第一表面101上的發(fā)射極接口 10形成第一負載接口。布置在半導體本體40的第二表面102上的共同的負載接口 13的、布置在第一區(qū)域110中的部分形成功率場效應晶體管結(jié)構(gòu)Tu的第二負載接口或者是集電極接口。
[0047]共同的負載接口 13與高P摻雜的半導體層4歐姆接觸，該半導體層延伸直至第二表面102，并且以下也稱為第四半導體區(qū)。半導體層4的布置在第一區(qū)域110中的部分形成η溝道IGBT的集電極區(qū)。在集電極區(qū)上布置有η摻雜的、以下也稱為漂移區(qū)的第一半導體區(qū)la，即與集電極區(qū)一起構(gòu)成pn結(jié)。漂移區(qū)Ia典型地延伸直至第一表面101。以下也稱為體區(qū)的摻雜的第二半導體區(qū)2與偏移區(qū)Ia —起構(gòu)成另一個pn結(jié)17，該pn結(jié)以下也稱為第一 pn結(jié),并且在不范性的實施例中同樣地延伸直至第一表面101。在垂直的橫截面中，兩個高η摻雜的發(fā)射極區(qū)3嵌入體區(qū)2中，其如同體區(qū)2那樣與發(fā)射極接口 10建立歐姆連接，并且與體區(qū)2形成第二 pn結(jié)。但是體區(qū)2和/或發(fā)射極區(qū)3也可以通過溝槽接觸與發(fā)射極接口 10連接。為了控制在發(fā)射極接口 10和共同的負載接口 13之間的負載電流，兩個通過半導體本體40的相應的柵極氧化物8分開的柵極電極11在垂直方向上從相應的發(fā)射極區(qū)3延伸經(jīng)過體區(qū)2直到部分地進入漂移區(qū)Ia中。如果功率場效應晶體管結(jié)構(gòu)Tu設計為DMOS場效應晶體管，對此可替換地可以在第一表面上布置柵極電極11。
[0048]典型地，功率場效應晶體管結(jié)構(gòu)Tu由第一區(qū)域110的多個構(gòu)造類似或者是相同的單元構(gòu)成，以便能切換高電流。
[0049]在第二區(qū)域120中設計有功率二極管Dm，典型地是pn 二極管，其陽極接口由共同的負載接口 13的布置在第二區(qū)域120中的一部分構(gòu)成。P摻雜層4的布置在第二區(qū)域120中的一部分構(gòu)成了功率二極管Dhi的陽極區(qū)，該陽極區(qū)域與η摻雜的基極區(qū)Ib構(gòu)成功率二極管Dhi的負載pn結(jié)18，典型地是垂直的pn結(jié)。通過應用在集成的功率半導體器件100中的共同的負載接口 13，可以成本更廉價地構(gòu)造驅(qū)動電路，并且其構(gòu)造具有更小的漏泄電容。
[0050]典型地，功率二極管Dhi的η摻雜的基極區(qū)和功率場效應晶體管結(jié)構(gòu)Tu的漂移區(qū)Ia在η類型的第一半導體層I中或者是由第一半導體層I的部分構(gòu)成。這簡化了半導體器件100的制造。漂移區(qū)Ia和基極區(qū)Ib的最大摻雜濃度可以相同或但也可以不同。例如功率二極管Dhi可以是具有基極區(qū)Ib的本征的或者是近似本征的摻雜濃度的pin 二極管或者是pn_n 二極管，并且漂移區(qū)Ia高于基極區(qū)Ib地摻雜。
[0051]構(gòu)成功率二極管Dm的第一負載接口的陰極接口 12在第二區(qū)域120中布置在半導體本體40的第一表面101上，并且通過高η摻雜的接觸區(qū)5與功率二極管Dm的基極區(qū)Ib歐姆接觸。
[0052]在斬波電路中，如同其前面參考圖1A至2闡述的那樣，半導體器件100的功率場效應晶體管結(jié)構(gòu)Tu的第一接口 10與第一電壓接口連接，半導體器件100的功率二極管Dm的陰極接口 12與第二電壓接口連接，并且共同的負載接口與負載接口。
[0053]因為在斬波電路運行中在第二電壓接口和第一電壓接口之間施加了正電壓差，該電壓差根據(jù)應用可以大于100V或甚至大于400V，因此在水平方向上在功率場效應晶體管結(jié)構(gòu)Tu的第一負載接口 10和功率二極管Dhi的第一負載接口 12之間與第一表面101相鄰地典型地布置了至少一個邊緣閉合結(jié)構(gòu)151;152，9。由此在第一區(qū)域110和第二區(qū)域120之間的電壓差可以節(jié)省空間地并且由此節(jié)省成本地獲取。
[0054]至少一個邊緣閉合結(jié)構(gòu)在此可以包括場板15，和/或VLD邊緣閉合結(jié)構(gòu)(英文:Variation of Lateral Doping)和 / 或 JTE 邊緣閉合結(jié)構(gòu)(英文 Junction TerminationExtension)和/或場環(huán)邊緣閉合結(jié)構(gòu)和/或垂直的邊緣閉合結(jié)構(gòu),它們分別與第一表面101相鄰地布置。
[0055]在示范性的實施例中，在功率場效應晶體管結(jié)構(gòu)Tu的第一負載電極10和功率二極管Dhi的第一負載電極12之間，與功率場效應晶體管結(jié)構(gòu)Tu的第一負載電極10連接的第一場板15工,與共同的負載接口 13連接的第二場板152和與功率二極管Dm的第一負載電極12連接的第三場板153布置在第一表面101上，并且通過相應的作為場氧化物起作用的介電區(qū)9與該第一表面并且彼此地分開地布置。在此，第二場板152在水平方向上在第一場板M1和第三場板153之間布置。
[0056]根據(jù)一個實施方式，P摻雜的第六半導體區(qū)6在水平方向上布置在功率場效應晶體管結(jié)構(gòu)Tu的第一負載接口 10和功率二極管Dm的第一負載接口 12之間，該第六半導體區(qū)從第一表面101延伸直至第四半導體層4。第六半導體區(qū)6可以一方面用于使第二場板152與共同的負載接口 13接觸，并且另一方面用作在功率場效應晶體管結(jié)構(gòu)Tu的漂移區(qū)Ia和功率二極管Dhi的基極區(qū)Ib之間的橫向絕緣體，并且由此也視為邊緣閉合結(jié)構(gòu)或者是視為其中一部分。在運行期間在斬波電路中，在IGBT Tu上或者施加截止電壓(然后在二極管Dhi上的電壓差近似為零)或者在相反的情況下在二極管Dhi上施加截止電壓，這等同于IGBT Tu的導通狀態(tài)。垂直的第六半導體區(qū)6極有效地阻止了電荷載流子由分別傳導的器件注入分別截止的器件Tu，Dm中。
[0057]在斬波電路中，半導體器件100的背面構(gòu)成IGBT Tu的集電極和二極管Dhi的陽極的共同節(jié)點。引線框架也和典型地作為背面金屬化實施的共同的負載接口 13可以用作集電極和陽極的低歐姆的連接，半導體器件100的背面典型地安裝在該引線框架上。通過這種最短的連接有效地避免了漏泄電容。由此，在IGBT的電流轉(zhuǎn)換到二極管Dhi上時或者反向進行，時減少了過電壓，從而能提高切換速度，這減小了切換損耗。這也減少了在關(guān)閉時對二極管的柔性(Softness)要求，并且這樣也能實現(xiàn)減小二極管Dhi的基極區(qū)Ib的厚度，這繼續(xù)減小了切換損耗。基極區(qū)Ib的垂直擴展在此可以不僅通過半導體器件100的整體厚度而且也通過二極管Dhi的接觸區(qū)5的垂直擴展來調(diào)節(jié)。
[0058]根據(jù)一種實施方式，至少另一個邊緣閉合結(jié)構(gòu)與第一表面101相鄰地布置，并且在水平方向上并不布置在功率場效應晶體管結(jié)構(gòu)Tu的第一負載接口 10和功率二極管Dm的第一負載接口 12之間。由此可以消除朝向其它集成的器件和/或朝向半導體器件100的邊緣的電壓。
[0059]在圖3的示范性的實施例中，為此應用與功率二極管Dhi的第一負載接口 12連接的第四場板154和與共同的負載接口 13連接的、與第四場板相鄰地布置的第五場板155，其中，場板154，155分別布置在第一表面101上，并且通過介電區(qū)9彼此間隔開并且與第一表面101間隔開。第五場板155可以通過另一個垂直的P摻雜的半導體區(qū)6’與共同的負載接口 13電連接，該半導體區(qū)在第二區(qū)域120中從第一表面101延伸直至半導體層4并且同樣地可以構(gòu)成邊緣閉合結(jié)構(gòu)。
[0060]圖4示出單片集成的功率半導體器件200的示意性的橫截面。功率半導體器件200與前面參考圖3闡述的半導體器件100類似地構(gòu)造。除了垂直的IGBT Tu以外，在第一區(qū)域110中集成了垂直的蓄流二極管Df，使得半導體器件200也可以應用在前面參考圖2闡述的斬波電路502中。在示范性的實施例中，通過高η摻雜的區(qū)7將IGBT Tu的漂移區(qū)Ia歐姆地與共同的負載接口 13連接，由此，IGBT Tli的體二極管(Bodydiode)可以作為集成的蓄流二極管Df運行。
[0061]圖5示出單片集成的功率半導體器件300的示意性的橫截面。功率半導體器件300與前面參考圖3闡述的半導體器件100類似地構(gòu)造，并且同樣地可以應用在前面參考圖1A和IB闡述的斬波電路500，501中。替代垂直的ρ摻雜半導體區(qū)，該P摻雜半導體區(qū)在半導體器件100的第一區(qū)域110和第二區(qū)域120之間的邊界區(qū)中由第一表面101延伸直至第四半導體層4，IGBT Tli的漂移區(qū)Ia和二極管Dhi的基極區(qū)Ib橫向地與絕緣的垂直區(qū)19彼此分開，該絕緣的垂直區(qū)從第一表面101延伸直至第四半導體層4并且在水平方向上布置在功率場效應晶體管結(jié)構(gòu)Tu的第一負載接口 10和功率二極管Dm的第一負載接口 12之間。由此可以特別有效地阻止電荷載流子交替地滲透。[0062]在圖3和4中功率場效應晶體管結(jié)構(gòu)Tu和功率二極管Dm設計為NPT結(jié)構(gòu)(英文:non-punch through)。如同在圖5中對于半導體器件300不出的那樣，η摻雜的場阻擋區(qū)lc, Id設置在第一區(qū)域110中Tu的背面附近和/或功率二極管Dm的正面的陰極12附近，以便減少半導體的有效厚度，并且由此減少在運行中的損耗，并且調(diào)節(jié)了功率二極管Dm的柔性。η摻雜的場阻擋區(qū)lc, Id例如可以通過在兩側(cè)的掩膜式(maskierte)的硒擴散來制造。
[0063]根據(jù)另一個實施方式，第四半導體區(qū)4在第二區(qū)域120中比在第一區(qū)域110中更高地摻雜。由此得到功率二極管Dm摻雜更高的背側(cè)ρ發(fā)射極，以便確保二極管更好的關(guān)斷能力和切換穩(wěn)固性或者是高輻射強度(避免動態(tài)的穿透(punch trough))，并且IGBT Tli得到效率較低的發(fā)射極，以便減少IGBT的關(guān)斷損耗。
[0064]根據(jù)另一個實施方式，在第一區(qū)域110中附加地集成了垂直的蓄流二極管Df，如同這參考圖4闡述的那樣。
[0065]在蓄流二極管中，典型附加地調(diào)節(jié)電荷載流子壽命，以便實現(xiàn)在導通損耗和切換損耗之間的有利交換(Trade-Off)。如果在區(qū)域110中的高ρ發(fā)射極4用于IGBT Tu，可以全平面地例如通過在背面注入輕顆粒，特別是質(zhì)子、氦核或輕離子，由此減少IGBT Tli和二極管Dm的ρ發(fā)射極效率。但是也可以僅僅局部地在區(qū)域120中對于二極管的陽極，例如通過掩膜式的注入來減少電荷載流子壽命。因為IGBT Tu的在背側(cè)的場阻擋Ic同樣通過掩膜式的輻射質(zhì)子并且經(jīng)過退火步驟來制造，半導體器件的制造得以簡化或者是成本更低廉，因為原理上相同的流程可以多次依次地應用并且僅僅利用不同的爐烤流程和回火流程(Temperprozess) ο
[0066]圖6示出單片集成的功率半導體器件400的示意性的橫截面。功率半導體器件400與前面參考圖3闡述的半導體器件100類似地構(gòu)造，并且同樣地可以應用在前面參考圖1A至2闡述的斬波電路中。然而替代垂直的IGBT，在功率半導體器件400的第一區(qū)域110中將垂直的η溝道MOSFET結(jié)構(gòu)設置作為功率場效應晶體管結(jié)構(gòu)Tu。在此，在第一區(qū)域110中的共同的負載接口 10構(gòu)成漏極接口，該漏極接口通過高η摻雜漏極區(qū)Ie與功率MOSFETTli的漂移區(qū)Ia歐姆連接，并且第一負載接口 10構(gòu)成源極接口，該源極接口與η摻雜源極區(qū)3和體區(qū)2建立歐姆連接。
[0067]在示范性的實施例中，絕緣區(qū)19在垂直方向上從第一表面延伸直至第二表面102。由此，漂移區(qū)Ia和基極區(qū)橫向地彼此絕緣。此外，絕緣區(qū)19在制造期間用作阻擋區(qū)。針對具有作為功率場效應晶體管結(jié)構(gòu)IGBT的單片集成的功率半導體器件，以下詳細對此進行闡述。
[0068]參考圖7至11，在垂直的截面中示出了用于制造垂直的集成的半導體器件301的方法步驟。在第一個步驟中，提供了具有第一表面101或者是頂面和相對布置的底面103的半導體本體40，其典型地為晶片。圖7示出在示意性的垂直橫截面中的半導體本體40。頂面101的法線方向en基本上平行于垂直方向延伸，也就是說定義了該垂直方向。第一導電類型(η類型)的第一半導體層I從頂面101延伸直至底面103。
[0069]緊接著，半導體本體40首先從頂面101進行流程。在此，在場效應結(jié)構(gòu)Tu的第一區(qū)域110中和在半導體本體40的第二區(qū)域120中形成用于第一半導體層I的接觸結(jié)構(gòu)。
[0070]在此，場效應結(jié)構(gòu)Tu的溝道類型與第一半導體層I的導電類型相應。這意味著，在示范性地在圖8中示出的實施例中，在第一區(qū)域110中構(gòu)成了 η溝道的場效應結(jié)構(gòu)Tu。為此，在第一區(qū)域110中，典型地在第一半導體層I中構(gòu)成:第二導電類型的半導體區(qū)2，其可以作為場效應結(jié)構(gòu)Tu的基極區(qū)運行；以及在半導體區(qū)2中的一個或多個高η摻雜第一導電類型的第三半導體區(qū)3，其可以作為場效應結(jié)構(gòu)Tu運行；以及一個或多個絕緣的柵極電極11，8。此外，在第一區(qū)域110中在頂面101上構(gòu)成第一負載電極10，該負載電極與第二和第三半導體區(qū)2，3建立歐姆接觸。
[0071]典型地在第一區(qū)域110中構(gòu)成多個構(gòu)造相同的單元，以便可以切換高電流。
[0072]在第二區(qū)域120中形成接觸結(jié)構(gòu)典型地包括在第一半導體層I中形成第一導電類型的高摻雜的接觸區(qū)5并且構(gòu)成另一個負載電極12，其在制成的半導體器件中構(gòu)成了二極管的陰極或者是第一負載電極。
[0073]根據(jù)實施例，在接觸區(qū)5和第一半導體層I之間在第二區(qū)域120中構(gòu)成第一導電類型的場阻擋區(qū)域Id。這可以通過經(jīng)過掩膜式的注入或硒擴散經(jīng)過頂面101在第一區(qū)域120中實現(xiàn)。
[0074]此外從第一表面101出發(fā)，典型地在第一負載電極10和另一個負載電極12之間構(gòu)成一個或多個邊緣閉合結(jié)構(gòu)。在示范性的實施例中，與第一負載電極10連接的場板15p后面與共同的負載接口連接的第二場板152以及與另一個負載電極12連接的第三場板153在第一負載電極10和另一個負載電極12之間在第一表面101上構(gòu)成，并且通過各個介電區(qū)9與該第一表面分開并且彼此地分開。在此，第二場板152在水平方向上布置在第一場板M1和第三場板153之間。
[0075]此外，與另一個負載電極12連接的第四場板154和與該負載電極鄰近布置的、與第二場板152連接的第五場板155構(gòu)成在頂面101上。
[0076]在形成場板15i_155之前，典型地將兩個垂直的溝槽34，35從頂面101蝕刻在半導體本體40中，其中，垂直的溝槽34蝕刻在第一區(qū)域110和第二區(qū)域120之間的邊界區(qū)中，并且至少部分地填充。在圖8示出的示范性的實施例中，垂直的溝槽34由介電區(qū)或者是絕緣區(qū)19填充，并且垂直的溝槽35由第二導電類型的半導體材料、例如由相應摻雜的多晶硅填充。垂直的溝槽34對此可替換地也可以由第二導電類型的半導體材料填充和/或具有空腔。例如在介電區(qū)19中可以存在中心空腔。
[0077]緊接著在底面103上使半導體本體40變薄，例如通過CMP流程(英文:chemicalmechanical polishing),以便產(chǎn)生背面102。在此,介電區(qū)19可以在使半導體本體40變薄時用作阻擋物。產(chǎn)生的半導體結(jié)構(gòu)301示意性地在圖9中示出。由此將第一半導體層I分為兩個半導體區(qū)Ia和2a。
[0078]緊接著至少在第二區(qū)域120中構(gòu)成垂直的pn結(jié)18b、也就是說基本上平行與頂面101取向的pn結(jié)，以便在第二區(qū)域120中構(gòu)成垂直的二極管Dm。如果在第一區(qū)域110中應該構(gòu)成垂直的IGBT結(jié)構(gòu)，那么在第一區(qū)域110中也構(gòu)成垂直的pn結(jié)18a。pn結(jié)18a，18b可以通過從背面102注入相應的摻雜材料來實現(xiàn)并且實現(xiàn)隨后的回火，其中，摻雜材料濃度和/或在此構(gòu)成的第四半導體區(qū)4a，4b的垂直擴展可以是不同的。例如，半導體區(qū)4a在第一區(qū)域中的最大摻雜濃度比半導體區(qū)4b在第二區(qū)域120中的最大摻雜濃度小。產(chǎn)生的半導體結(jié)構(gòu)301示意性地在圖9中示出，其中，在第二區(qū)域120中，例如借助于經(jīng)過掩膜式的注入或硒擴散，構(gòu)成了在半導體區(qū)Ia和第四半導體區(qū)4a之間的第一導電類型的附加場阻擋區(qū)域lc。
[0079]根據(jù)一種實施方式，本導體本體40的第一區(qū)域110和/或第二區(qū)域120從背面102利用質(zhì)子和/或輕離子進行輻射。由此可以在用于構(gòu)成場阻擋區(qū)域Ic的另一個回火流程或共同的回火流程之后，減小電荷載流子壽命。
[0080]緊接著，在半導體本體40上例如通過對像鋁那樣的金屬進行非掩膜式的沉積或通過與裝配協(xié)調(diào)的金屬堆疊或者是合金堆疊，在背面102上在第一區(qū)域110和在第二區(qū)域120中構(gòu)成共同的負載電極13。典型的金屬包括鋁、鎳、鈦、釩、銀、金、鉬，它們可以以層和/或合金形式涂覆在半導體本體40的背面102上。共同的負載電極13與半導體本體40的第一區(qū)域110和第二區(qū)域120歐姆接觸，例如直接與高摻雜的半導體區(qū)4a，4b接觸。圖11以示意性的橫截面圖示出了所產(chǎn)生的集成的半導體器件301。集成的半導體器件301與前面參考圖5闡述的半導體器件300類似，并且同樣可以應用在斬波電路中。
[0081]結(jié)合實施例闡述了本發(fā)明。這些實施例絕不應理解為對于本發(fā)明的限定。
【權(quán)利要求】
1.一種單片集成的功率半導體器件(100-400)，包括: -具有第一區(qū)域(110)和第二區(qū)域(120)的半導體本體(40)，其中，所述第一區(qū)域(110)和所述第二區(qū)域(120)分別從所述半導體本體(40)的第一表面(101)延伸直至所述半導體本體(40)的、與所述第一表面(101)相對布置的第二表面(102)，并且其中，所述第一表面(101)的法線方向(en)定義了垂直方向； -在所述第一區(qū)域(110)中形成的功率場效應晶體管結(jié)構(gòu)(Tu)，所述功率場效應晶體管結(jié)構(gòu)具有布置在所述半導體本體(40)的所述第一表面(101)上的第一負載接口(10)和布置在所述半導體本體(40)的所述第二表面(102)上的第二負載接口(13)； -在所述第二區(qū)域(120)中形成的功率二級管(DH1)，所述功率二級管具有布置在所述半導體本體(40)的所述第一表面(101)上的第一負載接口(12)和布置在所述半導體本體(40)的所述第二表面(102)上的第二負載接口(13)，其中，所述功率場效應晶體管結(jié)構(gòu)(Tli)的所述第二負載接口(13)和所述功率二級管(Dhi)的所述第二負載接口(13)由共同的負載接口(13)構(gòu)成；和 -至少一個邊緣閉合結(jié)構(gòu)(151，152，153，9)，所述邊緣閉合結(jié)構(gòu)與所述第一表面(101)相鄰，并且在水平方向上布置在所述功率場效應晶體管結(jié)構(gòu)(Tu)的所述第一負載接口(10)和所述功率二級管(Dm)的所述第一負載接口(12)之間。
2.根據(jù)權(quán)利要求1所述的功率半導體器件(100-400)，其中，所述功率晶體管結(jié)構(gòu)包括多個構(gòu)造相同的單元，所述單元集成在所述半導體本體(40)的所述第一區(qū)域(110)中并且彼此并聯(lián)地電連接。
3.根據(jù)權(quán)利要求1或2所述的功率半導體器件(100-400)，其中，所述功率二極管(Dhi)具有垂直的pn結(jié)(18)。
4.根據(jù)前述權(quán)利要求中任一項所述的功率半導體器件(100-400)，其中，所述邊緣閉合結(jié)構(gòu)包括分別相鄰于所述第一表面(101)布置的場板(15)、和/或VLD邊緣閉合結(jié)構(gòu)、和/或JTE邊緣閉合結(jié)構(gòu),和/或場環(huán)邊緣閉合結(jié)構(gòu)和/或垂直的邊緣閉合結(jié)構(gòu)。
5.根據(jù)前述權(quán)利要求中任一項所述的功率半導體器件(100-400)，其中，至少一個所述邊緣閉合結(jié)構(gòu)包括與所述功率場效應晶體管結(jié)構(gòu)(Tu)的所述第一負載電極(10)連接的第一場板(15i)，和/或其中至少一個所述邊緣閉合結(jié)構(gòu)包括與所述共同的負載接口(13)連接的第二場板(152)，和/或其中至少一個所述邊緣閉合結(jié)構(gòu)包括與所述功率二級管(Dm)的所述第一負載電極(12)連接的第三場板(153)。
6.根據(jù)權(quán)利要求5所述的功率半導體器件(100-400)，其中，所述第二場板(152)在所述水平方向上布置在所述第一場板(M1)和所述第三場板(153)之間。
7.根據(jù)權(quán)利要求5或6所述的功率半導體器件(100-400)，其中，所述第一場板(M1)和/或所述第二場板(152)和/或所述第三場板(153)與所述半導體本體(40)通過一個或多個介電區(qū)域(9)分開。
8.根據(jù)前述權(quán)利要求中任一項所述的功率半導體器件(100-400)，其中，所述功率場效應晶體管結(jié)構(gòu)(Tu)是MOSFET結(jié)構(gòu)或IGBT結(jié)構(gòu)。
9.根據(jù)前述權(quán)利要求中任一項所述的功率半導體器件(100-400)，其中，所述功率場效應晶體管結(jié)構(gòu)(Tu)包括集成的空程二極管。
10.根據(jù)前述權(quán)利要求中任一項所述的功率半導體器件(100-400)，其中，所述功率場效應晶體管結(jié)構(gòu)(Tu)包括:第一導電類型的第一半導體區(qū)(la);第二導電類型的第二半導體區(qū)(2)，所述第二半導體區(qū)與所述第一半導體區(qū)(Ia)構(gòu)成第一 pn結(jié)(17)并且與所述第一負載接口(10)歐姆接觸；和所述第一導電類型的第三半導體區(qū)(3)，所述第三半導體區(qū)與所述第二半導體區(qū)(2)構(gòu)成第二 pn結(jié)并且與所述第一負載接口(10)歐姆接觸，并且其中，所述功率二級管(Dhi)包括與所述功率二級管(Dhi)的所述第一負載接口(12)歐姆接觸的、所述第一導電類型的半導體區(qū)(lb，ld，5)。
11.根據(jù)前述權(quán)利要求中任一項所述的功率半導體器件(100-400)，所述共同的連接(13)在所述半導體本體(40)的所述第二表面(102)上與所述第二導電類型的第四半導體區(qū)(l，4a，4b)形成歐姆接觸，所述第四半導體區(qū)至少在所述第二區(qū)域(120)中延伸直至所述第二表面(102)。
12.根據(jù)權(quán)利要求11所述的功率半導體器件(100-400)，還包括所述第二導電類型的第六半導體區(qū)(6)，所述第六半導體區(qū)從所述第一表面(101)延伸直至所述第四半導體區(qū)域(4)，并且在所述水平方向上布置在所述功率場效應晶體管結(jié)構(gòu)(Tu)的所述第一負載接口(10)和所述功率二級管(Dm)的所述第一負載接口(12)之間。
13.根據(jù)權(quán)利要求11所述的功率半導體器件(100-400)，還包括絕緣區(qū)(19)，所述絕緣區(qū)從所述第一表面(101)至少延伸直至靠近所述第四半導體區(qū)(4)，并且在所述水平方向上布置在所述功率場效應晶體管結(jié)構(gòu)(Tu)的所述第一負載接口(10)和所述功率二級管(Dm)的所述第一負載接口(12)之間。
14.根據(jù)前述權(quán)利要求中任一項所述的功率半導體器件(100-400)，還包括至少一個另外的邊緣閉合結(jié)構(gòu)(154，155，9)，所述至少一個另外的邊緣閉合結(jié)構(gòu)與所述第一表面(101)相鄰并且在所述水平方向上并不布置在所述功率場效應晶體管結(jié)構(gòu)(Tu)的所述第一負載接口(10)和所述功率二級管(Dhi)的所述第一負載接口(12)之間。
15.一種用于控制負載(9 0,9(^9(^90)的斬波電路(500，501，502)，包括: -第一電壓接口('); -第二電壓接口(Vh); -用于所述負載(90,90^9(^903)的接口 ；和 -單片集成的、根據(jù)前述權(quán)利要求中任一項所述的功率半導體器件(100-400)，其中，用于所述負載(90，90!，902，903)的所述接口低歐姆地與共同的所述負載接口( 13 )連接，其中，所述第一電壓接口低歐姆地與所述功率場效應晶體管結(jié)構(gòu)(Tu)的所述第一負載接口(10)連接，并且其中，所述第二電壓接口低歐姆地與所述功率二級管(Dhi)的所述第一負載接口(12)連接。
16.根據(jù)權(quán)利要求15所述的斬波電路(500，501，502)，還包括: -用于其它負載(90,90^90^903)的接口 ；和 -其它單片集成的、根據(jù)權(quán)利要求1至14中任一項所述的功率半導體器件(100-400)，其中，用于其它所述負載(90，901;902，903)的所述接口與所述其它單片集成的功率半導體器件的共同的所述負載接口( 13)連接，其中，所述第一電壓接口低歐姆地與所述其它單片集成的功率半導體器件的所述功率場效應晶體管結(jié)構(gòu)(Tu)的所述第一負載接口(10)連接，并且其中，所述第二電壓接口與所述其它單片集成的功率半導體器件的所述功率二級管(Dhi)的所述第一負載接口(12)連接。
17.一種用于控制負載(90,9(^9(^90)的斬波電路(500，501，502)，包括: -第一電壓接口('); -第二電壓接口(Vh); -用于所述負載(90)的接口 ；和 -至少一個集成的功率半導體器件(100-400)，包括: -共同的負載接口(13)，所述負載接口低歐姆地與用于所述負載(90)的所述接口連接; -垂直的二極管結(jié)構(gòu)(DH1)，包括與共同的所述負載接口(13)鄰接的陽極區(qū)(4)和陰極接口(12)，所述陰極接口低歐姆地與所述第二電壓接口連接；和 -垂直的MOSFET結(jié)構(gòu)(Tu)，包括與共同的所述負載接口(13)鄰接的漏極區(qū)(Ic)和低歐姆地與所述第一電壓接口連接的源極區(qū)(3)； -或垂直的IGBT結(jié)構(gòu)(Tu)，包括與共同的所述負載接口(13)鄰接的集電區(qū)(4)和低歐姆地與所述第一電壓接口連接的發(fā)射區(qū)(3 )。
18.根據(jù)權(quán)利要求17所述的斬波電路(500，501，502)，其中，垂直的所述IGBT結(jié)構(gòu)包括集成的空程二極管。
19.根據(jù)權(quán)利要求17或18所述的斬波電路(500，501，502)，其中，至少一個所述功率半導體器件(100-400)包括邊緣閉合結(jié)構(gòu)，所述邊緣閉合結(jié)構(gòu)布置在垂直的所述二極管結(jié)構(gòu)(Dhi)和垂直的所述IGBT結(jié)構(gòu)或垂直的所述MOSFET結(jié)構(gòu)(Tu)之間。
20.一種用于制造集成的半導體器件(100-400)的方法，包括: -提供具有頂面(101)和相對布置的底面(103)的半導體本體(40)，其中，所述半導體本體(40)包括第一導電類型的第一半導體層(I); -從所述半導體本體(40)的第一區(qū)域(110)中的所述頂面(101)形成場效應結(jié)構(gòu)(Tu)和與所述場效應結(jié)構(gòu)(Tu)接觸的第一負載電極(10)，其中，所述場效應結(jié)構(gòu)的溝道類型與所述第一導電類型相應； -從所述半導體本體(40)的第二區(qū)域(120)中的所述頂面(101)形成朝向所述第一半導體層(I)的接觸結(jié)構(gòu)，其中，所述接觸結(jié)構(gòu)具有其它的負載電極(12)； -在所述第一負載電極(10)和其它的所述負載電極(12)之間形成至少一個邊緣閉合結(jié)構(gòu)； -使在所述底面(103)上的所述半導體本體(40)變薄，以便產(chǎn)生背面(102)； -至少在所述第二區(qū)域(120)中形成至少一個垂直的pn結(jié)(18a, 18b);和， -在所述第一區(qū)域(110)中和在所述第二區(qū)域(120)中形成在所述背面(102)上的共同的負載電極(13)。
21.根據(jù)權(quán)利要求20所述的方法，還包括由介電區(qū)(19)填充的或有襯層的垂直的溝槽(34)，所述溝槽由所述頂面(101)延伸到所述半導體本體(40)中，并且在邊界區(qū)域中布置在所述第一區(qū)域(110)和所述第二區(qū)域(120)之間。
22.根據(jù)權(quán)利要求21所述的方法，其中，所述介電區(qū)在使所述半導體本體(40)變薄時用作阻擋物。
23.根據(jù)權(quán)利要求20至22中任一項所述的方法，還包括: -形成所述第一導電類型的場阻擋區(qū)域(lc)，包括經(jīng)過所述背面(102)在所述第一區(qū)域(110)中進行硒擴散；和/或 -形成所述第一導電類型的場阻擋區(qū)域(ld)，包括經(jīng)過所述頂面(101)在所述第二區(qū)域(120)中進行硒擴散；和/或 -形成所述第一導電類型的場阻擋區(qū)域(lc，Id)包括掩膜式注入。
24.根據(jù)權(quán)利要求20至23中任一項所述的方法，還包括在所述第一區(qū)域(110)中和/或在所述第二區(qū)域(120)中利用質(zhì)子和/或輕離子從所述背面(102)對所述半導體本體(40)的至少一種輻射。
25.根據(jù)權(quán)利要求20至24中任一項所述的方法，其中，至少一個垂直的pn結(jié)的形成包括所述第二導電類型的半導體區(qū)(4b)的形成，所述半導體區(qū)至少在所述第二區(qū)域(120)中延伸直至所述底面(102)并且具有第一最高摻雜濃度，和/或其中，至少一個垂直的所述pn結(jié)的所述形成包括所述第二導電類型的另外的半導體區(qū)(4a)的形成，另外的所述半導體區(qū)在所述第一區(qū)域(110)中延伸直至所述底面(102)并且具有第二最高摻雜濃度，所述第二最高摻雜濃度低于所述第一最高摻雜濃度。
【文檔編號】H01L29/861GK103515383SQ201310237138
【公開日】2014年1月15日 申請日期:2013年6月14日 優(yōu)先權(quán)日:2012年6月14日
【發(fā)明者】弗朗茨·赫爾萊爾, 安東·毛德, 安德烈亞斯·邁塞爾, 漢斯-約阿希姆·舒爾茨 申請人:英飛凌科技奧地利有限公司