用于缺陷鈍化以減少finfet器件的結(jié)泄漏的結(jié)構(gòu)和方法
【專利摘要】本發(fā)明提供半導(dǎo)體結(jié)構(gòu)的一個實(shí)施例。半導(dǎo)體結(jié)構(gòu)包括：第一半導(dǎo)體材料的半導(dǎo)體襯底；在半導(dǎo)體襯底中形成的淺溝槽隔離(STI)部件；以及在半導(dǎo)體襯底上外延生長的第二半導(dǎo)體材料的鰭式有源區(qū)。第一半導(dǎo)體材料具有第一晶格常數(shù)，而第二半導(dǎo)體材料具有不同于第一晶格常數(shù)的第二晶格常數(shù)。鰭式有源區(qū)包括氟物質(zhì)。本發(fā)明還提供了用于缺陷鈍化以減少FINFET器件的結(jié)泄漏的結(jié)構(gòu)和方法。
【專利說明】用于缺陷鈍化以減少FINFET器件的結(jié)泄漏的結(jié)構(gòu)和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地，涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。
【背景技術(shù)】
[0002]由于鍺(Ge)在所有IV和II1-V族半導(dǎo)體中本質(zhì)上具有最高空穴遷移率并且具有比硅(Si)高兩倍的電子遷移率，考慮Ge代替Si作為用于未來互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管(CMOS)節(jié)點(diǎn)的P-溝道材料?？梢灶A(yù)見，高遷移率溝道材料可與諸如輸入/輸出(I/O)、靜電放電(ESD)的基于Si的外圍設(shè)備集成在一起。因此，有必要在塊狀Si晶圓上結(jié)合硅溝道。
[0003]由于Ge和Si的大晶格失配，在Si上外延生長低缺陷Ge具有挑戰(zhàn)性。尤其是，在外延生長期間會引入多種缺陷。例如，在外延生長的Ge層中形成穿透位錯缺陷。使用多種方法來減少諸如穿透位錯缺陷、疊層缺陷、點(diǎn)缺陷等的異質(zhì)外延相關(guān)的缺陷。然而，現(xiàn)有方法具有與器件質(zhì)量和可靠性相關(guān)的多種問題和缺點(diǎn)。例如，在現(xiàn)有方法中，限制穿透位錯缺陷(threading dislocation defect)但是沒有消除穿透位錯缺陷。由于這些缺陷可能具有電活性，所以形成的晶體管還可能經(jīng)受增加的結(jié)泄漏(junction leakage)。
[0004]因此，需要一種解決這些問題的結(jié)構(gòu)和方法，以增強(qiáng)性能和減少結(jié)泄漏。

【發(fā)明內(nèi)容】

[0005]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體結(jié)構(gòu)，包括:半導(dǎo)體襯底，具有第一半導(dǎo)體材料；淺溝槽隔離(STI)部件，形成在所述半導(dǎo)體襯底中；以及鰭式有源區(qū)，具有第二半導(dǎo)體材料且在所述半導(dǎo)體襯底上外延生長，其中所述第一半導(dǎo)體材料具有第一晶格常數(shù)，而所述第二半導(dǎo)體材料具有不同于所述第一晶格常數(shù)的第二晶格常數(shù)，并且所述鰭式有源區(qū)進(jìn)一步包括氟物質(zhì)。
[0006]在該半導(dǎo)體結(jié)構(gòu)中，所述STI部件具有第一頂面，而所述鰭式有源區(qū)具有與所述第一頂面不共面并且相對于所述STI部件突出的第二頂面，以及所述STI部件具有第一底面，而所述鰭式有源區(qū)具有與所述第一底面不共面的第二底面。
[0007]在該半導(dǎo)體結(jié)構(gòu)中，所述第二半導(dǎo)體材料的所述鰭式有源區(qū)具有在兩個相鄰STI部件之間橫跨的寬度W和作為從所述第二頂面至所述第二底面的豎直距離所測量的高度H，以及比率H/W大于1.4。
[0008]在該半導(dǎo)體結(jié)構(gòu)中，所述氟物質(zhì)具有從所述第二頂面至所述第二底面的濃度分布曲線，以及所述濃度分布曲線在基本接近所述第二底面處具有峰值。
[0009]該半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括:分布在所述鰭式有源區(qū)中的穿透位錯缺陷，所述穿透位錯缺陷通過所述氟物質(zhì)去活性。
[0010]在該半導(dǎo)體結(jié)構(gòu)中，所述穿透位錯缺陷分布在所述鰭式有源區(qū)的下部并且從所述第二底面向上延伸。[0011]在該半導(dǎo)體結(jié)構(gòu)中，所述第一半導(dǎo)體材料是硅，并且所述第二半導(dǎo)體材料包括鍺。
[0012]在該半導(dǎo)體結(jié)構(gòu)中，所述第一半導(dǎo)體材料是硅，并且所述第二半導(dǎo)體材料是選自由硅鍺(SiGe)、磷化銦(InP)、砷化鎵銦(InGaAs)以及砷化銦(InAs)所組成的組中的化合物半導(dǎo)體材料。
[0013]該半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括:柵疊層，設(shè)置在所述鰭式有源區(qū)上方；源極部件和漏極部件，形成在所述鰭式有源區(qū)中并且夾置所述柵疊層；以及溝道，限定在所述柵疊層下面的所述鰭式有源區(qū)中并且介于所述源極部件和所述漏極部件之間，其中，所述柵疊層、所述源極部件、所述漏極部件以及所述溝道被配置為形成鰭式場效應(yīng)晶體管(FinFET)。
[0014]在該半導(dǎo)體結(jié)構(gòu)中，所述氟物質(zhì)具有約IXlO1Vcm3和約IXlO2Vcm3之間的峰值濃度。
[0015]根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體結(jié)構(gòu)，包括:淺溝槽隔離(STI)部件，形成在硅襯底中，在兩個相鄰STI部件之間限定所述半導(dǎo)體襯底的硅區(qū)域；有源區(qū)，具有在所述硅區(qū)域上外延生長的半導(dǎo)體材料并且從相鄰的STI部件突出，其中所述硅襯底具有第一晶格常數(shù)，而所述半導(dǎo)體材料具有不同于所述第一晶格常數(shù)的第二晶格常數(shù)，并且所述有源區(qū)進(jìn)一步包括惰性摻雜物質(zhì)。
[0016]在該FET結(jié)構(gòu)中，所述惰性摻雜物質(zhì)是氟。
[0017]在該FET結(jié)構(gòu)中，所述半導(dǎo)體材料是鍺，并且所述惰性摻雜物質(zhì)具有小于鍺的尺寸。
[0018]在該FET結(jié)構(gòu)中，所述STI部件具有第一底面，而所述鰭式有源區(qū)具有與所述第一底面不共面的第二底面，所述第二半導(dǎo)體材料的所述有源區(qū)具有在所述兩個相鄰STI部件之間橫跨的寬度W和作為從所述有源區(qū)的頂面至所述有源區(qū)的底面的豎直距離所測量的高度H，并且比率H/W大于1.4。
[0019]在該FET結(jié)構(gòu)中，所述有源區(qū)包括頂面和底面，所述惰性摻雜物質(zhì)具有從所述頂面至所述底面的摻雜濃度分布曲線，以及所述濃度分布曲線在基本接近所述底面處具有峰值。
[0020]該半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括:從所述有源區(qū)的底面向上延伸并且分布在所述有源區(qū)的下部的穿透位錯缺陷，其中，所述穿透位錯缺陷通過所述惰性摻雜物質(zhì)去活性。
[0021]在該FET結(jié)構(gòu)中，所述半導(dǎo)體材料是選自由鍺(Ge)、硅鍺(SiGe)、磷化銦(InP)、砷化鎵銦(InGaAs)以及砷化銦(InAs)所組成的組中的半導(dǎo)體材料。
[0022]根據(jù)本發(fā)明的又一方面，提供了一種形成鰭式場效應(yīng)晶體管(FinFET)結(jié)構(gòu)的方法，所述方法包括:在第一半導(dǎo)體材料的半導(dǎo)體襯底中形成多個淺溝槽隔離(STI)部件，由此限定通過所述STI部件相互間隔開的多個半導(dǎo)體部件；使所述半導(dǎo)體部件凹進(jìn)；在凹進(jìn)的半導(dǎo)體部件上外延生長第二半導(dǎo)體材料，以形成所述第二半導(dǎo)體材料的多個鰭式有源區(qū)，其中，所述第二半導(dǎo)體材料相對于所述第一半導(dǎo)體材料具有晶格失配，從而在所述鰭式有源區(qū)中生成穿透位錯缺陷；以及對所述鰭式有源區(qū)實(shí)施氟注入，以使形成在所述鰭式有源區(qū)中的所述穿透位錯缺陷去活性。
[0023]該方法進(jìn)一步包括:在外延生長所述第二半導(dǎo)體材料之后，實(shí)施拋光工藝以去除多余的第二半導(dǎo)體材料；以及此后，使所述STI部件凹進(jìn)。
[0024]該方法進(jìn)一步包括:在實(shí)施用于缺陷去活性的氟注入之后，對所述鰭式有源區(qū)中的氟摻雜物質(zhì)實(shí)施退火工藝。
[0025]在該方法中，所述第一半導(dǎo)體材料是硅，外延生長所述第二半導(dǎo)體材料包括外延生長硅鍺，以及所述退火工藝的退火溫度在約500°C和約900°C之間。
[0026]在該FET結(jié)構(gòu)中，實(shí)施所述氟注入包括:實(shí)施劑量在約IX IO1Vcm2和約IX IO16/cm2之間的氟注入。
【專利附圖】

【附圖說明】
[0027]當(dāng)結(jié)合附圖進(jìn)行閱讀時，通過以下詳細(xì)說明可以最好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有按比例繪制。事實(shí)上，為了論述的清楚起見，多種部件的尺寸可以任意地增加或減小。
[0028]圖1至圖6是根據(jù)一個或多個實(shí)施例構(gòu)建的處于各個制造階段的具有鰭結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)的截面圖。
[0029]圖7是根據(jù)一個實(shí)施例構(gòu)建的形成圖6的半導(dǎo)體結(jié)構(gòu)的方法的流程圖。
[0030]圖8是根據(jù)一個實(shí)施例構(gòu)建的圖6的外延生長的半導(dǎo)體材料的一部分的不意圖。
[0031]圖9是根據(jù)一個實(shí)施例構(gòu)建的具有鰭結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)的一部分的俯視圖。
[0032]圖10是根據(jù)一個實(shí)施例構(gòu)建的圖9的半導(dǎo)體結(jié)構(gòu)的截面圖。
【具體實(shí)施方式】
[0033]應(yīng)該理解，以下
【發(fā)明內(nèi)容】
提供用于實(shí)現(xiàn)多個實(shí)施例的不同特征的多個不同實(shí)施例或?qū)嵗?。為了簡化本發(fā)明，以下描述組件和布置的特定實(shí)例。當(dāng)然，它們僅為實(shí)例并且不旨在進(jìn)行限定。另外，在多個實(shí)例中，本發(fā)明可以重復(fù)參考數(shù)字和/或字母。該重復(fù)用于簡單和清楚的目的并且其本身并沒有規(guī)定所論述的多個實(shí)施例和/或配置之間的關(guān)系。而且，在以下說明中，在第一部件形成在第二部件上方或上可以包括第一部件和第二部件以直接接觸的方式形成的實(shí)施例，并且還可以包括可以形成介于第一部件和第二部件之間的附加部件，使得第一部件和第二部件可以不直接接觸的實(shí)施例。
[0034]圖1至圖6是根據(jù)一個或多個實(shí)施例構(gòu)建的處于各個制造階段的半導(dǎo)體結(jié)構(gòu)100的截面圖。在一個實(shí)施例中，半導(dǎo)體結(jié)構(gòu)100包括一個或多個場效應(yīng)晶體管(FET)。圖7是根據(jù)一個實(shí)施例構(gòu)建的制造半導(dǎo)體結(jié)構(gòu)100的方法200的流程圖。參考圖1至圖7共同描述半導(dǎo)體結(jié)構(gòu)100和方法200。
[0035]參考圖1，半導(dǎo)體結(jié)構(gòu)100包括第一半導(dǎo)體材料的半導(dǎo)體襯底110。在本實(shí)施例中，第一半導(dǎo)體材料是硅?？蛇x地，第一半導(dǎo)體材料可以包括其他合適半導(dǎo)體材料。在一個實(shí)施例中，半導(dǎo)體襯底110包括用于通過諸如被稱為注氧隔離(SIMOX)技術(shù)的合適技術(shù)所形成的隔離的隱埋介電材料層。在一些實(shí)施例中，襯底110可以為絕緣體上半導(dǎo)體，諸如，絕緣體上硅(SOI)。
[0036]參考圖1和圖7，方法200開始于操作202，其中，在半導(dǎo)體襯底110中形成多個隔離部件112。在本實(shí)施例中，隔離部件112為淺溝槽隔離(STI)部件。
[0037]STI部件112形成在半導(dǎo)體襯底110中并且限定多個半導(dǎo)體區(qū)域114。半導(dǎo)體區(qū)域114通過STI部件112相互間隔開并且隔離。而且，半導(dǎo)體襯底110的頂面和STI部件112的頂面在本制造階段是共面的。在一個實(shí)施例中，STI部件114的形成包括:形成具有限定STI部件的區(qū)域的開口的硬掩模；通過硬掩模的開口蝕刻半導(dǎo)體襯底110以形成溝道；沉積介電材料以填充溝道；以及實(shí)施化學(xué)機(jī)械拋光(CMP)工藝。在一個實(shí)施例中，STI部件112的深度在約30nm和約250nm之間的范圍內(nèi)。
[0038]在一個實(shí)施例中，STI部件112的形成進(jìn)一步包括:在CMP之后去除硬掩模。在另一個實(shí)施例中，硬掩模包括經(jīng)過熱氧化的二氧化硅層以及在二氧化硅層上經(jīng)過化學(xué)汽相沉積(CVD)的氮化硅。在又一個實(shí)施例中，在CMP工藝之后，去除硬掩模。
[0039]在另一個實(shí)施例中，介電材料的沉積進(jìn)一步包括:溝道的熱氧化以及通過CVD用諸如二氧化硅的介電材料填充溝道。在一個實(shí)例中，填充溝道的CVD工藝包括高密度等離子體 CVD (HDPCVD)。
[0040]尤其是，半導(dǎo)體區(qū)域114被設(shè)計(jì)成具有在隨后外延生長期間實(shí)現(xiàn)縱橫比捕獲(ART,aspect ratio trapping)的尺寸。在稍后的制造階段進(jìn)一步描述和解釋ART技術(shù)和半導(dǎo)體區(qū)域114的尺寸。在本實(shí)例中，STI部件112的高度“Hs”在約IOOnm和300nm之間的范圍內(nèi)。在另一個實(shí)例中，每個半導(dǎo)體區(qū)域114的寬度“W”都在約5nm和約50nm之間的范圍內(nèi)。半導(dǎo)體區(qū)域114的寬度W為橫跨兩個相鄰STI部件112之間的尺寸。
[0041]可以在半導(dǎo)體襯底110上形成其他部件。在一個實(shí)例中，通過一次或多次注入或其他合適摻雜技術(shù)在半導(dǎo)體襯底Iio中的半導(dǎo)體區(qū)域114內(nèi)形成諸如η阱和P阱的多個摻雜區(qū)域。
[0042]參考圖2和圖7，方法200包括操作204，其中，選擇性地使襯底110的第一半導(dǎo)體材料相對于STI部件112凹進(jìn)，從而生成STI部件112中的多個凹槽116。在本實(shí)施例中，凹進(jìn)工藝包括:蝕刻，以去除在STI部件112之間的半導(dǎo)體區(qū)域114的頂部。蝕刻以使半導(dǎo)體區(qū)域114凹進(jìn)包括干蝕刻、濕蝕刻或其他合適蝕刻技術(shù)。在一個實(shí)例中，使半導(dǎo)體區(qū)域114凹進(jìn)的蝕刻包括氣態(tài)鹽酸(氣態(tài)HCI)。
[0043]凹進(jìn)的半導(dǎo)體區(qū)域114的頂面118充分低于STI部件112的表面。在一個實(shí)例中，凹進(jìn)的半導(dǎo)體區(qū)域114的頂面118充分低于STI部件112的頂面而高于STI部件112的底面。在本實(shí)例中，凹槽深度在約IOOnm和約300nm的范圍內(nèi)。
[0044]如圖2所示，每個凹槽116的尺寸都包括寬度W和高度H。凹槽116的縱橫比被限定為H/W。在本實(shí)施例中，為了實(shí)現(xiàn)縱橫比捕獲，凹槽被設(shè)計(jì)成使得縱橫比H/W大于1.4。
[0045]參考圖3和圖7，方法200包括操作206，其中，在凹進(jìn)的半導(dǎo)體區(qū)域114上外延生長第二半導(dǎo)體材料120。第二半導(dǎo)體材料的組分不同于第一半導(dǎo)體材料。因此，外延生長是異質(zhì)外延生長。尤其是，第一半導(dǎo)體材料具有第一晶格常數(shù)，而第二半導(dǎo)體材料具有不同于第一晶格常數(shù)的第二晶格常數(shù)。因此，在界面處存在第一半導(dǎo)體材料和第二半導(dǎo)體材料之間的失配。在一個實(shí)例中，失配為4%或更大。晶格常數(shù)的失配導(dǎo)致在第二半導(dǎo)體材料120中所生成的缺陷。在該情況下，缺陷包括穿透位錯缺陷和點(diǎn)缺陷，缺陷位于第一半導(dǎo)體材料和第二半導(dǎo)體材料之間的界面處并且向上延伸。
[0046]在一個實(shí)施例中，第二半導(dǎo)體材料通過晶格常數(shù)失配不同于第一半導(dǎo)體材料，以產(chǎn)生應(yīng)變效應(yīng)和增強(qiáng)遷移率。在其他實(shí)施例中，第一半導(dǎo)體材料包括硅，而第二半導(dǎo)體材料包括II1-V族化合物半導(dǎo)體，以使用成熟硅制造技術(shù)使II1-V族化合物半導(dǎo)體有源區(qū)集成在硅襯底上，以用于高性能(高速或高頻)器件。
[0047]在一個實(shí)施例中，半導(dǎo)體襯底110包括硅，而第二半導(dǎo)體材料120包括鍺(Ge)或諸如 Si5tlGe5tl 的硅鍺(SiGe)。
[0048]在另一個實(shí)施例中，在用于P型FET的半導(dǎo)體區(qū)域中外延生長的第二半導(dǎo)體材料120包括選自由硅鍺、硅鍺碳化物、鍺、硅以及它們的組合所構(gòu)成的組中的半導(dǎo)體材料。在另一個實(shí)施例中，在用于η-型FET的半導(dǎo)體區(qū)域中外延生長的第二半導(dǎo)體材料120包括選自由磷化硅、碳化硅、硅以及它們的組合所構(gòu)成的組中的半導(dǎo)體材料。
[0049]在又一個實(shí)施例中，用于P型FET的第二半導(dǎo)體材料120和用于η_型FET的第二半導(dǎo)體材料都是現(xiàn)有的、不同的并且使用相應(yīng)的半導(dǎo)體材料外延生長。作為用于說明的一個實(shí)例，在第一組半導(dǎo)體區(qū)域114中的第二半導(dǎo)體材料120用于P型FET，而用于第二組半導(dǎo)體區(qū)域114的第二半導(dǎo)體材料120用于η型FET。
[0050]在又一個實(shí)施例中，第二半導(dǎo)體材料120包括諸如磷化銦(InP)、砷化鎵銦(InGaAs)或砷化銦(InAs)的II1-V族化合物半導(dǎo)體材料。在又一個實(shí)施例中，在第二半導(dǎo)體材料中形成η型FET的溝道區(qū)。
[0051]外延生長在半導(dǎo)體區(qū)域114中的第一半導(dǎo)體材料上選擇性地生長晶狀半導(dǎo)體材料。第二半導(dǎo)體材料120填充凹槽116。為了確保凹槽116被完全填充，第二半導(dǎo)體材料120很大限度地過生長，從而生成第二半導(dǎo)體材料超出STI部件112的多余部分。在一個實(shí)例中，第二半導(dǎo)體材料在STI部件112上方的過生長部分的厚度在約IOOnm和約IOOOnm之間的范圍內(nèi)。在另一個實(shí)例中，過生長部分的厚度為約500nm。
[0052]當(dāng)凹槽116具有特定縱橫比H/W(在本實(shí)施例中，大于1.4)時，在第二半導(dǎo)體材料120的底部處通過STI部件112的側(cè)壁捕獲穿透位錯，使得第二半導(dǎo)體材料120的頂部沒有缺陷。因此，該技術(shù)被稱為縱橫比捕獲(ART)。
[0053]參考圖4和圖7，方法200可以包括:實(shí)施拋光工藝，以去除第二半導(dǎo)體材料120在STI部件112的頂面上方的多余部分。在本實(shí)施例中，拋光工藝是應(yīng)用于第二半導(dǎo)體材料120的化學(xué)機(jī)械拋光(CMP)，以去除額外部分并且平坦化半導(dǎo)體結(jié)構(gòu)100的頂面。
[0054]參考圖5和圖7，方法200包括:操作212，使STI部件112凹進(jìn)，形成鰭式有源區(qū)(或鰭式有源區(qū))122。施加蝕刻工藝，以選擇性地蝕刻STI部件112，使得STI部件凹進(jìn)。蝕刻工藝包括濕蝕刻或其他合適蝕刻技術(shù)，以選擇性地蝕刻STI部件112。在STI包括氧化硅的一個實(shí)施例中，蝕刻工藝使用氟化氫(HF)溶液。在一個實(shí)例中，施加2%的HF溶液，以使STI部件112凹進(jìn)約2分鐘。
[0055]如上所述，穿透位錯不能到達(dá)第二半導(dǎo)體材料120的頂部。由于FinFET本質(zhì)上具有很大的高-寬縱橫比，所以這更適合于鰭式場效應(yīng)晶體管(FinFET)。
[0056]參考圖6和圖7，方法200包括:操作214，其中，實(shí)施離子注入工藝124，以將惰性(inactive)摻雜物質(zhì)引入鰭式有源區(qū)122。在本實(shí)施例中，在惰性注入之后，實(shí)施退火工藝。尤其是，惰性摻雜物質(zhì)尺寸小，以能夠使諸如穿透位錯缺陷的缺陷去活性(deactivate)。退火工藝有助于進(jìn)一步分配惰性摻雜物質(zhì)，以有效地使穿透缺陷去活性。應(yīng)該注意，惰性摻雜不同于η型或P型摻雜，并且沒有η型摻雜和P型摻雜的效果。不管是η型、P型還是中性的，惰性摻雜都不會改變第二半導(dǎo)體材料120的摻雜類型。離子注入和退火工藝被設(shè)計(jì)成具有基本分布在鰭式有源區(qū)122的底部的惰性摻雜。優(yōu)選地，在豎直方向上惰性摻雜分布曲線的摻雜濃度峰值與在鰭式有源區(qū)122中的缺陷區(qū)域一致。在一個實(shí)例中，摻雜濃度峰值充分接近第一半導(dǎo)體材料和第二半導(dǎo)體材料之間的界面。[0057]在本實(shí)施例中，惰性摻雜是氟(F)。在第二半導(dǎo)體材料是鍺的一個實(shí)施例中，利用氟能量在約20KeV和約200KeV之間并且氟劑量在約I X IO1Vcm2和I X IO1Vcm2之間的注入工藝，將氟引入鰭式有源區(qū)122。在又一個實(shí)施例中，退火工藝的退火溫度在約400°C和約700°C之間的范圍內(nèi)。因此，這樣形成的鰭式有源區(qū)122具有摻雜濃度峰值在約IXlO17/cm3和I X IO21/cm3之間并且豎直位置(自頂面)在約IOOnm和500nm之間的惰性摻雜分布曲線。
[0058]在第二半導(dǎo)體材料是硅鍺(Si5tlGe5tl)的另一個實(shí)施例中，通過氟能量在約IOKeV和約80KeV之間并且氟劑量在約I X IO1Vcm2和I X IOlfVcm2之間的注入工藝，將氟引入至鰭式有源區(qū)122。在又一個實(shí)施例中，退火工藝的退火溫度在約500°C和約900°C之間。因此，這樣形成的鰭式有源區(qū)122具有摻雜濃度峰值在約I X IO1Vcm3和I X IO2Vcm3之間并且豎直位置(自頂面)在約IOOnm和約500nm之間的惰性摻雜分布曲線。
[0059]在其他實(shí)施例中，可選地，具有小尺寸的其他惰性摻雜物質(zhì)可以用于相同目的。例如，氯(Cl)、硫(S)、或硒(Se)可以用于惰性摻雜。
[0060]如上所述，甚至通過縱橫比捕獲，穿透位錯仍然存在。在第一半導(dǎo)體材料和第二半導(dǎo)體材料之間的界面處的鰭式有源區(qū)122的底部捕獲缺陷，但是試驗(yàn)顯示，這些缺陷是電活性的并且會導(dǎo)致溝道泄漏。惰性摻雜有效地減少這些缺陷的活性。在圖8中示出了第二半導(dǎo)體材料120的鰭式有源區(qū)122的一部分的示意圖。在本實(shí)例中，第二半導(dǎo)體材料120是鍺(在圖8中為大圓點(diǎn))。鰭式有源區(qū)122是晶狀結(jié)構(gòu)并且包括示例性缺陷222。將惰性摻雜物質(zhì)氟(在圖8中為小圓點(diǎn))分配給缺陷222并且使缺陷222去活性。
[0061]方法200包括其他操作216，形成多個器件部件，諸如被配置成形成多種鰭式場效應(yīng)晶體管(FinFET)的柵疊層、源極和漏極部件。操作216還包括:形成被配置成耦合FET和其他器件的互連結(jié)構(gòu)以形成功能電路。參考圖9和10進(jìn)一步描述操作216以用于說明。圖9是在一個實(shí)施例中根據(jù)本發(fā)明的多個方面構(gòu)建的半導(dǎo)體結(jié)構(gòu)250的俯視圖。圖10是在一個實(shí)施例中根據(jù)本發(fā)明的多個方面構(gòu)建的通過虛線AA’截取的半導(dǎo)體結(jié)構(gòu)250的截面圖。在一個實(shí)施例中，半導(dǎo)體結(jié)構(gòu)250是半導(dǎo)體結(jié)構(gòu)100的一部分的實(shí)例。
[0062]在襯底110和鰭式有源區(qū)122上方形成柵極252。柵極252包括具有介電層和在柵極介電層上的柵電極層的柵疊層254。柵極介電層包括介電材料，諸如氧化硅、氧化鍺、高k介電材料層或它們的組合。在另一個實(shí)施例中，柵極介電層包括界面層(諸如，氧化硅或氧化鍺層)和在界面層上的高k介電材料層。柵電極層包括導(dǎo)電材料層，諸如摻雜的多晶娃(多晶娃)、金屬、金屬合金或它們的組合。
[0063]可以通過包括形成柵極介電層，在柵極介電層上形成柵電極層，以及圖案化柵電極層和柵極介電層的步驟來形成柵疊層254。柵疊層254的形成可以進(jìn)一步包括:用高k電介質(zhì)和金屬替換先前形成的柵疊層的柵極替換步驟。柵極替換可以包括:在隨后制造階段，替換柵極介電層和柵電極的后柵極操作或后高k介電層操作。
[0064]柵極252還可以包括通過包括沉積和各向異性蝕刻的步驟在柵疊層254的側(cè)壁上所形成的柵極間隔件256。
[0065]操作216還包括在鰭式有源區(qū)122上形成多個源極和漏極部件。源極和漏極部件形成在柵極252的兩側(cè)上，并且被配置成與柵極252形成FinFET。源極和漏極部件可以包括輕摻雜漏極(LDD)部件258和重?fù)诫s源極和漏極(HDD)部件260。通過離子注入或其他合適技術(shù)形成源極和漏極部件。在柵疊層下方的鰭式有源區(qū)122中形成溝道，并且在源極和漏極部件之間限定該溝道。在一個實(shí)例中，通過包括形成柵疊層254，形成LDD部件258，形成柵極間隔件256和形成HDD部件260的步驟來形成柵極252以及源極和漏極部件。
[0066]在一個實(shí)施例中，操作216還包括在襯底110上形成互連結(jié)構(gòu)以提供電布線并且連接多個器件，從而形成功能電路。
[0067]互連結(jié)構(gòu)包括水平導(dǎo)電部件(金屬線)和垂直導(dǎo)電部件(諸如，通孔和接觸件)。互連結(jié)構(gòu)包括被稱為鋁互連件的導(dǎo)電材料，諸如，鋁、鋁/硅/銅合金、鈦、氮化鈦、鎢、多晶硅、金屬硅化物或它們的組合?？梢酝ㄟ^包括物理汽相沉積(或?yàn)R射)、化學(xué)汽相沉積(CVD)、或它們的組合的工藝來形成鋁互連件。形成鋁互連的其他制造技術(shù)可以包括光刻處理和蝕刻，以圖案化用于垂直連接件(通孔和接觸件)和水平連接件(導(dǎo)電線)的導(dǎo)電材料?？蛇x地，可以使用銅多層互連件并且該銅多層互連件包括銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶硅、金屬硅化物或它們的組合?？梢酝ㄟ^諸如CVD、濺射、噴鍍或其他合適工藝的技術(shù)來形成銅多層互連件。在多層互連件中所使用的金屬硅化物可以包括硅化鎳、硅化鈷、硅化鎢、硅化鉭、硅化鈦、硅化鉬、硅化鉺、硅化鈀或它們的組合。
[0068]互連結(jié)構(gòu)進(jìn)一步包括隔離多種導(dǎo)電部件(金屬線、通孔和接觸件)的層間介電層(層間介電層或ILD)。ILD可以是諸如介電常數(shù)小于約3.5的低介電常數(shù)(低k)的材料。ILD可以包括二氧化硅、氮化硅、氮氧化硅、聚酰亞胺、旋涂玻璃(SOG)、摻氟硅玻璃(FSG)、摻碳氧化硅、低k介電材料，和/或其他合適材料?？梢酝ㄟ^包括旋涂、CVD、濺射、或其他合適工藝的技術(shù)來形成ILD。
[0069]在方法200的操作之前、期間和之后實(shí)現(xiàn)其他制造步驟。
[0070]因此，以上在多個實(shí)施例中描述方法200和由其所制成的半導(dǎo)體結(jié)構(gòu)。在一些實(shí)施例中，可以具有不同優(yōu)點(diǎn)。例如，減少或消除與缺陷相關(guān)的結(jié)泄漏。圖10示出鰭式有源區(qū)122中的缺陷262 (穿透位錯)。在襯底110的第一半導(dǎo)體材料和鰭式有源區(qū)122的第二半導(dǎo)體材料之間的界面處生成穿透位錯并且該穿透位錯向上延伸。然而，由于鰭式有源區(qū)的特別設(shè)計(jì)的高-寬縱橫比，通過STI部件的側(cè)壁在鰭式有源區(qū)122的底部上捕獲穿透位錯。而且，對鰭式有源區(qū)122的惰性摻雜有效地使所捕獲的穿透位錯去活性(并且如果存在，使其他缺陷去活性)。因此，明顯地減少或消除了漏極至體塊的泄漏電流(諸如，區(qū)域264中的泄漏)，由此改進(jìn)相應(yīng)器件的斷開狀態(tài)泄漏。
[0071]可以在集成不同半導(dǎo)體材料以用于增強(qiáng)性能的多種應(yīng)用中使用本發(fā)明。在一個實(shí)例中，應(yīng)用包括諸如用于η-型FinFET的硅上鍺的應(yīng)變FinFET。在另一個實(shí)例中，應(yīng)用包括在II1-V族化合物半導(dǎo)體層上形成的高速和高頻器件。在其他實(shí)例中，所公開的結(jié)構(gòu)和方法可以通過集成不同半導(dǎo)體材料結(jié)合在諸如邏輯電路、存儲器件、感測器件、射頻器件或其他器件中。
[0072]因此，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)。半導(dǎo)體結(jié)構(gòu)包括:第一半導(dǎo)體材料的半導(dǎo)體襯底；淺溝槽隔離(STI)部件，形成在半導(dǎo)體襯底中；以及第二半導(dǎo)體材料的鰭式有源區(qū)，在半導(dǎo)體襯底上外延生長。第一半導(dǎo)體材料具有第一晶格常數(shù)，而第二半導(dǎo)體材料具有不同于第一晶格常數(shù)的第二晶格常數(shù)。鰭式有源區(qū)進(jìn)一步包括氟物質(zhì)(fluorine species)。
[0073]在半導(dǎo)體結(jié)構(gòu)的一個實(shí)施例中，STI部件具有第一頂面，而鰭式有源區(qū)具有第二頂面，第二頂面與第一頂面不共面并且從STI部件中凸起，以及STI部件具有第一底面，而鰭式有源區(qū)具有與第一底面不共面的第二底面。
[0074]在另一個實(shí)施例中，第二半導(dǎo)體材料的鰭式有源區(qū)具有橫跨兩個相鄰STI部件之間的寬度W和作為從第二頂面至第二底面的豎直距離所測量的高度H，并且比率H/W大于
1.4。
[0075]在又一個實(shí)施例中，氟物質(zhì)具有從第二頂面至第二底面的濃度分布曲線，并且濃度分布曲線基本在第二底面的缺陷區(qū)域中具有濃度峰值。
[0076]在又一個實(shí)施例中，半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括:分布在鰭式有源區(qū)中的位錯缺陷，其中，穿透位錯缺陷通過氟物質(zhì)去活性。
[0077]在又一個實(shí)施例中，穿透位錯缺陷分布在鰭式有源區(qū)的下部并且從第二底面向上延伸。
[0078]在又一個實(shí)施例中，第一半導(dǎo)體材料是硅，而第二半導(dǎo)體材料包括鍺。
[0079]在又一個實(shí)施例中，第一半導(dǎo)體材料是硅，而第二半導(dǎo)體材料是選自由硅鍺(SiGe)、磷化銦(InP)、砷化鎵銦(InGaAs)、以及砷化銦(InAs)構(gòu)成的組中的化合物半導(dǎo)體材料。
[0080]在又一個實(shí)施例中，半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括:柵疊層，設(shè)置在鰭式有源區(qū)上方；源極和漏極部件，形成在鰭式有源區(qū)中并且其間夾置柵疊層；以及溝道，限定在柵疊層下面的鰭式有源區(qū)中并且介于源極和漏極部件之間，其中，柵疊層、源極和漏極部件、以及溝道被配置成形成鰭式場效應(yīng)晶體管(FinFET)。
[0081]在又一個實(shí)施例中，氟物質(zhì)具有在約I X IO1Vcm3和約I X IO2Vcm3之間的峰值濃度。
[0082]本發(fā)明還提供半導(dǎo)體結(jié)構(gòu)的另一個實(shí)施例。半導(dǎo)體結(jié)構(gòu)包括:淺溝槽隔離(STI)特征，形成在硅襯底中；在兩個相鄰STI部件之間限定半導(dǎo)體襯底的硅區(qū)域；半導(dǎo)體材料的有源區(qū)，在硅區(qū)域上外延生長并且從相鄰的STI部件中凸起。硅襯底具有第一晶格常數(shù)，而半導(dǎo)體材料具有不同于第一晶格常數(shù)的第二晶格常數(shù)。有源區(qū)進(jìn)一步包括惰性摻雜物質(zhì)。
[0083]在FET結(jié)構(gòu)的一個實(shí)施例中，惰性摻雜物質(zhì)是氟。在另一個實(shí)施例中，半導(dǎo)體材料是鍺，而惰性摻雜物質(zhì)具有小于鍺的尺寸。
[0084]在又一個實(shí)施例中，STI部件具有第一底面，而鰭式有源區(qū)具有與第一底面不共面的第二底面，第二半導(dǎo)體材料的有源區(qū)具有橫跨兩個相鄰STI部件之間的寬度W和作為從有源區(qū)的頂面至有源區(qū)的底面的豎直距離所測量的高度H，并且比率H/W大于1.4。
[0085]在又一個實(shí)施例中，有源區(qū)包括頂面和底面，惰性摻雜物質(zhì)具有從頂面至底面的摻雜濃度分布曲線，并且濃度分布曲線在充分接近底面處具有峰值。
[0086]在又一個實(shí)施例中，半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括:從有源區(qū)的底面向上延伸并且分布在有源區(qū)的下部的穿透位錯缺陷，其中，穿透位錯缺陷通過惰性摻雜物質(zhì)去活性。
[0087]在又一個實(shí)施例中，半導(dǎo)體材料是選自由鍺(Ge)、硅鍺(SiGe)、磷化銦(InP)、砷化鎵銦(InGaAs)和砷化銦(InAs)所構(gòu)成的組中的半導(dǎo)體材料。
[0088]本發(fā)明還提供一種形成鰭式場效應(yīng)晶體管(FinFET)結(jié)構(gòu)的方法的一個實(shí)施例。該方法包括:在第一半導(dǎo)體材料的半導(dǎo)體襯底中形成多個淺溝槽隔離(STI)部件，由此限定通過STI部件相互間隔開的多個半導(dǎo)體部件；使半導(dǎo)體部件凹進(jìn)；在凹進(jìn)的半導(dǎo)體部件上外延生長第二半導(dǎo)體材料，以形成第二半導(dǎo)體材料的多個鰭式有源區(qū)，其中，第二半導(dǎo)體材料具有第一半導(dǎo)體材料的晶格失配，從而在鰭式有源區(qū)中生成穿透位錯缺陷；以及對鰭式有源區(qū)實(shí)施氟注入，以使在鰭式有源區(qū)中所形成的穿透位錯缺陷去活性。
[0089]在一個實(shí)施例中，方法進(jìn)一步包括:在外延生長第二半導(dǎo)體材料之后，實(shí)施拋光工藝，以去除多余的第二半導(dǎo)體材料；以及此后，使STI部件凹進(jìn)。
[0090]在另一個實(shí)施例中，方法進(jìn)一步包括:在實(shí)施用于缺陷去活性的氟注入之后，對鰭式有源區(qū)中的氟摻雜物質(zhì)實(shí)施退火工藝。
[0091]在又一個實(shí)施例中，第一半導(dǎo)體材料是硅，外延生長第二半導(dǎo)體材料包括外延生長硅鍺，以及退火工藝的退火溫度在約500°C和約900°C之間。在又一個實(shí)施例中，執(zhí)行氟注入包括:實(shí)施劑量在約I X IO1Vcm2和約I X IOlfVcm2之間的氟注入。
[0092]以上概述了多個實(shí)施例的特征。應(yīng)該理解，本領(lǐng)域普通技術(shù)人員可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于實(shí)現(xiàn)與在此介紹的實(shí)施例相同的目的和/或?qū)崿F(xiàn)與其相同的優(yōu)點(diǎn)的其他工藝和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員還將認(rèn)識到，這樣的等同結(jié)構(gòu)沒有背離本發(fā)明的精神和范圍，并且可以在不背離本發(fā)明的精神和范圍的情況下，對本文作出多種改變、替換和更改。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu),包括: 半導(dǎo)體襯底，具有第一半導(dǎo)體材料； 淺溝槽隔離(STI)部件，形成在所述半導(dǎo)體襯底中；以及鰭式有源區(qū)，具有第二半導(dǎo)體材料且在所述半導(dǎo)體襯底上外延生長，其中所述第一半導(dǎo)體材料具有第一晶格常數(shù)，而所述第二半導(dǎo)體材料具有不同于所述第一晶格常數(shù)的第二晶格常數(shù)，并且 所述鰭式有源區(qū)進(jìn)一步包括氟物質(zhì)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中， 所述STI部件具有第一頂面，而所述鰭式有源區(qū)具有與所述第一頂面不共面并且相對于所述STI部件突出的第二頂面，以及 所述STI部件具有第一底面，而所述鰭式有源區(qū)具有與所述第一底面不共面的第二底面。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中， 所述第二半導(dǎo)體材料的所述鰭式有源區(qū)具有在兩個相鄰STI部件之間橫跨的寬度W和作為從所述第二頂面至 所述第二底面的豎直距離所測量的高度H，以及比率H/W大于1.4。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中， 所述氟物質(zhì)具有從所述第二頂面至所述第二底面的濃度分布曲線，以及 所述濃度分布曲線在基本接近所述第二底面處具有峰值。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，進(jìn)一步包括:分布在所述鰭式有源區(qū)中的穿透位錯缺陷，所述穿透位錯缺陷通過所述氟物質(zhì)去活性。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其中，所述穿透位錯缺陷分布在所述鰭式有源區(qū)的下部并且從所述第二底面向上延伸。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中， 所述第一半導(dǎo)體材料是硅，并且 所述第二半導(dǎo)體材料包括鍺。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中， 所述第一半導(dǎo)體材料是硅，并且 所述第二半導(dǎo)體材料是選自由硅鍺(SiGe)、磷化銦(InP)、砷化鎵銦(InGaAs)以及砷化銦(InAs)所組成的組中的化合物半導(dǎo)體材料。
9.一種半導(dǎo)體結(jié)構(gòu),包括: 淺溝槽隔離(STI)部件，形成在硅襯底中，在兩個相鄰STI部件之間限定所述半導(dǎo)體襯底的硅區(qū)域； 有源區(qū)，具有在所述硅區(qū)域上外延生長的半導(dǎo)體材料并且從相鄰的STI部件突出，其中 所述硅襯底具有第一晶格常數(shù)，而所述半導(dǎo)體材料具有不同于所述第一晶格常數(shù)的第二晶格常數(shù)，并且 所述有源區(qū)進(jìn)一步包括惰性摻雜物質(zhì)。
10.一種形成鰭式場效應(yīng)晶體管(FinFET)結(jié)構(gòu)的方法，所述方法包括:在第一半導(dǎo)體材料的半導(dǎo)體襯底中形成多個淺溝槽隔離(STI)部件，由此限定通過所述STI部件相互間隔開的多個半導(dǎo)體部件； 使所述半導(dǎo)體部件凹進(jìn)； 在凹進(jìn)的半導(dǎo)體部件上外延生長第二半導(dǎo)體材料，以形成所述第二半導(dǎo)體材料的多個鰭式有源區(qū)，其中，所述第二半導(dǎo)體材料相對于所述第一半導(dǎo)體材料具有晶格失配，從而在所述鰭式有源區(qū)中生成穿透位錯缺陷；以及 對所述鰭式有源區(qū)實(shí)施 氟注入，以使形成在所述鰭式有源區(qū)中的所述穿透位錯缺陷去活性。
【文檔編號】H01L29/78GK104008962SQ201310201539
【公開日】2014年8月27日 申請日期:2013年5月27日 優(yōu)先權(quán)日:2013年2月27日
【發(fā)明者】馬克·范·達(dá)爾 申請人:臺灣積體電路制造股份有限公司