公開的實施例涉及半導體集成電路(IC)，并且更具體地涉及基于可控硅整流器(SCR)的靜電放電(ESD)保護器件，其包括遠端漏極MOS器件，例如n溝道漏極擴展MOS(DENMOS)器件。

背景技術：
在帶電主體(人體或其他主體)物理接觸集成電路(IC)的時候，現(xiàn)代高密度集成電路容易受到帶電本體的ESD的損壞，這是眾所周知的。當電荷量超出穿過IC的導電路徑的能力時，發(fā)生ESD損壞。典型的ESD失效機制包括導致結短路的熱失控以及導致柵結短路的介電擊穿(例如，在金屬氧化物半導體(MOS)的背景下)。往往很難分析給定IC的ESD易感性，這是因為ESD事件的電荷-時間特性在各種ESD來源之中變化頗大。根據(jù)多個模型來表征現(xiàn)代IC的ESD保護，其中每個模型意欲模擬特定類型的ESD事件。人體模型(HBM)模擬接觸IC的帶電人體的放電，并且通過150pF的電容在大約100ns內(nèi)對IC放電來實現(xiàn)。機器模型(MM)模擬金屬物體例如IC測試和制造設備的放電，并且通常使用具有比HBM更低內(nèi)電阻的更高電容，從而導致更快的放電時間。帶電器件模型(CDM)模擬帶電IC對大地的放電，而不是對IC的放電。這些不同的放電特性和極性在IC內(nèi)不同的失效表現(xiàn)中呈現(xiàn)；實際上，這種傳導可能跟隨器件內(nèi)的不同路徑。ESD保護器件一般通過提供高容量電流傳導路徑來操作，以使得短暫但大量的ESD電荷可以被安全地引導離開不能處理ESD事件的結構。在某些情況下，ESD保護對特定的端子是固有的，例如在電源端子的情況中，其可以提供能夠引導ESD電荷的非常大的p-n結面積。另一方面，輸入和輸出(功能性)端子通常具有并行添加到功能性端子的單獨ESD保護器件。理想的ESD保護器件響應于ESD事件快速打開，其具有大電流導通能力，但是在正常IC操作期間保持關閉且呈現(xiàn)出基本無負載或泄漏?；赟CR的ESD保護器件是已知的。為了雙向保護，并行提供兩個SCR。然而，對于SCR，可能難以隔離電流流動路徑，尤其是在國際電工委員會(IEC)引弧(strike)期間。例如，在負引弧期間，可能難以防止電流流入襯底，其可能導致電流流到IC上的附近器件并因此損壞附近器件。此外，高電壓系統(tǒng)等級(IEC)的ESD保護要求將ESD保護器件的設計置于嚴格的約束中。特別地，在引弧期間必須保持適當高的擊穿電壓且同時使高電流能夠流過。某些高電壓MOS器件對ESD特別敏感。例如，人們已經(jīng)觀察到遠端漏極MOS器件例如漏極擴展MOS(DEMOS)器件提供非常差的固有ESD保護。遠端漏極MOS器件包括DEMOS器件以及包括橫向雙擴散MOS(LDMOS)器件的雙擴散MOS(DMOS)器件。這種遠端漏極MOS器件可以包括在漏極區(qū)域下面的p型掩埋層(PBL)，以便提供較高的源極對漏極擊穿電壓，同時允許由于已知的精簡表面場(“resurf”)原理導致的功率有效的開關操作。

技術實現(xiàn)要素：
公開的實施例認可常規(guī)的基于雙向可控硅整流器(SCR)的雙向靜電放電(ESD)保護器件通過將具有在合并漏極下面的p型掩埋層(PBL)的兩個遠端漏極MOS(例如DEMOS或LDMOS)器件的漏極端接合在一起來建造，以便增加在正常操作(即低電壓/非ESD)情況下會漏電的擊穿電壓(例如增加到>45V)。本發(fā)明人已經(jīng)認識到這種泄漏起因于在接收引弧的ESD保護器件的“+”端與“-”端(被接地)之間經(jīng)由從器件的源極到作為“+”端的本體的路徑的穿通現(xiàn)象，所述路徑向下穿過輕摻雜深n阱(DNWell)到PBL，橫向穿過PBL，然后向上穿過DNWell到達本體，并到達作為“-”端子的器件源極。應當注意到，穿通現(xiàn)象對于單向SCR或其“母體”n溝道DEMOS或n溝道LDMOS來說不是問題，因為在這些應用中“+”端是晶體管陣列的源極，因此具有相同的電勢。因此，這種泄漏問題對于雙向SCR例如本文公開的雙向SCR來說是獨一無二的。因此，所公開的基于雙向SCR的ESD保護器件不采用在合并漏極下面的PBL。不是消除PBL以減少泄漏并由此喪失擊穿電壓的改善，所公開的基于雙向SCR的ESD保護器件是將PBL定位在源極端的下面，這明顯教導偏離要求PBL在漏極下面以實現(xiàn)高擊穿電壓的精簡表面場原理。已經(jīng)意外地發(fā)現(xiàn)這種源極PBL布局保持高擊穿電壓，且同時降低或消除由于如上所述的“+”與“-”端子之間經(jīng)由PBL的穿通現(xiàn)象所導致的泄漏。此外，已經(jīng)意外地發(fā)現(xiàn)所公開的基于雙向SCR的ESD保護器件的PBL的源極布局提供了控制電流流動路徑的能力，并且與具有在接合漏極下面的PBL的已知基于雙向SCR的ESD保護電路相比，改善了基于雙向SCR的ESD保護電路的穩(wěn)健性。所公開的基于雙向SCR的ESD保護器件也是有利的，這是因為實施方式可以僅僅是布局的解決方案，而不需要改變可能不利地影響所公開的ESD保護IC器件實施例的IC上的其他器件的工藝參數(shù)。附圖說明現(xiàn)將參考附圖，其不必按比率繪制，其中：圖1是根據(jù)示例性實施例的示例性基于雙向SCR的ESD保護器件的橫截面視圖，其包括被顯示為漏極擴展n溝道MOS(DENMOS)器件的具有合并/公共漏極的n溝道高壓MOS器件。圖2是根據(jù)另一示例性實施例的示例性ESD保護的IC的橫截面視圖，所述ESD保護的IC包括功能線路和為功能線路上的至少一個引腳提供ESD保護的所公開基于雙向SCR的ESD保護器件。圖3示出根據(jù)示例性實施例的ESD保護的IC的高級描述，其中所公開的基于雙向SCR的ESD保護器件可以被合并到所述IC中以保護該IC的一個或更多端子。圖4是針對一個已知基于雙向SCR的ESD保護器件與另一個已知基于雙向SCR的ESD保護器件以及所公開的基于雙向SCR的ESD保護器件在400K下對比的logI+對V+數(shù)據(jù)，其中所述一個已知基于雙向SCR的ESD保護器件具有第一和第二SCR且每個SCR包括具有合并/公共漏極而沒有PBL的DENMOS器件，所述另一個已知基于雙向SCR的ESD保護器件具有第一和第二SCR且每個SCR包括具有合并/公共漏極和在合并漏極下面的PBL的DENMOS器件，所公開的基于雙向SCR的ESD保護器件具有第一和第二SCR且每個SCR包括具有合并/公共漏極和在源極下面的PBL的DENMOS器件。具體實施方式參考附圖描述了示例性實施例，其中同樣的參考數(shù)字被用于指定類似或等同的元件。動作或事件的圖示次序不應當被認為是限制性的，因為某些動作或事件可以以不同的次序出現(xiàn)和/或與其他動作或事件并行出現(xiàn)。此外，某些圖示的動作或事件對于實施根據(jù)本公開的方法來說可能是不需要的。圖1是根據(jù)示例性實施例的示例性基于雙向SCR的ESD保護器件100的橫截面視圖，該器件包括具有合并/公共漏極的第一和第二增強模式n溝道遠端漏極MOS器件，其被示為DENMOS器件130、140、150和160。應當注意到，雖然在圖1和圖2(在下面描述)中示出的DENMOS器件被顯示為具有正方形或大致正方形的特征幾何形狀，但是如本領域所知，遠端漏極MOS器件通常被設計為具有條帶狀(細長矩形)或有時候為圓形的特征幾何形狀，而不是示出的正方形特征件。所公開的實施例包括具有這些特征形狀中任意一種的遠端漏極MOS器件。ESD保護器件100包括具有頂部半導體表面106的襯底105，該頂部半導體表面106具有深n阱(DNWell)108以及形成在其中形成的DNWell108的底部的n掩埋層(NBL)109。ESD保護器件100包括在DNWell108中形成的第一SCR110和第二SCR115，所述SCR包括圖案化的PBL掩埋層，所述PBL掩埋層包括多個PBL區(qū)域120。DNWell108包括n+接觸件108a。襯底105通常是硅或硅-鍺襯底，或者更一般地是提供頂部半導體表面106的襯底。頂部半導體表面106是摻雜的p型例如p外延層或者在襯底105包括p襯底時是體襯底(bulksubstrate)的表面。第一SCR110包括第一DENMOS器件130和第二DENMOS器件140，每個DENMOS器件分別具有柵極131、141、在具有p+接觸件133a的p-本體133內(nèi)具有n+源接觸件132a的源極132以及在p-本體143內(nèi)具有n+源接觸件142a的源極142，并且共享第一合并漏極134。第二SCR115被顯示為第三DENMOS器件150和第四DENMOS器件160，每個DENMOS器件分別具有柵極151、161、在p-本體143內(nèi)的源極142以及在具有p+接觸件163a的p-本體163內(nèi)具有n+源接觸件162a的源極162，并且共享第二合并漏極154。間隔件139被顯示在柵極131、141、151和161的側壁中。硅化物層137被顯示為在相應的柵極131-161的頂部上，其一般在柵極131、141、15...