半導(dǎo)體存儲器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體存儲器件，所述半導(dǎo)體存儲器件包括：多個輔助圖案，所述多個輔助圖案形成在半導(dǎo)體襯底之上；多個柵極線圖案，所述多個柵極線圖案彼此平行地布置在所述多個輔助圖案之間的半導(dǎo)體襯底之上；以及氣隙，所述氣隙形成在所述多個柵極線圖案之間、以及所述多個柵極線圖案中的每個柵極線圖案與所述多個輔助圖案中的每個輔助圖案之間。
【專利說明】半導(dǎo)體存儲器件及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年8月8日提交的申請?zhí)枮?0-2012-0086886的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性實施例涉及一種半導(dǎo)體存儲器件及其制造方法，更具體而言，涉及一種包括氣隙的半導(dǎo)體存儲器件及其制造方法。
【背景技術(shù)】
[0004]半導(dǎo)體存儲器件包括配置成儲存數(shù)據(jù)的多個存儲器單元和配置成執(zhí)行各種操作的器件。高密度集成技術(shù)在實現(xiàn)半導(dǎo)體存儲器件的大數(shù)據(jù)容量和輕重量方面已然變得必要。具體地，由于存儲器單元在半導(dǎo)體芯片中占據(jù)大的空間，因此存儲器單元的尺寸減小已成為問題。
[0005]在半導(dǎo)體存儲器件之中，NAND快閃存儲器件包括以存儲串為單位布置的存儲器單元。包括絕緣材料的隔離層填充在這些存儲串之間，即在隔離區(qū)。隔離層起阻擋相鄰存儲串之間的電學(xué)影響(例如，相鄰存儲串之間之間的干擾)的作用。
[0006]然而，隨著半導(dǎo)體存儲器件的集成度的增加，包括絕緣材料的隔離層在阻擋存儲串之間的干擾方面存在限制，這會劣化半導(dǎo)體存儲器件的可靠性。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的示例性實施例涉及一種半導(dǎo)體存儲器件及其制造方法，在所述半導(dǎo)體存儲器件中，由于輔助圖案布置在柵極線圖案的兩個端部，因此在沉積層間絕緣層的后續(xù)工藝期間，在柵極線圖案之間形成氣隙，并且在每個柵極線圖案與每個輔助圖案之間形成氣隙。
[0008]本發(fā)明的另一個示例性實施例涉及一種半導(dǎo)體存儲器件及其制造方法，在所述半導(dǎo)體存儲器件中，由于相鄰的柵極線圖案具有彼此不同的長度，所以在沉積層間絕緣層的后續(xù)工藝期間，在柵極線圖案之間形成氣隙，并且氣隙還被形成為具有比相鄰的柵極線圖案之中的較短柵極線圖案大的長度。
[0009]根據(jù)本發(fā)明的一個示例性實施例，一種半導(dǎo)體存儲器件可以包括:多個輔助圖案，所述多個輔助圖案形成在半導(dǎo)體襯底之上；多個柵極線圖案，所述多個柵極線圖案彼此平行地布置在半導(dǎo)體襯底之上以及在所述多個輔助圖案之間；以及氣隙，所述氣隙形成在所述多個柵極線圖案之間，并且形成在所述多個柵極線圖案中的每個柵極線圖案與所述多個輔助圖案中的每個輔助圖案之間。
[0010]根據(jù)本發(fā)明的另一個示例性實施例，一種半導(dǎo)體存儲器件可以包括:多個柵極線圖案，所述多個柵極線圖案彼此平行地布置在半導(dǎo)體襯底之上；以及多個氣隙，所述多個氣隙分別形成在所述多個柵極線圖案之間，其中，所述多個柵極線圖案中的每個柵極線圖案具有與相鄰的柵極線圖案不同的長度。[0011]根據(jù)本發(fā)明的另一個示例性實施例，一種制造半導(dǎo)體存儲器件的方法可以包括以下步驟:在半導(dǎo)體襯底之上形成多個柵極線圖案；在半導(dǎo)體襯底之上形成多個輔助圖案，其中，所述多個輔助圖案與所述多個柵極線圖案的兩個端部相鄰；在包括所述多個柵極線圖案和所述多個輔助圖案的整個結(jié)構(gòu)之上形成絕緣層；以及在所述多個柵極線圖案中的每個柵極線圖案與所述多個輔助圖案中的每個輔助圖案之間形成氣隙。
【專利附圖】

【附圖說明】
[0012]圖1至圖5B是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件的截面圖和平面圖，以用于說明半導(dǎo)體存儲器件；
[0013]圖6和圖7是說明除了輔助圖案的形狀和氣隙的形狀改變之外、具有與圖1至圖5B的半導(dǎo)體存儲器件相同的配置的半導(dǎo)體器件的平面圖；
[0014]圖8至圖12B是根據(jù)本發(fā)明的另一個實施例的半導(dǎo)體存儲器件的截面圖和平面圖，以用于說明半導(dǎo)體存儲器件；
[0015]圖13和圖14是說明除了柵極線圖案的長度和氣隙的長度改變之外、具有與圖8至圖12B相同的配置的半導(dǎo)體器件的平面圖；
[0016]圖15是說明根據(jù)本發(fā)明的一個示例性實施例的存儲系統(tǒng)的配置的框圖；以及
[0017]圖16是說明根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)的配置的框圖。
【具體實施方式】
[0018]在下文中，將參照附圖詳細(xì)地描述本發(fā)明的各種實施例。提供附圖使得本領(lǐng)域的技術(shù)人員理解本公開的實施例的范圍。然而，本發(fā)明可以用不同的方式實施，而不應(yīng)解釋為限制于本文所列的實施例。確切地說，提供這些實施例使得本公開清楚且完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。
[0019]應(yīng)當(dāng)容易理解的是:本公開中的“在…上”和“在…之上”的含義應(yīng)當(dāng)采用最廣義的方式來解釋，使得“在…上”不僅意味著“直接在…上”，還意味著在具有中間特征或中間層的情況下的“在…上”的意思；“在…之上”不僅意味著直接在頂部上，還意味著在具有中間特征或中間層的情況下的在某物的頂部上。
[0020]圖1至圖5B是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件的截面圖和平面圖，以用于說明制造此半導(dǎo)體存儲器件的方法。
[0021]參見圖1，可以在限定有隔離區(qū)和有源區(qū)的半導(dǎo)體襯底100之上順序形成隧道絕緣層101和配置作為浮柵的第一導(dǎo)電層102。隧道絕緣層101可以包括氧化物層。第一導(dǎo)電層102可以包括多晶娃層。例如,第一導(dǎo)電層102可以包括注入有雜質(zhì)的摻雜的多晶娃層、或者未注入雜質(zhì)的未摻雜的多晶硅層。隨后，盡管在圖1中未示出，但是可以通過執(zhí)行一般的隔離工藝來形成隔離層。
[0022]然后，可以在第一導(dǎo)電層102之上順序?qū)盈B電介質(zhì)層103、配置作為控制柵的第二導(dǎo)電層104、金屬柵層105以及硬掩模層106。電介質(zhì)層103可以具有氧化物層、氮化物層以及氧化物層以一個在另一個的頂部上的方式順序?qū)盈B成的ONO結(jié)構(gòu)。電介質(zhì)層103可以包括以一個在另一個頂部上的方式順序?qū)盈B的氮化物層和氧化物層，或者包括由高電介質(zhì)材料形成的單層。第二導(dǎo)電層104可以包括多晶硅層，例如摻雜的多晶硅層。金屬柵層105可以包括鎢層或鈦層。硬掩模層106可以包括氧化物層和氮化物層中的任意一種，或者具有包括氧化物層和氮化物層的雙層結(jié)構(gòu)。
[0023]參見圖2A，可以執(zhí)行圖案化工藝以形成柵極線圖案107和輔助圖案108。柵極線圖案107可以布置在與隔離區(qū)交叉的方向上，輔助圖案108可以布置在柵極線圖案107的兩個端部。柵極線圖案107可以彼此平行地布置。
[0024]在圖2A中，X-X’表示與柵極線圖案107垂直的方向，即與隔離區(qū)水平的方向，而Y-Y’表示與柵極線圖案107水平的方向。參見圖2A，沿著方向Y-Y’截取柵極線圖案107與輔助圖案108相鄰的區(qū)域。
[0025]每個柵極線圖案107可以包括順序?qū)盈B在半導(dǎo)體襯底100之上的隧道絕緣層101、第一導(dǎo)電層102、電介質(zhì)層103、第二導(dǎo)電層104、金屬柵層105以及硬掩模層106。另外,布置在柵極線圖案107的兩個端部的每個輔助圖案108可以包括順序?qū)盈B在半導(dǎo)體襯底100之上的隧道絕緣層101、第一導(dǎo)電層102、電介質(zhì)層103、第二導(dǎo)電層104、金屬柵層105以及硬掩模層106。
[0026]隨后，盡管在圖2A中未示出，但是可以刻蝕暴露出的隔離區(qū)的隔離層的頂部，使得隔離層的頂部可以比隧道絕緣層101的表面水平低。以此方式，在形成氣隙的后續(xù)工藝期間，氣隙的表面水平可以比隧道絕緣層101的表面水平低。
[0027]圖2B是說明執(zhí)行以上參照圖2A描述的工藝的半導(dǎo)體存儲器件的平面圖。參見圖2B，彼此平行布置在半導(dǎo)體襯底100之上的多個柵極線圖案107可以彼此以距離d2間隔開。另外，布置在柵極線圖案107的兩個端部的輔助圖案108可以與柵極線圖案107的兩個端部以距離dl間隔開，其中距離d2可以與距離dl大體相同。
[0028]參見圖3，可以在包括柵極線圖案107和輔助圖案108的整個結(jié)構(gòu)之上形成第一絕緣層109。第一絕緣層109可以是間隔件絕緣層，所述間隔件絕緣層用于沿著柵極線圖案107之中的配置作為選擇晶體管的柵極線圖案的側(cè)壁形成間隔件。當(dāng)形成第一絕緣層109時，柵極線圖案107由于柵極線圖案107之間的空間窄，而不會被完全地填充有第一絕緣層109，由此形成氣隙Al。當(dāng)?shù)谝唤^緣層109形成在柵極線圖案107之間以及形成在每個柵極線圖案107與每個輔助圖案108之間時，可以在這些圖案的頂部形成突出部，這會導(dǎo)致氣隙Al的形成。
[0029]參見圖4，可以執(zhí)行回蝕工藝以暴露出形成在柵極線圖案107之間的氣隙Al和形成在每個柵極線圖案107與每個輔助圖案108之間的氣隙Al。結(jié)果，氣隙Al的頂部可以具有開口?？梢岳蒙鲜龅幕匚g工藝來刻蝕第一絕緣層109，使得第一絕緣層109可以保留在配置作為選擇晶體管的柵極線圖案107的側(cè)壁上。
[0030]參見圖5A，可以在包括氣隙的整個結(jié)構(gòu)之上形成第二絕緣層110。第二絕緣層110可以是層間絕緣層或者可以包括氧化物層。
[0031]當(dāng)形成第二絕緣層110時，通過暴露出氣隙Al的頂部而形成的氣隙Al的開口可以由第二絕緣層110封閉。
[0032]圖5B是說明已執(zhí)行了以上參照圖5A描述的工藝的半導(dǎo)體存儲器件的平面圖。參見圖5B，氣隙A2可以在柵極線圖案107之間以及在每個柵極線圖案107與一對輔助圖案108的每個輔助圖案108之間形成。換言之，氣隙A2可以具有比每個柵極線圖案107大的長度。另外，在柵極線圖案107之中，除了最外部的柵極線圖案之外的其余柵極線圖案全部可以被氣隙A2包圍。
[0033]圖6和圖7的每個平面圖示出除了輔助圖案的形狀和氣隙的形狀改變之外、具有與圖1至圖5B的半導(dǎo)體存儲器件相同配置的半導(dǎo)體存儲器件。
[0034]參見圖6，可以在半導(dǎo)體襯底100之上形成輔助圖案108-2。在輔助圖案108_2之中，彼此面對的任意兩個輔助圖案可以布置在每個柵極線圖案107的兩個端部。氣隙A2-2可以形成在柵極線圖案107之間以及形成在每個柵極線圖案107與每個輔助圖案108-2之間，以及形成在輔助圖案108-2之間。每個輔助圖案108-2可以具有矩形形狀。
[0035]參見圖7，可以在半導(dǎo)體襯底100之上形成輔助圖案108-3。在輔助圖案108_3之中，彼此面對的任意兩個輔助圖案可以布置在每個柵極線圖案107的兩個端部。氣隙A2-3可以形成在柵極線圖案107之間、柵極線圖案107與輔助圖案108-3之間，以及輔助圖案108-3之間。每個輔助圖案108-3可以具有三角形形狀。
[0036]如以上參照圖6和圖7所描述的，輔助圖案可以改變形狀。輔助圖案可以分別與柵極線圖案的兩個端部間隔預(yù)定的距離，使得氣隙可以具有比每個柵極線圖案大的長度。
[0037]如上所述，根據(jù)本發(fā)明的一個實施例，由于輔助圖案布置在柵極線圖案的兩個端部，因此在沉積層間絕緣層的后續(xù)工藝期間，可以在柵極線圖案之間以及在每個柵極線圖案與每個輔助圖案之間形成氣隙。換言之，氣隙可以形成在柵極線圖案之間的空間中和每個柵極線圖案與每個輔助圖案之間的空間中，使得可以避免柵極線圖案之間的電學(xué)干擾。
[0038]圖8至圖12B是根據(jù)本發(fā)明的另一個實施例的半導(dǎo)體存儲器件的截面圖和平面圖，以用于說明此半導(dǎo)體存儲器件。
[0039]參見圖8，可以在限定有隔離區(qū)和有源區(qū)的半導(dǎo)體襯底200之上形成隧道絕緣層201和配置作為浮柵的第一導(dǎo)電層202。隧道絕緣層201可以包括氧化物層。第一導(dǎo)電層202可以包括多晶娃層。例如，第一導(dǎo)電層202可以包括注入有雜質(zhì)的摻雜的多晶娃層,或未注入雜質(zhì)的未摻雜的多晶硅層。隨后，盡管在圖8中未示出，但是可以執(zhí)行一般的隔離工藝以形成隔離層。
[0040]隨后，可以在第一導(dǎo)電層202之上順序形成電介質(zhì)層203、配置作為控制柵的第二導(dǎo)電層204、金屬柵層205以及硬掩模層206。電介質(zhì)層203可以具有以一個在另一個的頂部上的方式順序?qū)盈B氧化物層、氮化物層以及氧化物層而形成的ONO結(jié)構(gòu)。電介質(zhì)層203可以包括以一個在另一個的頂部上的方式順序?qū)盈B的氮化物層和氧化物層，或者包括由高電介質(zhì)材料形成的單層。第二導(dǎo)電層204可以包括多晶硅層，例如摻雜的多晶硅層。金屬柵層205可以包括鎢層或鈦層。硬掩模層206可以包括氧化物層和氮化物層中的任何一種，或者包括氧化物層和氮化物層的雙層結(jié)構(gòu)。
[0041]參見圖9A，可以通過執(zhí)行圖案化工藝來形成柵極線圖案207。柵極線圖案207可以布置在與隔離區(qū)交叉的方向上。另外，柵極線圖案207可以彼此平行地布置。
[0042]在圖9A中，X-X’表示與柵極線圖案207垂直的方向，即與隔離區(qū)水平的方向。
[0043]每個柵極線圖案207可以包括層疊在半導(dǎo)體襯底200之上的隧道絕緣層201、第一導(dǎo)電層202、電介質(zhì)層203、第二導(dǎo)電層204、金屬柵層205以及硬掩模層206。
[0044]隨后，盡管在圖9A中未示出，但是可以刻蝕暴露出的隔離區(qū)的隔離層的頂部，使得隔離層的頂部可以比隧道絕緣層201的表面水平低。以此方式，在形成氣隙的后續(xù)工藝期間，氣隙的表面水平可以比隧道絕緣層201的表面水平低。
[0045]圖9B是說明已經(jīng)執(zhí)行了以上參照圖9A所描述的工藝的半導(dǎo)體存儲器件的平面圖。參見圖9B，彼此平行地布置在半導(dǎo)體襯底200之上的柵極線圖案207可以具有彼此不同的長度。換言之，每個柵極線圖案207可以比相鄰的柵極線圖案長或短預(yù)定的長度d3。
[0046]參見圖10，可以在包括柵極線圖案207的整個結(jié)構(gòu)之上形成第一絕緣層208。第一絕緣層208可以是間隔件絕緣層，所述間隔件絕緣層用于沿著柵極線圖案207之中的配置作為選擇晶體管的最外部的柵極線圖案的側(cè)壁形成間隔件。當(dāng)形成第一絕緣層208時，因為柵極線圖案207由于柵極線圖案207之間的間隔窄而未完全填充有第一絕緣層208，所以可以形成氣隙A3。換言之，當(dāng)在柵極線圖案207之間形成第一絕緣層208時，會由于形成在柵極線圖案207的頂部的突出部而形成氣隙A3。
[0047]參見圖11，可以執(zhí)行回蝕工藝以暴露出形成在柵極線圖案207之間的氣隙A3。結(jié)果，氣隙A3的頂部可以具有開口?？梢岳蒙鲜龌匚g工藝來刻蝕第一絕緣層208，使得第一絕緣層208可以保留在配置作為選擇晶體管的柵極線圖案207的側(cè)壁上。
[0048]參見圖12A，可以在包括具有開口的氣隙的整個結(jié)構(gòu)之上形成第二絕緣層209。第二絕緣層209可以是層間絕緣層或者可以包括氧化物層。
[0049]當(dāng)形成第二絕緣層209時，通過暴露出氣隙的頂部而形成的氣隙的開口可以由第二絕緣層209封閉。
[0050]圖12B是說明已經(jīng)執(zhí)行了以上參照圖12A描述的工藝的半導(dǎo)體存儲器件的平面圖。參照圖12B，氣隙A4可以形成在柵極線圖案207之間。每個氣隙A4可以具有比在相鄰的柵極線圖案之中較短的一個柵極線圖案大的長度。
[0051]圖13和圖14的每個平面圖示出除了柵極線圖案的長度和氣隙的長度改變之外、具有與圖8至圖12B的半導(dǎo)體存儲器件相同配置的半導(dǎo)體存儲器件。
[0052]參見圖13，在柵極線圖案207之中，奇數(shù)編號的柵極線圖案可以比偶數(shù)編號的柵極線圖案短。因此，形成在柵極線圖案207之間的氣隙A4-2可以具有比奇數(shù)編號的柵極線圖案大的長度。
[0053]如圖14中所示，柵極線圖案207可以在長度上逐步地增加到某點(diǎn)，然后在長度上緩慢地減小。因此，例如，在柵極線圖案207之中的彼此相鄰的兩個柵極線圖案中的一個可以比另一個更長。形成在兩個相鄰的柵極線圖案之間的每個氣隙A4-3可以比相鄰的柵極線圖案之中的較短的一個柵極線圖案長。
[0054]如上所述，根據(jù)本發(fā)明的另一個實施例，由于相鄰的柵極線圖案具有彼此不同的長度，形成在相鄰的柵極線圖案之間的氣隙可以具有比較短的柵極線圖案更大的長度，使得可以避免柵極線圖案之間的電學(xué)干擾。
[0055]圖15是說明根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)的配置的框圖。
[0056]如圖15所示，根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)1100可以包括非易失性存儲器件1120和存儲器控制器1110。
[0057]非易失性存儲器件1120可以具有結(jié)合圖5B、圖6、圖7、圖12B、圖13以及圖14，參照上述實施例描述的半導(dǎo)體存儲器件。另外，非易失性存儲器件1120可以是由快閃存儲器芯片構(gòu)成的多芯片封裝。
[0058]存儲器控制器1110可以被配置成控制非易失性存儲器件1120。存儲器控制器1110可以包括SRAM1111、CPU1112、主機(jī)接口 1113、ECC1114 以及存儲器接口 11150SRAM1111可以起CPUl112的工作存儲器的作用。CPUl112可以執(zhí)行用于存儲器控制器1110的數(shù)據(jù)交換的一般控制操作。主機(jī)接口 1113可以包括與存儲系統(tǒng)1100耦接的主機(jī)的數(shù)據(jù)交換協(xié)議。另外，ECC1114可以檢測并糾正從非易失性存儲器件1120中讀取的數(shù)據(jù)中所包括的錯誤。存儲器接口 1115可以是與非易失性存儲器件1120的接口。存儲器控制器1110還可以包括儲存與主機(jī)接口的碼數(shù)據(jù)的ROM。
[0059]具有上述配置的存儲系統(tǒng)1100可以是結(jié)合存儲器件1120和存儲器控制器1110的固態(tài)盤(SSD)或存儲卡。例如，當(dāng)存儲系統(tǒng)1100是SSD時，存儲器控制器1110可以經(jīng)由包括USB、MMC、PC1-E、SATA、PATA、SCS1、ESDI以及IDE的接口協(xié)議中的一種與外部(例如，主機(jī))通信。
[0060]圖16是說明根據(jù)本發(fā)明的一個實施例的計算系統(tǒng)的配置的框圖。
[0061]如圖16所示，根據(jù)本發(fā)明的一個實施例的計算系統(tǒng)1200可以包括與系統(tǒng)總線1260電連接的CPU1220、RAM1230、用戶接口 1240、調(diào)制解調(diào)器1250以及存儲系統(tǒng)1210。另夕卜，當(dāng)計算系統(tǒng)1200是移動設(shè)備時，還可以包括電池以將操作電壓施加給計算系統(tǒng)1200。計算系統(tǒng)1200還可以包括應(yīng)用芯片組、照相機(jī)圖像處理器(CIS)以及移動DRAM。
[0062]如以上結(jié)合圖15所描述的，存儲系統(tǒng)1210可以包括非易失性存儲器1212和存儲器控制器1211。
[0063]根據(jù)本發(fā)明的一個實施例，氣隙可以形成在柵極線圖案之間以及形成在每個柵極線圖案與每個輔助圖案之間，使得可以避免柵極線圖案之間的電學(xué)干擾。
[0064]另外，根據(jù)本發(fā)明的另一個實施例，相鄰的柵極線圖案可以具有彼此不同的長度，并且形成在柵極線圖案之間的氣隙可以具有比較短的柵極線圖案大的長度，使得可以避免柵極線圖案之間的電學(xué)干擾。
[0065]盡管已經(jīng)參照具體的實施例描述了本發(fā)明，但是對本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修改。
[0066]通過以上實施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。
[0067]技術(shù)方案1.一種半導(dǎo)體存儲器件，包括:多個輔助圖案，所述多個輔助圖案形成在半導(dǎo)體襯底之上；多個柵極線圖案，所述多個柵極線圖案彼此平行地布置在所述半導(dǎo)體襯底之上以及在所述多個輔助圖案之間；以及氣隙，所述氣隙形成在所述多個柵極線圖案之間以及形成在所述多個柵極線圖案中的每個柵極線圖案與所述多個輔助圖案中的每個輔助圖案之間。
[0068]技術(shù)方案2.如技術(shù)方案I所述的半導(dǎo)體存儲器件，其中，所述氣隙具有比所述多個柵極線圖案中的每個柵極線圖案大的長度。
[0069]技術(shù)方案3.如技術(shù)方案I所述的半導(dǎo)體存儲器件，其中，所述多個柵極線圖案之中的除了最外部的柵極線圖案之外的其余柵極線圖案全部被所述氣隙包圍。
[0070]技術(shù)方案4.如技術(shù)方案I所述的半導(dǎo)體存儲器件，其中，所述多個輔助圖案與所述多個柵極線圖案的兩個端部間隔預(yù)定的距離。
[0071]技術(shù)方案5.如技術(shù)方案I所述的半導(dǎo)體存儲器件，其中，所述多個輔助圖案包括分別形成在所述多個柵極線圖案的兩個端部的第一輔助圖案和第二輔助圖案。
[0072]技術(shù)方案6.如技術(shù)方案I所述的半導(dǎo)體存儲器件，其中，所述多個輔助圖案包括第一輔助圖案組和第二輔助圖案組，所述第一輔助圖案組布置在所述多個柵極線圖案的一個端部，所述第二輔助圖案組布置在所述多個柵極線圖案的另一個端部，其中，所述第一輔助圖案組包括多個第一輔助圖案，而所述第二輔助圖案組包括多個第二輔助圖案。
[0073]技術(shù)方案7.如技術(shù)方案6所述的半導(dǎo)體存儲器件，其中，所述多個第一輔助圖案和所述多個第二輔助圖案是三角形形狀或矩形形狀。
[0074]技術(shù)方案8.—種半導(dǎo)體存儲器件，包括:多個柵極線圖案，所述多個柵極線圖案彼此平行地布置在半導(dǎo)體襯底之上；以及多個氣隙，所述多個氣隙分別形成在所述多個柵極線圖案之間，其中，所述多個柵極線圖案中的每個柵極線圖案具有與相鄰的柵極線圖案不同的長度。
[0075]技術(shù)方案9.如技術(shù)方案8所述的半導(dǎo)體存儲器件，其中，所述多個氣隙中的每個氣隙具有比相鄰的柵極線圖案之中的較短的柵極線圖案更大的長度。
[0076]技術(shù)方案10.如技術(shù)方案8所述的半導(dǎo)體存儲器件，其中，所述多個柵極線圖案中的奇數(shù)編號的柵極線圖案比所述多個柵極線圖案中的偶數(shù)編號的柵極線圖案短。
[0077]技術(shù)方案11.一種制造半導(dǎo)體存儲器件的方法，所述方法包括以下步驟:在半導(dǎo)體襯底之上形成多個柵極線圖案；在所述半導(dǎo)體襯底之上形成多個輔助圖案，其中，所述多個輔助圖案與所述多個柵極線圖案的兩個端部相鄰；在包括所述多個柵極線圖案和所述多個輔助圖案的整個結(jié)構(gòu)之上形成絕緣層；以及在所述多個柵極線圖案中的每個柵極線圖案與所述多個輔助圖案中的每個輔助圖案之間形成氣隙。
[0078]技術(shù)方案12.如技術(shù)方案11所述的方法，其中，形成所述多個柵極線圖案和形成所述多個輔助圖案的步驟包括以下步驟:在所述半導(dǎo)體襯底之上形成隧道絕緣層、導(dǎo)電層以及硬掩模層；以及將所述硬掩模層、所述導(dǎo)電層以及所述隧道絕緣層圖案化，以在所述半導(dǎo)體襯底之上形成布置成彼此平行的多個柵極線圖案和所述多個輔助圖案，其中，所述多個輔助圖案與所述多個柵極線圖案的兩個端部間隔預(yù)定的距離。
[0079]技術(shù)方案13.如技術(shù)方案11所述的方法，其中，所述氣隙具有比所述多個柵極線圖案中的每個柵極線圖案大的長度。
[0080]技術(shù)方案14.如技術(shù)方案11所述的方法，其中，所述多個柵極線圖案之中的除了最外部的柵極線之外的其余柵極線圖案全部被所述氣隙包圍。
[0081]技術(shù)方案15.如技術(shù)方案11所述的方法，其中，所述多個輔助圖案與所述柵極線圖案的兩個端部間隔預(yù)定的距離。
[0082]技術(shù)方案16.如技術(shù)方案11所述的方法，其中，形成所述多個輔助圖案的步驟包括:分別形成布置在所述多個柵極線圖案的兩個端部的第一輔助圖案和第二輔助圖案。
[0083]技術(shù)方案17.如技術(shù)方案11所述的方法，其中，形成所述多個輔助圖案的步驟包括:分別形成布置在所述多個柵極線圖案的一個端部的第一輔助圖案組和布置在所述多個柵極線圖案的另一個端部的第二輔助圖案組，其中，所述第一輔助圖案組包括多個第一輔助圖案，而所述第二輔助圖案組包括多個第二輔助圖案。
[0084]技術(shù)方案18.如技術(shù)方案17所述的方法，其中，所述多個第一輔助圖案和所述多個第二輔助圖案是三角形形狀或矩形形狀。
[0085]技術(shù)方案19.如技術(shù)方案11所述的方法，還包括以下步驟:在形式所述絕緣層之后，刻蝕所述絕緣層以暴露出所述氣隙的頂部，使得所述氣隙具有開口 ；以及在所述絕緣層 之上形成層間絕緣層以覆蓋所述氣隙的所述開口。
【權(quán)利要求】
1.一種半導(dǎo)體存儲器件，包括: 多個輔助圖案，所述多個輔助圖案形成在半導(dǎo)體襯底之上； 多個柵極線圖案，所述多個柵極線圖案彼此平行地布置在所述半導(dǎo)體襯底之上以及在所述多個輔助圖案之間；以及 氣隙，所述氣隙形成在所述多個柵極線圖案之間以及形成在所述多個柵極線圖案中的每個柵極線圖案與所述多個輔助圖案中的每個輔助圖案之間。
2.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述氣隙具有比所述多個柵極線圖案中的每個柵極線圖案大的長度。
3.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述多個柵極線圖案之中的除了最外部的柵極線圖案之外的其余柵極線圖案全部被所述氣隙包圍。
4.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述多個輔助圖案與所述多個柵極線圖案的兩個端部間隔預(yù)定的距離。
5.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述多個輔助圖案包括分別形成在所述多個柵極線圖案的兩個端部的第一輔助圖案和第二輔助圖案。
6.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述多個輔助圖案包括第一輔助圖案組和第二輔助圖案組，所述第一輔助圖案組布置在所述多個柵極線圖案的一個端部，所述第二輔助圖案組布置在所述多個柵極線圖案的另一個端部， 其中，所述第一輔助圖案組包括多個第一輔助圖案，而所述第二輔助圖案組包括多個第二輔助圖案。
7.如權(quán)利要求6所述的半導(dǎo)體存儲器件，其中，所述多個第一輔助圖案和所述多個第二輔助圖案是三角形形狀或矩形形狀。
8.一種半導(dǎo)體存儲器件，包括: 多個柵極線圖案，所述多個柵極線圖案彼此平行地布置在半導(dǎo)體襯底之上；以及 多個氣隙，所述多個氣隙分別形成在所述多個柵極線圖案之間， 其中，所述多個柵極線圖案中的每個柵極線圖案具有與相鄰的柵極線圖案不同的長度。
9.如權(quán)利要求8所述的半導(dǎo)體存儲器件，其中，所述多個氣隙中的每個氣隙具有比相鄰的柵極線圖案之中的較短的柵極線圖案更大的長度。
10.如權(quán)利要求8所述的半導(dǎo)體存儲器件，其中，所述多個柵極線圖案中的奇數(shù)編號的柵極線圖案比所述多個柵極線圖案中的偶數(shù)編號的柵極線圖案短。
【文檔編號】H01L27/115GK103579253SQ201310142777
【公開日】2014年2月12日 申請日期:2013年4月23日 優(yōu)先權(quán)日:2012年8月8日
【發(fā)明者】金兌京, 權(quán)賢律 申請人:愛思開海力士有限公司