半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件及其制造方法，包括：在襯底上形成沿第一方向延伸的多個(gè)鰭片；在鰭片上形成沿第二方向延伸的假柵極堆疊結(jié)構(gòu)；在假柵極堆疊結(jié)構(gòu)沿第一方向的兩側(cè)形成柵極側(cè)墻的第一部分，同時(shí)在鰭片沿第二方向的兩側(cè)形成柵極側(cè)墻的第二部分；去除假柵極堆疊結(jié)構(gòu)，形成柵極溝槽；在柵極溝槽中形成柵極堆疊結(jié)構(gòu)。依照本發(fā)明的半導(dǎo)體器件及其制造方法，在鰭片側(cè)壁底部形成殘留側(cè)墻，能有效填充源漏接觸孔、減少或者消除填充孔隙，同時(shí)還能抑制源漏結(jié)與襯底的穿透漏電。
【專利說明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種能有效提高載流子遷 移率的三維多柵FinFET及其制造方法。
【背景技術(shù)】
[0002] 在當(dāng)前的亞20nm技術(shù)中，三維多柵器件（FinFET或Tri-gate)是主要的器件結(jié)構(gòu)， 這種結(jié)構(gòu)增強(qiáng)了柵極控制能力、抑制了漏電與短溝道效應(yīng)。
[0003] 例如，雙柵SOI結(jié)構(gòu)的M0SFET與傳統(tǒng)的單柵體Si或者SOI M0SFET相比，能夠抑 制短溝道效應(yīng)（SCE)以及漏致感應(yīng)勢壘降低（DIBL)效應(yīng)，具有更低的結(jié)電容，能夠?qū)崿F(xiàn)溝 道輕摻雜，可以通過設(shè)置金屬柵極的功函數(shù)來調(diào)節(jié)閾值電壓，能夠得到約2倍的驅(qū)動(dòng)電流， 降低了對于有效柵氧厚度（EOT)的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區(qū) 頂面以及兩個(gè)側(cè)面，柵極控制能力更強(qiáng)。進(jìn)一步地，全環(huán)繞納米線多柵器件更具有優(yōu)勢。
[0004] 現(xiàn)有的FinFET結(jié)構(gòu)以及制造方法通常包括：在體Si或者SOI襯底中刻蝕形成多 個(gè)平行的沿第一方向延伸的鰭片和溝槽；在溝槽中填充絕緣材料形成淺溝槽隔離（STI);在 鰭片頂部以及側(cè)壁沉積通常為氧化硅的較薄(例如僅1?5nm)假柵極絕緣層，在假柵極絕 緣層上沉積通常為多晶硅、非晶硅的假柵極層；刻蝕假柵極層和假柵極絕緣層，形成沿第二 方向延伸的假柵極堆疊，其中第二方向優(yōu)選地垂直于第一方向；以假柵極堆疊為掩模，對鰭 片進(jìn)行淺摻雜形成輕摻雜漏結(jié)構(gòu)（LDD)以抑制漏致感應(yīng)勢壘降低效應(yīng)；在假柵極堆疊的沿 第一方向的兩側(cè)沉積并刻蝕形成柵極側(cè)墻；在柵極側(cè)墻的沿第一方向的兩側(cè)的鰭片上外延 生長相同或者相近材料形成源漏區(qū)，優(yōu)選采用SiGe、SiC等高于Si應(yīng)力的材料以提高載流 子遷移率；在晶片上沉積層間介質(zhì)層（ILD);刻蝕去除假柵極堆疊，在ILD中留下柵極溝槽； 在柵極溝槽中沉積高k材料的柵極絕緣層以及金屬/金屬合金/金屬氮化物的柵極導(dǎo)電 層。進(jìn)一步地，刻蝕ILD形成源漏接觸孔；為了降低源漏接觸電阻，在源漏接觸孔中形成金 屬硅化物；填充金屬/金屬氮化物形成接觸塞。
[0005] 然而，由于FinFET器件自身尺寸較小(例如22nm以下)，源漏接觸孔也即Fin側(cè)壁 底部的金屬硅化物填充困難，例如保形性差、容易出現(xiàn)孔隙等，使得降低源漏接觸電阻的設(shè) 想難以實(shí)現(xiàn)。此外，由于距離襯底較近，例如金屬硅化物與鰭片襯底之間僅間隔了極薄的柵 極絕緣層，通常在幾 nm量級(jí)，容易導(dǎo)致源漏結(jié)與襯底的穿透漏電，使得器件失效。
【發(fā)明內(nèi)容】
[0006] 由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種新的FinFET結(jié)構(gòu)及其 制造方法，能有效填充源漏接觸孔、減少或者消除填充孔隙，同時(shí)還能抑制源漏結(jié)與襯底的 穿透漏電。
[0007] 為此，本發(fā)明提供了一種半導(dǎo)體器件制造方法，包括：在襯底上形成沿第一方向延 伸的多個(gè)鰭片；在鰭片上形成沿第二方向延伸的假柵極堆疊結(jié)構(gòu)；在假柵極堆疊結(jié)構(gòu)沿第 一方向的兩側(cè)形成柵極側(cè)墻的第一部分，同時(shí)在鰭片沿第二方向的兩側(cè)形成柵極側(cè)墻的第 二部分；去除假柵極堆疊結(jié)構(gòu)，形成柵極溝槽；在柵極溝槽中形成柵極堆疊結(jié)構(gòu)。
[0008] 其中，形成柵極側(cè)墻的步驟進(jìn)一步包括：在器件上形成柵極側(cè)墻材料層；控制刻 蝕參數(shù)，減小側(cè)面的過刻蝕，使得柵極側(cè)墻材料層在假柵極堆疊結(jié)構(gòu)沿第一方向的兩側(cè)留 下柵極側(cè)墻的第一部分并且同時(shí)在鰭片沿第二方向的兩側(cè)留下柵極側(cè)墻的第二部分。
[0009] 其中，形成柵極側(cè)墻的步驟之后進(jìn)一步包括：在柵極側(cè)墻沿第一方向的兩側(cè)外延 生長提升源漏區(qū)。
[0010] 其中，形成提升源漏區(qū)之后進(jìn)一步包括在提升源漏區(qū)與柵極側(cè)墻的第二部分上形 成金屬娃化物。
[0011] 其中，形成金屬硅化物的步驟進(jìn)一步包括：在器件上形成層間介質(zhì)層；在層間介 質(zhì)層中形成源漏接觸孔，暴露提升源漏區(qū)以及柵極側(cè)墻的第二部分；在源漏接觸孔中形成 金屬層，退火使得金屬層與提升源漏區(qū)反應(yīng)形成金屬硅化物。
[0012] 其中，形成提升源漏區(qū)之后進(jìn)一步包括在器件上形成接觸刻蝕停止層。
[0013] 本發(fā)明還提供了一種半導(dǎo)體器件，包括：襯底上沿第一方向延伸的多個(gè)鰭片，沿第 二方向延伸并且跨越了每個(gè)鰭片的柵極，位于鰭片上沿第一方向的柵極兩側(cè)的源漏區(qū)以及 柵極側(cè)墻，其中，柵極側(cè)墻包括位于在柵極沿第一方向的兩側(cè)的第一部分以及在鰭片沿第 二方向的兩側(cè)的第二部分。
[0014] 其中，第二部分的高度和/或厚度小于第一部分的高度和/或厚度。
[0015] 其中，源漏區(qū)為外延生長的提升源漏區(qū)。
[0016] 其中，提升源漏區(qū)和/或柵極側(cè)墻的第二部分上具有金屬硅化物。
[0017] 依照本發(fā)明的半導(dǎo)體器件及其制造方法，在鰭片側(cè)壁底部形成殘留側(cè)墻，能有效 填充源漏接觸孔、減少或者消除填充孔隙，同時(shí)還能抑制源漏結(jié)與襯底的穿透漏電。
【專利附圖】
【附圖說明】
[0018] 以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中：
[0019] 圖1至圖11為依照本發(fā)明的FinFET制造方法各步驟的剖面示意圖；
[0020] 圖12為依照本發(fā)明的FinFET器件結(jié)構(gòu)透視圖。
【具體實(shí)施方式】
[0021] 以下參照附圖并結(jié)合示意性的實(shí)施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技 術(shù)效果，公開了能有效填充源漏接觸孔、減少或者消除填充孔隙，同時(shí)還能抑制源漏結(jié)與襯 底的穿透漏電的三維多柵FinFET及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似 的結(jié)構(gòu)，本申請中所用的術(shù)語"第一"、"第二"、"上"、"下"等等可用于修飾各種器件結(jié)構(gòu)或 制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)?級(jí)關(guān)系。
[0022] 值得注意的是，以下各個(gè)附圖中上部部分為器件沿圖12中第一方向（鰭片延伸方 向，源漏延伸方向，也即Y-Y'軸線)的剖視圖，中間部分為器件沿第二方向(柵極堆疊延伸方 向，垂直于第一方向，也即X-X'軸線）的柵極堆疊中線的剖視圖，下部部分為器件沿平行于 第二方向且位于柵極堆疊之外(第一方向上具有一定距離）位置處(也即Χ1-ΧΓ軸線）獲得 的剖視圖。
[0023] 如圖1所示，在襯底1上形成沿第一方向延伸的多個(gè)鰭片結(jié)構(gòu)IF以及鰭片結(jié)構(gòu) 之間的溝槽1G，其中第一方向?yàn)槲磥砥骷系绤^(qū)延伸方向（圖12中的Y-Y'軸線)。提供襯 底1，襯底1依照器件用途需要而合理選擇，可包括單晶體硅（Si)、單晶體鍺（Ge)、應(yīng)變硅 (Strained Si)、鍺娃（SiGe)，或是化合物半導(dǎo)體材料，例如氮化鎵（GaN)、砷化鎵（GaAs)、 磷化銦（InP)、銻化銦（InSb)，以及碳基半導(dǎo)體例如石墨烯、SiC、碳納管等等。出于與CMOS 工藝兼容的考慮，襯底1優(yōu)選地為體Si。光刻/刻蝕襯底1，在襯底1中形成多個(gè)沿第一方 向平行分布的溝槽1G以及溝槽1G之間剩余的襯底1材料所構(gòu)成的鰭片1F?？涛g優(yōu)選各 向異性的刻蝕，例如等離子體干法刻蝕、反應(yīng)離子刻蝕（RIE)或者四甲基氫氧化銨（TMAH) 濕法腐蝕，使得溝槽1G的深寬比優(yōu)選地大于5:1。在鰭片1F之間的溝槽1G中通過PECVD、 HDPCVD、RT0 (快速熱氧化)、旋涂、FlowCVD等工藝沉積填充材質(zhì)例如為氧化硅、氮氧化硅、 氫氧化硅、有機(jī)物等的絕緣隔離介質(zhì)層，從而構(gòu)成了淺溝槽隔離（STI) 2。
[0024] 如圖2所示，在多個(gè)鰭片1F上形成沿第二方向延伸的假柵極堆疊3。在整個(gè)器件 上通過LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、熱氧化、化學(xué)氧化、蒸發(fā)、濺射等工 藝形成假柵極絕緣層3A和假柵極材料層3B，并優(yōu)選進(jìn)一步包括硬掩模層3C。層3A例如 是氧化硅，層3B例如是多晶硅、非晶硅、非晶碳、氮化硅等，層3C例如是氮化硅。以具有垂 直于第一方向的第二方向的矩形開口的掩模板，依次光刻/刻蝕（同樣地，刻蝕是各向異性 的，優(yōu)選等離子體干法刻蝕、RIE)硬掩模層3C、假柵極材料層3B以及假柵極絕緣層3A，在 鰭片1F頂部形成沿第二方向延伸的假柵極堆疊3。如圖2上部以及中部所示，假柵極堆疊 3 (3C/3B/3A)僅分布在沿X-X'軸線的一定寬度范圍內(nèi)，在一定距離之外的Χ1-ΧΓ軸線處 沒有分布。
[0025] 如圖3所示，在多個(gè)假柵極堆疊3的側(cè)壁形成側(cè)墻4。優(yōu)選地，形成側(cè)墻之前先以 假柵極堆疊3為掩模，對鰭片1F頂部進(jìn)行輕摻雜，包括多角度淺注入或者分子摻雜、擴(kuò)散摻 雜等，在鰭片1F頂部形成了輕摻雜源漏區(qū)（LDD結(jié)構(gòu))1LS和1LD。隨后，在整個(gè)器件上通過 LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等工藝形成側(cè)墻材料層4,其材 質(zhì)例如氮化娃、氮氧化娃、氧化娃、含碳氧化娃、非晶碳、低k材料、類金剛石無定形碳（DLC) 等及其組合。在本發(fā)明一個(gè)實(shí)施例中，優(yōu)選氮化硅。隨后，采用各向同性或者側(cè)面刻蝕較小 的各向異性(側(cè)壁與底部刻蝕速率比例如大于等于1:3)的刻蝕工藝，例如調(diào)整碳氟基氣體 碳氟比的RIE使得對于側(cè)壁以及底部的過刻蝕（ 〇ver-etch，0E)較小，在假柵極堆疊3的沿 第一方向的側(cè)壁以及沿第二方向的(例如軸線Χ1-ΧΓ所示）的側(cè)壁留下側(cè)墻4。其中，如圖 3上部以及下部所示，在Y-Y'所示的第一方向上側(cè)墻(第一部分）高度和/或厚度較大，而 沿Χ1-ΧΓ所示的第二方向上側(cè)墻(第二部分）高度和/或厚度較小。具體地，沿Χ1-ΧΓ所 示的第二方向上側(cè)墻4在鰭片1F底部和側(cè)壁的下方具有較低的第二部分。
[0026] 如圖4所示，在鰭片1F上被假柵極堆疊3覆蓋部分之外的區(qū)域上外延生長提升 源漏1HS和1HD。例如通過PECVD、MOCVD、MBE、ALD、熱分解、蒸發(fā)、濺射等工藝，在鰭片1F 頂部輕摻雜區(qū)1LS和1LD上方外延生長提升漏區(qū)1HD和提升源區(qū)1HS。其中，提升源漏區(qū) 1HS/1HD材質(zhì)可以與襯底1、鰭片1F相同，例如均為Si，也可以材質(zhì)不同，例如具有更高應(yīng)力 的SiGe、Si : C、Si :H、SiSn、GeSn、SiGe: C等及其組合。優(yōu)選地，在外延生長提升源漏的同時(shí) 進(jìn)行原位摻雜或者外延之后進(jìn)行離子注入而重?fù)诫s，使得提升源漏1HD/1HS具有高于輕摻 雜源漏1LD/1LS的雜質(zhì)濃度。隨后，退火以激活摻雜的雜質(zhì)。
[0027] 如圖5所示，在整個(gè)器件上形成層間介質(zhì)層（ILD) 5。優(yōu)選地，先在器件上通過 PECVD、HDPCVD、濺射等工藝形成氮化硅的接觸刻蝕停止層5A (可以省略)。隨后，通過旋涂、 噴涂、絲網(wǎng)印刷、CVD、PVD等工藝形成氧化硅、低k材料的ILD5B，其中低k材料包括但不限 于有機(jī)低k材料(例如含芳基或者多元環(huán)的有機(jī)聚合物)、無機(jī)低k材料(例如無定形碳氮薄 膜、多晶硼氮薄膜、氟硅玻璃、856456』?56)、多孔低1^材料(例如二硅三氧烷（55〇)基多孔 低k材料、多孔二氧化硅、多孔Si0CH、摻C二氧化硅、摻F多孔無定形碳、多孔金剛石、多孔 有機(jī)聚合物)。隨后，采用CMP、回刻等工藝平坦化ILD5B以及硬掩模層3C直至暴露假柵極 堆疊3的假柵極材料層3B。
[0028] 如圖6所示，去除假柵極堆疊3,在ILD5B中留下柵極溝槽3G?？梢圆捎脻穹ǜg， 例如熱磷酸針對氮化硅，TMAH針對多晶硅、非晶硅，強(qiáng)酸(硫酸、硝酸）以及強(qiáng)氧化劑(臭氧、 雙氧水）組合針對非晶碳、DLC，HF基腐蝕液(稀釋HF或者ΒΟΕ，Β0Ε為緩釋刻蝕劑，NH4F與 HF混合溶液）針對氧化硅，由此去除假柵極材料層3B以及假柵極絕緣層3A，直至暴露鰭片 1F頂部。此外，也可以采用各向異性的干法刻蝕(僅沿第二方向的X-X'軸線)，調(diào)節(jié)碳氟基氣 體的配比，使得底部刻蝕速率大于側(cè)壁刻蝕速率(刻蝕比例如大于5:1并優(yōu)選10?15:1)， 由此刻蝕形成垂直側(cè)壁形貌的柵極溝槽3G。
[0029] 如圖7所示，在柵極溝槽3G中形成柵極堆疊6。采用PECVD、HDPCVD、MOCVD、MBE、 ALD、蒸發(fā)、濺射等工藝，在柵極溝槽3G中形成了柵極堆疊6。柵極堆疊6至少包括高k材料 的柵極絕緣層6A以及金屬基材料的柵極導(dǎo)電層6B。高k材料包括但不限于包括選自Hf0 2、 HfSiOx、HfSiON、HfA10x、HfTaOx、HfLaO x、HfAlSiOx、HfLaSiOx 的鉿基材料(其中，各材料依照 多元金屬組分配比以及化學(xué)價(jià)不同，氧原子含量X可合理調(diào)整，例如可為1?6且不限于整 數(shù))，或是包括選自Zr0 2、La203、LaA103、Ti02、Y 203的稀土基高K介質(zhì)材料，或是包括A1203, 以其上述材料的復(fù)合層。柵極導(dǎo)電層6B則可為多晶硅、多晶鍺硅、或金屬，其中金屬可包括 Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La 等金屬單質(zhì)、或這些 金屬的合金以及這些金屬的氮化物，柵極導(dǎo)電層6B中還可摻雜有C、F、N、0、B、P、As等元素 以調(diào)節(jié)功函數(shù)。柵極導(dǎo)電層6B與柵極絕緣層6A之間還優(yōu)選通過PVD、CVD、ALD等常規(guī)方 法形成氮化物的阻擋層(未示出），阻擋層材質(zhì)為M xNy、MxSiyNz、M xAlyNz、MaAlxSi yNz，其中Μ為 Ta、Ti、Hf、Zr、Mo、W 或其它元素。
[0030] 如圖8所示，采用PECVD、蒸發(fā)、濺射等工藝形成氮化硅的蓋層7,并采用CMP、回刻 等方法平坦化柵極堆疊6以及蓋層7,直至暴露ILD5B。
[0031] 如圖9所示，在器件上形成第二ILD8,并刻蝕第二ILD8形成暴露提升源漏 1HD/1HS的源漏接觸孔8G。采用類似于ILD5B的方法和材料形成第二ILD8。采用各向異性 刻蝕方法刻蝕ILD8 (并且同時(shí)去除了該部分所遮蔽的ILD5以及CESL層5A)形成暴露了提 升源漏的接觸孔8G，其中，側(cè)墻4沿第二方向的第二部分也同時(shí)暴露在接觸孔8G中。
[0032] 如圖10所示，在源漏區(qū)（也即提升源漏1HD/1HS)上形成金屬硅化物9。在接觸孔 8G中蒸發(fā)、濺射、MOCVD、MBE、ALD形成金屬層(未示出），其材質(zhì)例如Ni、Pt、Co、Ti、W等金 屬以及金屬合金。在750?1000攝氏度下退火10s?lOmin，使得金屬或金屬合金與源漏 區(qū)中所含的Si元素反應(yīng)形成金屬硅化物9,以降低接觸電阻。值得注意的是，在此過程中， 由于側(cè)墻4在第二方向上具有的第二部分阻擋，使得金屬硅化物9與源漏區(qū)特別是提升源 漏具有良好的保形性，使得易于沉積。此外，由于側(cè)墻4間隔了金屬硅化物9與鰭片1F中 的襯底，因此也抑制了源漏結(jié)與襯底之間的漏電。
[0033] 如圖11所示，在接觸孔8G中形成接觸塞10。通過PECVD、M0CVD、蒸發(fā)、濺射等工 藝，在接觸孔8G中形成金屬、金屬合金、及其金屬氮化物，其中金屬可以包括W、Al、Ti、Au、 Ag、Mo、Cu及其組合。平坦化各層金屬直至暴露ILD8,形成了接觸塞10。
[0034] 最終形成的器件結(jié)構(gòu)透視圖如圖12所示，剖視圖如圖11所示，器件包括：襯底上 沿第一方向延伸的多個(gè)鰭片，沿第二方向延伸（與第一方向相交并且優(yōu)選地垂直）并且跨越 了每個(gè)鰭片的柵極，位于柵極沿第一方向的兩側(cè)的鰭片上的源漏區(qū)以及柵極側(cè)墻的第一部 分，其中，柵極側(cè)墻在鰭片的沿第二方向的兩側(cè)具有第二部分。第二部分高度和/或厚度小 于第一部分。源漏區(qū)為在鰭片上外延生長的提升源漏，提升源漏上形成具有金屬硅化物，金 屬硅化物與鰭片之間夾設(shè)有柵極側(cè)墻的第二部分以抑制泄漏電流。
[0035] 依照本發(fā)明的半導(dǎo)體器件及其制造方法，在鰭片側(cè)壁底部形成殘留側(cè)墻，能有效 填充源漏接觸孔、減少或者消除填充孔隙，同時(shí)還能抑制源漏結(jié)與襯底的穿透漏電。
[0036] 盡管已參照一個(gè)或多個(gè)示例性實(shí)施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需 脫離本發(fā)明范圍而對器件結(jié)構(gòu)做出各種合適的改變和等價(jià)方式。此外，由所公開的教導(dǎo)可 做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在 于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開的特定實(shí)施例，而所公開的器件結(jié)構(gòu) 及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
【權(quán)利要求】
1. 一種半導(dǎo)體器件制造方法，包括： 在襯底上形成沿第一方向延伸的多個(gè)鰭片； 在鰭片上形成沿第二方向延伸的假柵極堆疊結(jié)構(gòu)； 在假柵極堆疊結(jié)構(gòu)沿第一方向的兩側(cè)形成柵極側(cè)墻的第一部分，同時(shí)在鰭片沿第二方 向的兩側(cè)形成柵極側(cè)墻的第二部分； 去除假柵極堆疊結(jié)構(gòu)，形成柵極溝槽； 在柵極溝槽中形成柵極堆疊結(jié)構(gòu)。
2. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，形成柵極側(cè)墻的步驟進(jìn)一步包括： 在器件上形成柵極側(cè)墻材料層； 控制刻蝕參數(shù)，減小側(cè)面的過刻蝕，使得柵極側(cè)墻材料層在假柵極堆疊結(jié)構(gòu)沿第一方 向的兩側(cè)留下柵極側(cè)墻的第一部分并且同時(shí)在鰭片沿第二方向的兩側(cè)留下柵極側(cè)墻的第 二部分。
3. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，形成柵極側(cè)墻的步驟之后進(jìn)一步包括： 在柵極側(cè)墻沿第一方向的兩側(cè)外延生長提升源漏區(qū)。
4. 如權(quán)利要求3的半導(dǎo)體器件制造方法，其中，形成提升源漏區(qū)之后進(jìn)一步包括在提 升源漏區(qū)與柵極側(cè)墻的第二部分上形成金屬硅化物。
5. 如權(quán)利要求4的半導(dǎo)體器件制造方法，其中，形成金屬硅化物的步驟進(jìn)一步包括： 在器件上形成層間介質(zhì)層； 在層間介質(zhì)層中形成源漏接觸孔，暴露提升源漏區(qū)以及柵極側(cè)墻的第二部分； 在源漏接觸孔中形成金屬層，退火使得金屬層與提升源漏區(qū)反應(yīng)形成金屬硅化物。
6. 如權(quán)利要求3的半導(dǎo)體器件制造方法，其中，形成提升源漏區(qū)之后進(jìn)一步包括在器 件上形成接觸刻蝕停止層。
7. -種半導(dǎo)體器件，包括：襯底上沿第一方向延伸的多個(gè)鰭片，沿第二方向延伸并且 跨越了每個(gè)鰭片的柵極，位于鰭片上沿第一方向的柵極兩側(cè)的源漏區(qū)以及柵極側(cè)墻，其中， 柵極側(cè)墻包括位于在柵極沿第一方向的兩側(cè)的第一部分以及在鰭片沿第二方向的兩側(cè)的 第二部分。
8. 如權(quán)利要求7的半導(dǎo)體器件，其中，第二部分的高度和/或厚度小于第一部分的高度 和/或厚度。
9. 如權(quán)利要求7的半導(dǎo)體器件，其中，源漏區(qū)為外延生長的提升源漏區(qū)。
10. 如權(quán)利要求7或9的半導(dǎo)體器件，其中，提升源漏區(qū)和/或柵極側(cè)墻的第二部分上 具有金屬硅化物。
【文檔編號(hào)】H01L21/336GK104112668SQ201310142184
【公開日】2014年10月22日 申請日期:2013年4月22日 優(yōu)先權(quán)日:2013年4月22日
【發(fā)明者】殷華湘, 趙志國, 朱慧瓏 申請人:中國科學(xué)院微電子研究所