半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件制造方法，包括：在襯底上形成沿第一方向延伸的多個鰭片和溝槽；在溝槽中形成淺溝槽隔離，淺溝槽隔離至少包括一個摻雜的隔離層；退火，使得摻雜的隔離層中雜質(zhì)擴散進(jìn)入相鄰襯底溝道形成穿通阻擋層。依照本發(fā)明的半導(dǎo)體器件及其制造方法，在鰭片側(cè)面的溝槽中形成多個摻雜層與隔離層的層疊，退火擴散形成了均勻、陡峭的穿通阻擋層，有效抑制了寄生溝道效應(yīng)和溝道穿通效應(yīng)并且簡化了工藝，從而提高了器件可靠性。
【專利說明】
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種能有效抑制寄生溝道 效應(yīng)的三維多柵FinFET及其制造方法。 半導(dǎo)體器件及其制造方法

【背景技術(shù)】
[0002] 在當(dāng)前的亞20nm技術(shù)中，三維多柵器件（FinFET或Tri-gate)是主要的器件結(jié)構(gòu)， 這種結(jié)構(gòu)增強了柵極控制能力、抑制了漏電與短溝道效應(yīng)。
[0003] 例如，雙柵SOI結(jié)構(gòu)的M0SFET與傳統(tǒng)的單柵體Si或者SOI M0SFET相比，能夠抑 制短溝道效應(yīng)（SCE)以及漏致感應(yīng)勢壘降低（DIBL)效應(yīng)，具有更低的結(jié)電容，能夠?qū)崿F(xiàn)溝 道輕摻雜，可以通過設(shè)置金屬柵極的功函數(shù)來調(diào)節(jié)閾值電壓，能夠得到約2倍的驅(qū)動電流， 降低了對于有效柵氧厚度（EOT)的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區(qū) 頂面以及兩個側(cè)面，柵極控制能力更強。進(jìn)一步地，全環(huán)繞納米線多柵器件更具有優(yōu)勢。
[0004] 現(xiàn)有的FinFET結(jié)構(gòu)以及制造方法通常包括：在體Si或者SOI襯底中刻蝕形成多 個平行的沿第一方向延伸的鰭片和溝槽；在溝槽中填充絕緣材料形成淺溝槽隔離（STI);在 鰭片頂部以及側(cè)壁沉積通常為氧化硅的較薄(例如僅1?5nm)假柵極絕緣層，在假柵極絕 緣層上沉積通常為多晶硅、非晶硅的假柵極層；刻蝕假柵極層和假柵極絕緣層，形成沿第二 方向延伸的假柵極堆疊，其中第二方向優(yōu)選地垂直于第一方向；以假柵極堆疊為掩模，對鰭 片進(jìn)行淺摻雜形成輕摻雜漏結(jié)構(gòu)（LDD)以抑制漏致感應(yīng)勢壘降低效應(yīng)；在假柵極堆疊的沿 第一方向的兩側(cè)沉積并刻蝕形成柵極側(cè)墻；在柵極側(cè)墻的沿第一方向的兩側(cè)的鰭片上外延 生長相同或者相近材料形成源漏區(qū)，優(yōu)選采用SiGe、SiC等高于Si應(yīng)力的材料以提高載流 子遷移率；在晶片上沉積層間介質(zhì)層（ILD);刻蝕去除假柵極堆疊，在ILD中留下柵極溝槽； 在柵極溝槽中沉積高k材料的柵極絕緣層以及金屬/金屬合金/金屬氮化物的柵極導(dǎo)電 層。進(jìn)一步地，刻蝕ILD形成源漏接觸孔；為了降低源漏接觸電阻，在源漏接觸孔中形成金 屬硅化物；填充金屬/金屬氮化物形成接觸塞。
[0005] 然而，隨著FinFET技術(shù)節(jié)點持續(xù)縮減(例如22nm以下)，鰭片溝道上部由多柵控 制，較容易控制短溝道效應(yīng)包括溝道穿通效應(yīng)，在鰭片溝道下部由于受到STI的隔離，遠(yuǎn)離 柵的控制，容易在STI下方以及鰭片內(nèi)部出現(xiàn)溝道穿通效應(yīng)，導(dǎo)致寄生溝道，引起器件失 效。為此，現(xiàn)有的一種解決方案是在鰭片中特別是鰭片與襯底界面處通過注入與襯底相同 的雜質(zhì)離子并退火形成阻擋層（PTSL)，從而利用高摻雜襯底層來阻擋溝道之間的穿通泄漏 和寄生效應(yīng)。然而，這種工藝需要額外的注入步驟并且難以有效控制阻擋層的位置和厚度， 以及摻雜的阻擋層的摻雜濃度等性質(zhì)，使得難以有效控制阻擋層的效果。


【發(fā)明內(nèi)容】

[0006] 由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種新的FinFET結(jié)構(gòu)及其 制造方法，能通過簡化工藝實現(xiàn)對于寄生溝道效應(yīng)的有效抑制。
[0007] 為此，本發(fā)明提供了一種半導(dǎo)體器件制造方法，包括：在襯底上形成沿第一方向延 伸的多個鰭片和溝槽；在溝槽中形成淺溝槽隔離，淺溝槽隔離至少包括一個摻雜的隔離層； 退火，使得摻雜的隔離層中雜質(zhì)擴散進(jìn)入相鄰襯底溝道形成穿通阻擋層。
[0008] 本發(fā)明還提供了另一種半導(dǎo)體器件制造方法，包括：在襯底上形成沿第一方向延 伸的多個鰭片和溝槽；在溝槽中形成淺溝槽隔離，淺溝槽隔離至少包括多個未摻雜的第一 隔離層以及摻雜的第二隔離層；退火，使得摻雜的第二隔離層中雜質(zhì)擴散形成穿通阻擋層。
[0009] 其中，形成淺溝槽隔離的步驟進(jìn)一步包括：在溝槽中填充多個未摻雜的第一隔離 層與摻雜的第二隔離層構(gòu)成的隔離層堆疊，覆蓋鰭片側(cè)壁以及頂部；刻蝕隔離層堆疊以暴 露一部分鰭片側(cè)壁。
[0010] 其中，摻雜的隔離層包括856、？56、8?56、摻雜氧化硅、摻雜的506、摻雜氮化硅、摻 雜非晶硅、摻雜多晶硅、摻雜非晶碳、摻雜low-k、摻雜聚合物及其組合。
[0011] 其中，摻雜的隔離層中的雜質(zhì)包括(：、？、隊0、8、？38、66、6&、111、513、51及其組合。
[0012] 其中，雜質(zhì)向埋設(shè)在淺溝槽隔離中的鰭片側(cè)向擴散形成位于鰭片底部的溝道穿通 阻擋層，和/或雜質(zhì)向鰭片與襯底界面處向下擴散形成位于襯底頂部的淺溝槽隔離穿通阻 擋層。
[0013] 其中，淺溝槽隔離或者未摻雜的隔離層包括氧化硅、氮氧化硅、氫氧化硅、氮化硅、 含碳氧化硅、low-k、有機物及其組合。
[0014] 其中，形成淺溝槽隔離之后進(jìn)一步包括：在鰭片上形成沿第二方向延伸的假柵極 堆疊；在假柵極堆疊的沿第一方向的側(cè)面形成柵極側(cè)墻和源漏區(qū)；在器件上形成層間介質(zhì) 層；去除假柵極堆疊，在層間介質(zhì)層中留下柵極溝槽；在柵極溝槽中形成柵極堆疊；刻蝕層 間介質(zhì)層形成暴露源漏區(qū)的接觸孔；在接觸孔中形成金屬硅化物和接觸塞。
[0015] 本發(fā)明提供了一種半導(dǎo)體器件，包括：多個鰭片，位于襯底上且沿第一方向延伸； 淺溝槽隔離，位于多個鰭片之間，至少包括一層摻雜的隔離層；穿通阻擋層，位于鰭片底部 和/或襯底頂部。
[0016] 本發(fā)明提供了另一種半導(dǎo)體器件，包括：多個鰭片，位于襯底上且沿第一方向延 伸；淺溝槽隔離，位于多個鰭片之間，包括多個未摻雜的第一隔離層以及摻雜的第二隔離 層；穿通阻擋層，位于鰭片底部和/或襯底頂部。
[0017] 其中，穿通阻擋層為摻雜半導(dǎo)體或者絕緣介質(zhì)。
[0018] 其中，穿通阻擋層中進(jìn)一步包含選自C、F、N、0、B、P、As、Ge、Ga、In、Sb、Si及其組 合的雜質(zhì)。
[0019] 依照本發(fā)明的半導(dǎo)體器件及其制造方法，在鰭片側(cè)面的溝槽中形成多個摻雜層與 隔離層的層疊，退火擴散形成了均勻、陡峭的穿通阻擋層，有效抑制了寄生溝道和溝道穿通 效應(yīng)并且簡化了工藝，從而提高了器件可靠性。

【專利附圖】

【附圖說明】
[0020] 以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中：
[0021] 圖1至圖11為依照本發(fā)明的FinFET制造方法各步驟的剖面示意圖；
[0022] 圖12為依照本發(fā)明的FinFET器件結(jié)構(gòu)透視圖。

【具體實施方式】
[0023] 以下參照附圖并結(jié)合示意性的實施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技 術(shù)效果，公開了能有效抑制寄生溝道效應(yīng)的三維多柵FinFET及其制造方法。需要指出的 是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語"第一"、"第二"、"上"、"下"等等 可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或 制造工序的空間、次序或?qū)蛹夑P(guān)系。
[0024] 值得注意的是，以下各個附圖中上部部分為器件沿圖12中第一方向（鰭片延伸方 向，源漏延伸方向，也即Y-Y'軸線)的剖視圖，中間部分為器件沿第二方向(柵極堆疊延伸方 向，垂直于第一方向，也即X-X'軸線）的柵極堆疊中線的剖視圖，下部部分為器件沿平行于 第二方向且位于柵極堆疊之外(第一方向上具有一定距離）位置處(也即Χ1-ΧΓ軸線）獲得 的剖視圖。
[0025] 如圖1所示，在襯底1上形成沿第一方向延伸的多個鰭片結(jié)構(gòu)1F以及鰭片結(jié)構(gòu) 之間的溝槽1G，其中第一方向為未來器件溝道區(qū)延伸方向（圖12中的Y-Y'軸線)。提供襯 底1，襯底1依照器件用途需要而合理選擇，可包括單晶體硅（Si)、單晶體鍺（Ge)、應(yīng)變硅 (Strained Si)、鍺娃（SiGe)，或是化合物半導(dǎo)體材料，例如氮化鎵（GaN)、砷化鎵（GaAs)、 磷化銦（InP)、銻化銦（InSb)，以及碳基半導(dǎo)體例如石墨烯、SiC、碳納管等等。出于與CMOS 工藝兼容的考慮，襯底1優(yōu)選地為體Si。優(yōu)選地，在襯底1上通過LPCVD、PECVD等工藝沉 積形成硬掩模2,材質(zhì)例如為氧化娃、氮化娃、氮氧化娃及其組合。以硬掩模2為掩模，光刻 /刻蝕襯底1，在襯底1中形成多個沿第一方向平行分布的溝槽1G以及溝槽1G之間剩余的 襯底1材料所構(gòu)成的鰭片1F。刻蝕優(yōu)選各向異性的刻蝕，例如等離子體干法刻蝕、反應(yīng)離子 刻蝕（RIE)或者四甲基氫氧化銨（TMAH)濕法腐蝕，使得溝槽1G的深寬比優(yōu)選地大于5:1。
[0026] 如圖2所示，在鰭片1F之間的溝槽1G中通過PECVD、HDPCVD、RTO (快速熱氧化)、 旋涂、FlowCVD等工藝沉積填充隔離層3。優(yōu)選地，隔離層3至少包括未摻雜的第一隔離層 3A以及摻雜的第二隔離層3B。第一隔離層3A材質(zhì)例如為氧化硅、氮氧化硅、氫氧化硅、氮 化硅、含碳氧化硅、l〇w-k、有機物及其組合。第二摻雜層3B例如包括BSG、PSG、BPSG、摻雜 氧化硅、摻雜的S0G、摻雜氮化硅、摻雜非晶硅、摻雜多晶硅、摻雜非晶碳、摻雜low-k、摻雜 聚合物及其組合。其中，可以進(jìn)一步向摻雜層3B中施加的摻雜元素可以包括C、F、N、0、B、 P、As、Ge、Ga、In、Sb、Si等及其組合，以使其具有n+或者p+導(dǎo)電類型、或者含有較多氧或氮 以形成絕緣介質(zhì)。摻雜可以是在沉積時加入額外原料的原位摻雜，也可以在沉積之后離子 注入摻雜。值得注意的是，在此處并不立即執(zhí)行激活雜質(zhì)的退火，以避免對于鰭片1F未來 溝道區(qū)、源漏區(qū)的干擾。而在上述摻雜過程中，由于硬掩模層2的保護(hù)，鰭片1F也免受摻雜 劑的干擾。如圖2所示，隔離層3優(yōu)選為層3A/層3B/層3A的三層堆疊結(jié)構(gòu)，但是也可以 依照鰭片隔離絕緣性能需要包含更多疊層結(jié)構(gòu)。例如，在本發(fā)明的其他實施例中，隔離層堆 疊結(jié)構(gòu)至少包括一個摻雜的隔離層3B，以及其他多個（1個、2個或者更多)未摻雜的隔離層 3A (材質(zhì)可以不同），或者包括多個摻雜隔離層3B與多個未摻雜隔離層3A (多個指的是多 于1個，層3A、層3B的基底材質(zhì)可以相同或者不同，材質(zhì)相同時區(qū)別僅在于摻雜)。優(yōu)選地， 在本發(fā)明另一優(yōu)選實施例中，多個摻雜層3B與多個未摻雜層3A交疊布置，使得摻雜濃度在 器件厚度方向上呈現(xiàn)預(yù)定的變化，例如底部高于頂部、底部低于頂部、中部最高、中部最低、 或者其他任意變化，只要隔離層3中有摻雜即可，摻雜濃度、深度均可以依照鰭片溝道區(qū)絕 緣隔離需要而調(diào)節(jié)。層3A與層3B厚度的選擇依據(jù)未來穿通阻擋層位置需要而設(shè)定，通過 控制摻雜的層3B的位置(增大最下的層3A厚度則使得穿通阻擋層向上移動，減小最下的層 3A厚度則使得穿通阻擋層相應(yīng)向下移動)。
[0027] 如圖3所示，進(jìn)一步執(zhí)行CMP、回刻等平坦化工藝，對隔離層3A/3B平坦化直至暴露 硬掩模層2。
[0028] 如圖4所示，選擇性刻蝕隔離層3A/3B/3A，再次形成溝槽1G，暴露出鰭片1F -部 分?？梢圆捎霉饪棠z圖形或者其他硬掩模圖形，選擇各向異性的刻蝕方法，例如等離子體干 法刻蝕、RIE，刻蝕隔離層3A/3B/3A，使得剩余的隔離層3A/3B/3A構(gòu)成了淺溝槽隔離（STI) 3。優(yōu)選地，溝槽1G的深度(也即STI頂部距離鰭片1F頂部的距離)為鰭片1高度(鰭片1F 頂部至襯底1頂部之間距離）的1/3?2/3。此時，鰭片1F下部部分埋設(shè)在STI3中。
[0029] 如圖5所示，執(zhí)行退火，使得摻雜層3B中的摻雜劑側(cè)面擴散進(jìn)入鰭片1F的被STI3 掩埋的下部部分，并且同時摻雜劑也向下擴散進(jìn)入鰭片1F與襯底1的頂部之間的界面的 下方，分別形成了具有高摻雜濃度和陡峭垂直形貌的側(cè)面摻雜擴散區(qū)ldl和下方摻雜擴散 區(qū)ld2。退火溫度例如500?1200攝氏度并優(yōu)選750?900攝氏度，退火時間例如lms? lOmin并優(yōu)選10ms?5min。至此，經(jīng)過擴散在鰭片1F位于STI3頂部下方的部分中形成了 摻雜擴散區(qū)ldl以用作溝道穿通阻擋層（PTSL)，并且同時在鰭片1F與襯底1頂部（STI3底 部）界面處的下方形成了 STI穿通阻擋層ld2。阻擋層ldl和/或ld2的組分依照襯底1/ 鰭片1F自身材料以及摻雜擴散的雜質(zhì)來確定，例如為n+Si、p+Si的高摻雜半導(dǎo)體(含有上 述雜質(zhì))以利用pn結(jié)來阻斷溝道寄生或者泄漏，或者為摻雜氧化硅、摻雜氮化硅的絕緣介質(zhì) (〇、N等元素擴散至Si中并且加熱反應(yīng)生成，并且同樣可以具有上述雜質(zhì)）以完全電隔離絕 緣。如圖5所示，層ldl下方邊界可以位于鰭片1F底部(與STI3底部的層3A的底部齊平） 的上方，層ld2上方邊界則位于該鰭片1F底部的下方。然而，在本發(fā)明其他實施例中，可以 增加摻雜劑量、深度或者提升退火擴散溫度，使得層ldl向上發(fā)展(例如延伸至STI3頂部的 層3A的頂部附近或與之齊平)、向下發(fā)展(例如延伸至STI3底部的層3A的底部)、或者使得 層ld2向上發(fā)展(例如延伸至鰭片1F底部的下方)，使得兩個穿通阻擋層接合在一起，實現(xiàn) 完全隔離或者絕緣。
[0030] 如圖6所示，去除硬掩模層2。優(yōu)選采用濕法腐蝕去除硬掩模層2,以暴露鰭片1F 的頂部。隨后，可以優(yōu)選地進(jìn)一步對鰭片1F頂部進(jìn)行清洗、研磨，降低或者消除其界面缺 陷。
[0031] 如圖7所示，在鰭片1F頂部形成沿第二方向延伸的假柵極堆疊結(jié)構(gòu)4。在整個器 件上通過LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、熱氧化、化學(xué)氧化、蒸發(fā)、濺射等 工藝形成假柵極絕緣層4A和假柵極材料層4B，并優(yōu)選進(jìn)一步包括硬掩模層4C。層4A例如 是氧化硅，層4B例如是多晶硅、非晶硅、非晶碳、氮化硅等，層4C例如是氮化硅。以具有垂 直于第一方向的第二方向的矩形開口的掩模板，依次光刻/刻蝕（同樣地，刻蝕是各向異性 的，優(yōu)選等離子體干法刻蝕、RIE)硬掩模層4C、假柵極材料層4B以及假柵極絕緣層4A，在 鰭片1F頂部形成沿第二方向延伸的假柵極堆疊4。如圖7上部以及中部所示，假柵極堆疊 4 (4C/4B/4A)僅分布在沿X-X'軸線的一定寬度范圍內(nèi)，在一定距離之外的Χ1-ΧΓ軸線處 沒有分布。
[0032] 如圖8所示，在多個假柵極堆疊4的側(cè)壁形成側(cè)墻5。優(yōu)選地，形成側(cè)墻之前先以 假柵極堆疊4為掩模，對鰭片1F頂部進(jìn)行輕摻雜，包括多角度淺注入或者分子摻雜、擴散摻 雜等，在鰭片IF頂部形成了輕摻雜源漏區(qū)（LDD結(jié)構(gòu))1LS和1LD。隨后，在整個器件上通過 LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等工藝形成側(cè)墻材料層5，其材質(zhì) 例如氮化硅、氮氧化硅、氧化硅、含碳氧化硅、非晶碳、低k材料、類金剛石無定形碳（DLC)等 及其組合。在本發(fā)明一個實施例中，優(yōu)選氮化硅。隨后，采用各向同性或者側(cè)面刻蝕較小的 各向異性(側(cè)壁與底部刻蝕速率比例如大于等于1:3)的刻蝕工藝，例如調(diào)整碳氟基氣體碳 氟比的RIE使得對于側(cè)壁以及底部的過刻蝕（ 〇ver-etch，OE)較小，在假柵極堆疊4的沿第 一方向的側(cè)壁留下側(cè)墻5。隨后可選地，在鰭片1F上被假柵極堆疊4覆蓋部分之外的區(qū)域 上外延生長提升源漏1HS和1HD。例如通過PECVD、MOCVD、MBE、ALD、熱分解、蒸發(fā)、濺射等工 藝，在鰭片1F頂部輕摻雜區(qū)1LS和1LD上方外延生長提升漏區(qū)1HD和提升源區(qū)1HS。其中， 提升源漏區(qū)1HS/1HD材質(zhì)可以與襯底1、鰭片1F相同，例如均為Si，也可以材質(zhì)不同，例如 具有更高應(yīng)力的SiGe、Si : C、Si :H、SiSn、GeSn、SiGe: C等及其組合。優(yōu)選地，在外延生長提 升源漏的同時進(jìn)行原位摻雜或者外延之后進(jìn)行離子注入而重?fù)诫s，使得提升源漏1HD/1HS 具有高于輕摻雜源漏1LD/1LS的雜質(zhì)濃度。隨后，退火以激活摻雜的雜質(zhì)。
[0033] 如圖9所示，在整個器件上形成接觸刻蝕停止層（CESL) 6A以及層間介質(zhì)層（ILD) 6B。優(yōu)選地，先在器件上通過PECVD、HDPCVD、濺射等工藝形成氮化硅的接觸刻蝕停止層 6A (可以省略)。隨后，通過旋涂、噴涂、絲網(wǎng)印刷、CVD、PVD等工藝形成氧化硅、低k材料的 ILD6B，其中低k材料包括但不限于有機低k材料(例如含芳基或者多元環(huán)的有機聚合物)、 無機低k材料(例如無定形碳氮薄膜、多晶硼氮薄膜、氟娃玻璃、1^、？36、1^6)、多孔低1^材 料(例如二硅三氧烷（SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、摻C二氧化硅、摻F 多孔無定形碳、多孔金剛石、多孔有機聚合物)。隨后，采用CMP、回刻等工藝平坦化ILD6B以 及硬掩模層4C直至暴露假柵極堆疊4的假柵極材料層4B。
[0034] 如圖10所示，去除假柵極堆疊4,在ILD6B中留下柵極溝槽6G?？梢圆捎脻穹ǜ?蝕，例如熱磷酸針對氮化硅，TMAH針對多晶硅、非晶硅，強酸(硫酸、硝酸）以及強氧化劑(臭 氧、雙氧水）組合針對非晶碳、DLC，HF基腐蝕液(稀釋HF或者ΒΟΕ，Β0Ε為緩釋刻蝕劑，NH4F 與HF混合溶液)針對氧化硅，由此去除假柵極材料層4B以及假柵極絕緣層4A，直至暴露鰭 片1F頂部。此外，也可以采用各向異性的干法刻蝕(僅沿第二方向的X-X'軸線)，調(diào)節(jié)碳 氟基氣體的配比，使得底部刻蝕速率大于側(cè)壁刻蝕速率(刻蝕比例如大于5:1并優(yōu)選10? 15:1)，由此刻蝕形成垂直側(cè)壁形貌的柵極溝槽6G。
[0035] 如圖11所示，在柵極溝槽6G中形成柵極堆疊7。采用PECVD、HDPCVD、MOCVD、MBE、 ALD、蒸發(fā)、濺射等工藝，在柵極溝槽6G中形成了柵極堆疊7。柵極堆疊7至少包括高k材料 的柵極絕緣層7A以及金屬基材料的柵極導(dǎo)電層7B。高k材料包括但不限于包括選自Hf0 2、 HfSiOx、HfSiON、HfA10x、HfTaOx、HfLaO x、HfAlSiOx、HfLaSiOx 的鉿基材料(其中，各材料依照 多元金屬組分配比以及化學(xué)價不同，氧原子含量X可合理調(diào)整，例如可為1?6且不限于整 數(shù))，或是包括選自Zr0 2、La203、LaA103、Ti02、Y 203的稀土基高K介質(zhì)材料，或是包括A1203, 以其上述材料的復(fù)合層。柵極導(dǎo)電層7B則可為多晶硅、多晶鍺硅、或金屬，其中金屬可包括 Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La 等金屬單質(zhì)、或這些 金屬的合金以及這些金屬的氮化物，柵極導(dǎo)電層7B中還可摻雜有C、F、N、0、B、P、As等元素 以調(diào)節(jié)功函數(shù)。柵極導(dǎo)電層7B與柵極絕緣層7A之間還優(yōu)選通過PVD、CVD、ALD等常規(guī)方 法形成氮化物的阻擋層(未示出），阻擋層材質(zhì)為M xNy、MxSiyNz、M xAlyNz、MaAlxSi yNz，其中Μ為 Ta、Ti、Hf、Zr、Mo、W 或其它元素。
[0036] 此后，可以采用后柵工藝進(jìn)一步完成器件制造（以下各部件均未示出）。例如，采 用PECVD、蒸發(fā)、濺射等工藝形成氮化硅的蓋層，并采用CMP、回刻等方法平坦化柵極堆疊7 以及蓋層，直至暴露ILD6B。在器件上形成第二ILD，并刻蝕第二ILD形成暴露提升源漏 1HD/1HS的源漏接觸孔。在接觸孔中蒸發(fā)、濺射、M0CVD、MBE、ALD形成金屬層(未示出），其材 質(zhì)例如附11:、(]〇、1';[、1等金屬以及金屬合金。在250?1000攝氏度下退火11118?10111；[11， 使得金屬或金屬合金與源漏區(qū)中所含的Si元素反應(yīng)形成金屬硅化物，以降低接觸電阻。通 過PECVD、M0CVD、蒸發(fā)、濺射等工藝，在接觸孔中形成金屬、金屬合金、及其金屬氮化物，其中 金屬可以包括1、八1、11、4113 8^0、(：11及其組合。平坦化各層金屬直至暴露第二10)，形成 了接觸塞。
[0037] 最終形成的器件結(jié)構(gòu)透視圖如圖12所示，剖視圖如圖11所示，器件包括：襯底上 沿第一方向延伸的多個鰭片，沿第二方向延伸（與第一方向相交并且優(yōu)選地垂直）并且跨越 了每個鰭片的柵極，位于柵極沿第一方向的兩側(cè)的鰭片上的柵極側(cè)墻以及源漏區(qū)，多個鰭 片在第二方向之間具有淺溝槽隔離，其中，鰭片埋設(shè)在淺溝槽隔離中的部分具有溝道穿通 阻擋層，鰭片與襯底界面處具有淺溝槽隔離穿通阻擋層。其余各個部件結(jié)構(gòu)以及參數(shù)、材料 均在方法中詳述，在此不再贅述。
[0038] 依照本發(fā)明的半導(dǎo)體器件及其制造方法，在鰭片側(cè)面的溝槽中形成多個摻雜層與 隔離層的層疊，退火擴散形成了均勻、陡峭的穿通阻擋層，有效抑制了寄生溝道和溝道穿通 效應(yīng)并且簡化了工藝，從而提高了器件可靠性。
[0039] 盡管已參照一個或多個示例性實施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需 脫離本發(fā)明范圍而對器件結(jié)構(gòu)做出各種合適的改變和等價方式。此外，由所公開的教導(dǎo)可 做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在 于限定在作為用于實現(xiàn)本發(fā)明的最佳實施方式而公開的特定實施例，而所公開的器件結(jié)構(gòu) 及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實施例。
【權(quán)利要求】
1. 一種半導(dǎo)體器件制造方法，包括： 在襯底上形成沿第一方向延伸的多個鰭片和溝槽； 在溝槽中形成淺溝槽隔離，淺溝槽隔離至少包括一個摻雜的隔離層； 退火，使得摻雜的隔離層中雜質(zhì)擴散進(jìn)入相鄰襯底溝道形成穿通阻擋層。
2. -種半導(dǎo)體器件制造方法，包括： 在襯底上形成沿第一方向延伸的多個鰭片和溝槽； 在溝槽中形成淺溝槽隔離，淺溝槽隔離至少包括多個未摻雜的第一隔離層以及摻雜的 第二隔離層； 退火，使得摻雜的第二隔離層中雜質(zhì)擴散形成穿通阻擋層。
3. 如權(quán)利要求2的半導(dǎo)體器件制造方法，其中，形成淺溝槽隔離的步驟進(jìn)一步包括：在 溝槽中填充多個未摻雜的第一隔離層與摻雜的第二隔離層構(gòu)成的隔離層堆疊，覆蓋鰭片側(cè) 壁以及頂部；刻蝕隔離層堆疊以暴露一部分鰭片側(cè)壁。
4. 如權(quán)利要求1或2的半導(dǎo)體器件制造方法，其中，摻雜的隔離層包括BSG、PSG、BPSG、 摻雜氧化硅、摻雜的SOG、摻雜氮化硅、摻雜非晶硅、摻雜多晶硅、摻雜非晶碳、摻雜low-k、 摻雜聚合物及其組合。
5. 如權(quán)利要求1或2的半導(dǎo)體器件制造方法，其中，摻雜的隔離層中的雜質(zhì)包括C、F、 N、0、B、P、As、Ge、Ga、In、Sb、Si 及其組合。
6. 如權(quán)利要求1或2的半導(dǎo)體器件制造方法，其中，雜質(zhì)向埋設(shè)在淺溝槽隔離中的鰭片 側(cè)向擴散形成位于鰭片底部的溝道穿通阻擋層，和/或雜質(zhì)向鰭片與襯底界面處向下擴散 形成位于襯底頂部的淺溝槽隔離穿通阻擋層。
7. 如權(quán)利要求1或2的半導(dǎo)體器件制造方法，其中，淺溝槽隔離或者未摻雜的隔離層包 括氧化硅、氮氧化硅、氫氧化硅、氮化硅、含碳氧化硅、l〇w-k、有機物及其組合。
8. 如權(quán)利要求1或2的半導(dǎo)體器件制造方法，其中，形成淺溝槽隔離之后進(jìn)一步包括： 在鰭片上形成沿第二方向延伸的假柵極堆疊； 在假柵極堆疊的沿第一方向的側(cè)面形成柵極側(cè)墻和源漏區(qū)； 在器件上形成層間介質(zhì)層； 去除假柵極堆疊，在層間介質(zhì)層中留下柵極溝槽； 在柵極溝槽中形成柵極堆疊； 刻蝕層間介質(zhì)層形成暴露源漏區(qū)的接觸孔； 在接觸孔中形成金屬硅化物和接觸塞。
9. 一種半導(dǎo)體器件，包括： 多個鰭片，位于襯底上且沿第一方向延伸； 淺溝槽隔離，位于多個鰭片之間，至少包括一層摻雜的隔離層； 穿通阻擋層，位于鰭片底部和/或襯底頂部。
10. -種半導(dǎo)體器件，包括： 多個鰭片，位于襯底上且沿第一方向延伸； 淺溝槽隔離，位于多個鰭片之間，包括多個未摻雜的第一隔離層以及摻雜的第二隔離 層； 穿通阻擋層，位于鰭片底部和/或襯底頂部。
11. 如權(quán)利要求9或10的半導(dǎo)體器件，其中，穿通阻擋層為摻雜半導(dǎo)體或者絕緣介質(zhì)。
12. 如權(quán)利要求11的半導(dǎo)體器件，其中，穿通阻擋層中進(jìn)一步包含選自C、F、N、0、B、P、 As、Ge、Ga、In、Sb、Si及其組合的雜質(zhì)。
【文檔編號】H01L21/762GK104112665SQ201310141764
【公開日】2014年10月22日 申請日期:2013年4月22日 優(yōu)先權(quán)日:2013年4月22日
【發(fā)明者】殷華湘, 洪培真, 孟令款, 朱慧瓏 申請人:中國科學(xué)院微電子研究所