一種硬掩膜疊層結構及其制作方法
【專利摘要】本發(fā)明提供一種硬掩膜疊層結構及其制作方法，所述硬掩膜疊層結構包括：低k介質硬膜層，結合于基底表面；氟硅玻璃層，結合于所述低k介質硬膜層表面；金屬硬膜層；結合于所述氟硅玻璃層表面；屏蔽氧化層，結合于所述金屬硬膜層表面。本發(fā)明采用氟硅玻璃層替換了傳統(tǒng)的正硅酸乙酯硬膜層HMTEOS，克服了正硅酸乙酯硬膜層的刻蝕速率相對所述低k介質層慢而形成懸突結構的缺陷，避免了后續(xù)沉積工藝中孔洞的產生，從而大大提高了沉積的質量，提高器件的穩(wěn)定性和性能。本發(fā)明工藝簡單，適用于工業(yè)生產。
【專利說明】一種硬掩膜疊層結構及其制作方法
【技術領域】
[0001] 本發(fā)明涉及一種半導體結構及其制作方法，特別是涉及一種硬掩膜疊層結構及其 制作方法。
【背景技術】
[0002] 隨著半導體器件集成度的持續(xù)增加以及與其相關的臨界尺寸的持續(xù)減小，銅后道 互連工藝中互連線（contact)和金屬層（metal)中的通孔尺寸也越來越小，其深寬比卻維 持不變或更大，使得后道互連工藝的難度越來越大。尤其是在65nm及其以下工藝中，隨著 光刻膠厚度的減小，只用光刻膠作阻擋層進行通孔刻蝕的工藝難度也越來越高。
[0003] 因此，人們引入硬掩膜層（Metal hard mask)，以提高刻蝕過程中與介質層之間的 選擇比，從而形成形貌良好的通孔。其中，金屬硬掩膜層的材質主要為氮化鈦（TiN)，因為氮 化鈦與介質層間的大選擇比以及其在化學機械研磨時能有效的進行終點控制，所以使得氮 化鈦成為后道互連硬掩膜層材料的最終選擇，且采用氮化鈦的金屬硬掩膜層的厚度還可以 相對減薄，有利于后續(xù)刻蝕工藝的延展。
[0004] 然而，隨著半導體工藝尺寸的進一步減小，單層的氮化鈦硬掩膜往往不能滿足器 件制造的實際需求。具有多層結構的硬掩膜疊層結構可以滿足更高的工藝需求。現有的一 種硬掩膜疊層結構中常常會采用包括低k介質層、正硅酸乙酯硬膜層HMTE0S10及氮化鈦硬 膜層。然而，正硅酸乙酯硬膜層HMTE0S10在刻蝕過程中，由于含有碳成分，其刻蝕速率會低 于所述低k介質層，從而在后續(xù)的溝槽刻蝕過程中于其兩側形成懸突結構101，如圖1所示， 這種懸突結構101會對后續(xù)的如制作阻擋層/種子層的過程、化學氣相沉積的過程或其它 的外延方法造成很大的影響，往往會在沉積物中形成孔洞，從而影響器件的性能。
[0005] 因此，提供一種能夠避免懸突結構產生，保證后續(xù)進行沉積等工藝的穩(wěn)定性的硬 掩膜疊層實屬必要。
【發(fā)明內容】
[0006] 鑒于以上所述現有技術的缺點，本發(fā)明的目的在于提供一種硬掩膜疊層結構及其 制作方法，用于解決現有技術的硬掩膜結構中中采用正硅酸乙酯硬膜層HMTE0S，容易在刻 蝕過程中形成懸突結構而不利于后續(xù)的沉積等工藝的問題。
[0007] 為實現上述目的及其他相關目的，本發(fā)明提供一種硬掩膜疊層結構，至少包括：
[0008] 低k介質硬膜層，結合于基底表面；
[0009] 氟硅玻璃層，結合于所述低k介質硬膜層表面；
[0010] 金屬硬膜層；結合于所述氟硅玻璃層表面。
[0011] 作為本發(fā)明的硬掩膜疊層結構的一種優(yōu)選方案，所述基底包括SiCN層以及結合 于所述SiCN層表面的超低k介質層。
[0012] 作為本發(fā)明的硬掩膜疊層結構的一種優(yōu)選方案，所述低k介質硬膜層為八甲基環(huán) 四硅氧烷層。
[0013] 作為本發(fā)明的硬掩膜疊層結構的一種優(yōu)選方案，所述金屬硬膜層為氮化鈦硬膜 層。
[0014] 作為本發(fā)明的硬掩膜疊層結構的一種優(yōu)選方案，所述硬掩膜疊層結構還包括結合 于所述金屬硬膜層表面的屏蔽氧化層。
[0015] 本發(fā)明還提供一種硬掩膜疊層結構的制作方法，至少包括以下步驟：
[0016] 1)提供一基底，于基底表面形成低k介質硬膜層；
[0017] 2 )于所述低k介質硬膜層表面形成氟硅玻璃層；
[0018] 3)于所述氟硅玻璃層表面形成金屬硬膜層。
[0019] 作為本發(fā)明的硬掩膜疊層結構的制作方法的一種優(yōu)選方案，步驟2)中，采用高密 度等離子體化學氣相淀積法HDPCVD或等離子體增強化學氣相沉積法PECVD制備所述氟硅 玻璃層。
[0020] 作為本發(fā)明的硬掩膜疊層結構的制作方法的一種優(yōu)選方案，所述基底包括SiCN 層以及結合于所述SiCN層表面的超低k介質層。
[0021] 作為本發(fā)明的硬掩膜疊層結構的制作方法的一種優(yōu)選方案，所述低k介質硬膜層 為八甲基環(huán)四硅氧烷層，所述金屬硬膜層為氮化鈦硬膜層。
[0022] 作為本發(fā)明的硬掩膜疊層結構的制作方法的一種優(yōu)選方案，還包括于所述金屬硬 膜層表面形成屏蔽氧化層的步驟。
[0023] 如上所述，本發(fā)明提供一種硬掩膜疊層結構及其制作方法，所述硬掩膜疊層結構 包括：低k介質硬膜層，結合于基底表面；氟娃玻璃層，結合于所述低k介質硬膜層表面；金 屬硬膜層；結合于所述氟硅玻璃層表面；屏蔽氧化層，結合于所述金屬硬膜層表面。本發(fā)明 采用氟硅玻璃層替換了傳統(tǒng)的正硅酸乙酯硬膜層HMTE0S，克服了正硅酸乙酯硬膜層的刻蝕 速率相對所述低k介質層慢而形成懸突結構的缺陷，避免了后續(xù)沉積工藝中孔洞的產生， 從而大大提高了沉積的質量，提高器件的穩(wěn)定性和性能。本發(fā)明工藝簡單，適用于工業(yè)生 產。
【專利附圖】
【附圖說明】
[0024] 圖1顯示為采用現有技術的硬掩膜疊層結構在刻蝕出溝槽后的形貌示意圖，可以 看出，在正硅酸乙酯硬膜層兩邊會形成懸突結構。
[0025] 圖2?圖3顯示為本發(fā)明的硬掩膜疊層結構的制作方法步驟1)所呈現的結構示 意圖。
[0026] 圖4顯示為本發(fā)明的硬掩膜疊層結構的制作方法步驟2)所呈現的結構示意圖。
[0027] 圖5顯示為本發(fā)明的硬掩膜疊層結構的制作方法步驟3)所呈現的結構示意圖。
[0028] 圖6顯示為本發(fā)明的硬掩膜疊層結構的制作方法步驟4)所呈現的結構示意圖。
[0029] 圖7顯示為采用本發(fā)明的硬掩膜疊層結構在刻蝕出溝槽后的形貌示意圖，可以看 出，在氟硅玻璃層兩側不會形成懸突結構。
[0030] 元件標號說明
[0031] 201 SiCN 層
[0032] 202 超低k介質層
[0033] 203 低k介質硬膜層
[0034] 204 氟硅玻璃層
[0035] 205 金屬硬膜層
[0036] 206 屏蔽氧化層
【具體實施方式】
[0037] 以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書 所揭露的內容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實 施方式加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離 本發(fā)明的精神下進行各種修飾或改變。
[0038] 請參閱圖2?圖7。需要說明的是，本實施例中所提供的圖示僅以示意方式說明 本發(fā)明的基本構想，遂圖式中僅顯示與本發(fā)明中有關的組件而非按照實際實施時的組件數 目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數量及比例可為一種隨意的改變，且其 組件布局型態(tài)也可能更為復雜。
[0039] 如圖6所示，本實施例提供一種硬掩膜疊層結構，至少包括：
[0040] 低k介質硬膜層203,結合于基底表面；
[0041] 氟娃玻璃層204,結合于所述低k介質硬膜層203表面；
[0042] 金屬硬膜層205 ;結合于所述氟娃玻璃層204表面。
[0043] 作為示例，所述基底包括SiCN層201以及結合于所述SiCN層201表面的超低k 介質層202。當然，本發(fā)明的硬掩膜疊層結構也可以應用于其他的基底上。
[0044] 作為示例，所述低k介質硬膜層203為八甲基環(huán)四硅氧烷層。當然，在其它的實施 例中，所述低k介質硬膜層203也可以是其它預期中的低k介質材料。
[0045] 作為示例，所述金屬硬膜層205為氮化鈦硬膜層。當然，所述金屬硬膜層205也可 以根據工藝需求選擇如氮化鉭等材料。
[0046] 作為示例，所述硬掩膜疊層結構還包括結合于所述金屬硬膜層205表面的屏蔽氧 化層206。在本實施例中，所述屏蔽氧化層206為二氧化硅層。
[0047] 具體地，本發(fā)明的硬掩膜疊層結構，可以應用于前端器件結構、后端器件結構或器 件中的金屬互連工藝中，如刻蝕大馬士革結構、層間金屬互連等。
[0048] 如圖2?圖7所示，本實施例還提供一種硬掩膜疊層結構的制作方法，至少包括以 下步驟：
[0049] 如圖2?圖3所示，首先進行步驟1)，提供一基底，于基底表面形成低k介質硬膜 層 203。
[0050] 作為示例，所述基底包括SiCN層201以及結合于所述SiCN層201表面的超低k 介質層202。當然，本發(fā)明的硬掩膜疊層結構也可以應用于其他的基底上。
[0051] 作為示例，所述低k介質硬膜層203為八甲基環(huán)四硅氧烷層。當然，在其它的實施 例中，所述低k介質硬膜層203也可以是其它預期中的低k介質材料。
[0052] 如圖4所示，然后進行步驟2)，于所述低k介質硬膜層203表面形成氟硅玻璃層 204。
[0053] 作為示例，采用高密度等離子體化學氣相淀積法HDPCVD或等離子體增強化學氣 相沉積法PECVD制備所述氟硅玻璃FSG層。
[0054] 如圖5所示，接著進行步驟3)，于所述氟硅玻璃層204表面形成金屬硬膜層205。
[0055] 作為示例，所述金屬硬膜層205為氮化鈦硬膜層。
[0056] 如圖6所示，最后進行步驟4)，于所述金屬硬膜層205表面形成屏蔽氧化層206。
[0057] 作為示例，所述屏蔽氧化層206為二氧化硅層。
[0058] 圖7顯示為本發(fā)明采用氟硅玻璃層204替換了傳統(tǒng)的正硅酸乙酯HMTE0S硬膜 層的硬掩膜層疊結構后，在刻蝕出溝槽后的形貌圖，可以看出，采用氟硅玻璃在刻蝕后，不 會產生懸突結構?？偟膩碚f，本發(fā)明采用氟硅玻璃層204替換了傳統(tǒng)的正硅酸乙酯硬膜層 HMTE0S，克服了正硅酸乙酯硬膜層的刻蝕速率相對所述低k介質層慢而形成懸突結構的缺 陷，避免了后續(xù)沉積工藝中孔洞的產生，從而大大提高了沉積的質量，提高器件的穩(wěn)定性和 性能。
[0059] 綜上所述，本發(fā)明提供一種硬掩膜疊層結構及其制作方法，所述硬掩膜疊層結構 包括：低k介質硬膜層203,結合于基底表面；氟娃玻璃層204,結合于所述低k介質硬膜層 203表面；金屬硬膜層205 ;結合于所述氟娃玻璃層204表面；屏蔽氧化層206,結合于所述 金屬硬膜層205表面。本發(fā)明采用氟硅玻璃層204替換了傳統(tǒng)的正硅酸乙酯硬膜層HMTE0S， 克服了正硅酸乙酯硬膜層的刻蝕速率相對所述低k介質層慢而形成懸突結構的缺陷，避免 了后續(xù)沉積工藝中孔洞的產生，從而大大提高了沉積的質量，提高器件的穩(wěn)定性和性能。本 發(fā)明工藝簡單，適用于工業(yè)生產。所以，本發(fā)明有效克服了現有技術中的種種缺點而具高度 產業(yè)利用價值。
[0060] 上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟 悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因 此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下所完 成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。
【權利要求】
1. 一種硬掩膜疊層結構，其特征在于，至少包括： 低k介質硬膜層，結合于基底表面； 氟硅玻璃層，結合于所述低k介質硬膜層表面； 金屬硬膜層；結合于所述氟娃玻璃層表面。
2. 根據權利要求1所述的硬掩膜疊層結構，其特征在于：所述基底包括SiCN層以及結 合于所述SiCN層表面的超低k介質層。
3. 根據權利要求1所述的硬掩膜疊層結構，其特征在于：所述低k介質硬膜層為八甲 基環(huán)四硅氧烷層。
4. 根據權利要求1所述的硬掩膜疊層結構，其特征在于：所述金屬硬膜層為氮化鈦硬 膜層。
5. 根據權利要求1所述的硬掩膜疊層結構，其特征在于：所述硬掩膜疊層結構還包括 結合于所述金屬硬膜層表面的屏蔽氧化層。
6. -種硬掩膜疊層結構的制作方法，其特征在于，至少包括以下步驟： 1) 提供一基底，于基底表面形成低k介質硬膜層； 2) 于所述低k介質硬膜層表面形成氟硅玻璃層； 3) 于所述氟硅玻璃層表面形成金屬硬膜層。
7. 根據權利要求6所述的硬掩膜疊層結構的制作方法，其特征在于：步驟2)中，采用 高密度等離子體化學氣相淀積法HDPCVD或等離子體增強化學氣相沉積法PECVD制備所述 氣娃玻璃層。
8. 根據權利要求6所述的硬掩膜疊層結構的制作方法，其特征在于：所述基底包括 SiCN層以及結合于所述SiCN層表面的超低k介質層。
9. 根據權利要求6所述的硬掩膜疊層結構的制作方法，其特征在于：所述低k介質硬 膜層為八甲基環(huán)四硅氧烷層，所述金屬硬膜層為氮化鈦硬膜層。
10. 根據權利要求6所述的硬掩膜疊層結構的制作方法，其特征在于：還包括于所述金 屬硬膜層表面形成屏蔽氧化層的步驟。
【文檔編號】H01L21/768GK104112698SQ201310136109
【公開日】2014年10月22日 申請日期:2013年4月18日 優(yōu)先權日:2013年4月18日
【發(fā)明者】周鳴 申請人:中芯國際集成電路制造(上海)有限公司