一種用于形成硬掩膜層的方法
【專利摘要】本發(fā)明公開了一種用于形成硬掩膜層的方法，包括：提供襯底，在所述襯底上預(yù)先形成有具有圖案的犧牲層；在所述襯底的表面以及所述犧牲層的表面和側(cè)壁上形成第一硬掩膜材料層；執(zhí)行回蝕刻，以在所述犧牲層的側(cè)壁上形成由所述第一硬掩膜材料層構(gòu)成的間隙壁；去除所述犧牲層；以及在所述襯底的表面和所述間隙壁的表面上形成第二硬掩膜材料層。該方法克服了采用PR掩膜或者頂部呈圓弧狀的硬掩膜所存在的問題從而能夠獲得良好的LWR和CD均一性，并且該方法可與傳統(tǒng)工藝兼容從而能夠降低成本。
【專利說明】—種用于形成硬掩膜層的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，且具體而言，涉及一種用于形成硬掩膜層的方法。此外，本發(fā)明還涉及利用該硬掩膜層進(jìn)行自對準(zhǔn)雙重構(gòu)圖(SADP, Self-Aligned DoublePatterning)的方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體器件尺寸不斷縮小，光刻關(guān)鍵尺寸(⑶)逐漸接近甚至超過了光學(xué)光刻的物理極限，由此給半導(dǎo)體制造技術(shù)尤其是光刻技術(shù)提出了更加嚴(yán)峻的挑戰(zhàn)。而雙重構(gòu)圖技術(shù)也適時(shí)而至，其基本思想是通過兩次構(gòu)圖形成最終的目標(biāo)圖案，以獲得單次構(gòu)圖所不能達(dá)到的光刻極限。
[0003]雙重構(gòu)圖技術(shù)目前主要包括下列三種:SADP (自對準(zhǔn)雙重構(gòu)圖)、LELE (光刻-蝕刻-光刻-蝕刻)DP和LLE (光亥Ij -光刻-蝕刻)DP。
[0004]LELE DP技術(shù)遵循光刻-蝕刻-光刻-蝕刻的工藝順序，其主要原理是:首先在第一層光刻膠上通過曝光顯影形成第一部分圖案，接著通過蝕刻將該部分圖案轉(zhuǎn)移到下層硬掩膜材料層上，然后再旋涂第二層光刻膠并通過曝光顯影形成第二部分圖案，最后通過蝕刻將兩部分圖案最終轉(zhuǎn)移到目標(biāo)材料層上。LLE DP技術(shù)也稱作雙重光刻技術(shù)，其遵循光刻-光刻-蝕刻的工藝順序，主要原理是:首先利用第一塊掩模版曝光，在第一層光刻膠上形成第一部分圖案，接著旋涂第二層光刻膠，然后利用第二塊掩模版曝光，在第二層光刻膠上形成第二部分圖案，最后進(jìn)行蝕刻和清洗，將兩次曝光得到的圖案同時(shí)轉(zhuǎn)移到目標(biāo)材料層上。
[0005]SADP技術(shù)的主要原理是:首先在預(yù)先形成的光刻膠圖案兩側(cè)形成間隙壁(spacer)，然后去除光刻膠圖案，并將間隙壁圖案轉(zhuǎn)移到目標(biāo)材料層上，從而使單位面積內(nèi)可形成的圖案數(shù)量翻倍，即圖案之間的最小間距(Pitch)可減小至⑶的二分之一。
[0006]在上述三種技術(shù)中，LELE DP技術(shù)和LLE DP技術(shù)由于兩次使用光刻膠，所以對光刻膠的線性度要求很高，并且因此也使得制造成本提高，以致其應(yīng)用受到局限。而SADP技術(shù)由于僅單次使用光刻膠，并且能夠突破CD的物理極限而使最小間距減小至CD的二分之一，因而尤其適用于制造⑶在32nm以下的半導(dǎo)體器件。
[0007]目前，通常這樣來進(jìn)行SADP雙重構(gòu)圖:首先，通過例如化學(xué)氣相沉積(CVD)法，在待蝕刻的目標(biāo)材料層上形成由光致抗蝕劑(PR)或氧化硅等構(gòu)成的犧牲材料層；接著，通過例如光刻和蝕刻工藝等對犧牲材料層進(jìn)行構(gòu)圖，使其具有圖案；然后，通過CVD法或原子層沉積(ALD)法，在犧牲材料層上形成硅層，并在無掩膜層的情況下蝕刻該硅層，以至少露出犧牲層的頂表面，從而僅在犧牲層的側(cè)壁上保留硅層(又稱為“間隙壁層；接著，通過干法或濕法剝離，去除犧牲層而僅留下間隙壁層；最后，以間隙壁層作為硬掩膜層，對目標(biāo)材料層進(jìn)行蝕刻，以使其具有預(yù)定圖案。
[0008]然而，盡管這種技術(shù)具有諸多優(yōu)點(diǎn)，但由于形成間隙壁時(shí)采用了全面回蝕刻工藝，因而得到的間隙壁頂部呈圓弧狀，如圖1所示。利用這種具有圓弧狀頂部的硬掩膜層對目標(biāo)材料層進(jìn)行構(gòu)圖，會(huì)導(dǎo)致構(gòu)圖后的目標(biāo)材料層中圖案的高度均一性較差，從而使線寬粗糙度(LWR)和CD均一性均較差，進(jìn)而導(dǎo)致最終制作的半導(dǎo)體器件性能降低。
[0009]鑒于上述原因，需要一種改進(jìn)的自對準(zhǔn)雙重構(gòu)圖方法，期望該方法能夠克服傳統(tǒng)工藝的上述缺陷，并且能夠容易與傳統(tǒng)CMOS工藝兼容。

【發(fā)明內(nèi)容】

[0010]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0011]為解決上述現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的第一個(gè)方面，提供一種用于形成硬掩膜層的方法，包括:提供襯底，在所述襯底上預(yù)先形成有具有圖案的犧牲層；在所述襯底的表面以及所述犧牲層的表面和側(cè)壁上形成第一硬掩膜材料層；執(zhí)行回蝕刻，以在所述犧牲層的側(cè)壁上形成由所述第一硬掩膜材料層構(gòu)成的間隙壁；去除所述犧牲層；以及在所述襯底的表面和所述間隙壁的表面上形成第二硬掩膜材料層。
[0012]優(yōu)選地，所述第一硬掩膜材料層由硅構(gòu)成。
[0013]優(yōu)選地，所述第一硬掩膜材料層采用原子層沉積法形成。
[0014]優(yōu)選地，所述第二硬掩膜材料層由鍺硅構(gòu)成。
[0015]優(yōu)選地，所述第二硬掩膜材料層采用自形成法形成。
[0016]優(yōu)選地，所述第一硬掩膜材料層包含Si02、SiN, TaN和TiN中的至少一種。
[0017]優(yōu)選地，所述第二硬掩膜材料層包含Si02、SiN, TaN和TiN中的至少一種。
[0018]優(yōu)選地，所述第二硬掩膜材料層采用化學(xué)氣相沉積法形成。
[0019]優(yōu)選地，在形成所述第二硬掩膜材料層之后還包括:執(zhí)行回蝕刻，以去除所述襯底表面上的所述第二硬掩膜材料層，從而制得所述硬掩膜層。
[0020]優(yōu)選地，所述犧牲層采用干法剝離或濕法剝離去除，而不是干法蝕刻去除。
[0021]優(yōu)選地，所述犧牲層包含SiN、SiO2、光致抗蝕劑和先進(jìn)構(gòu)圖膜材料中的至少一種。
[0022]根據(jù)本發(fā)明的第二個(gè)方面，提供一種用于自對準(zhǔn)雙重構(gòu)圖的方法，所述方法包括:提供襯底，在所述襯底上形成目標(biāo)材料層；在所述目標(biāo)材料層上形成具有圖案的犧牲層；以及使用根據(jù)本發(fā)明的第一個(gè)方面所述的方法形成的硬掩膜層進(jìn)行掩蔽來執(zhí)行后續(xù)工藝。
[0023]優(yōu)選地，在所述目標(biāo)材料層和所述犧牲層之間形成有第三硬掩膜材料層、蝕刻停止層和界面層中的至少一種。
[0024]優(yōu)選地，所述后續(xù)工藝為蝕刻工藝、離子注入工藝或選擇性外延生長工藝。
[0025]根據(jù)本發(fā)明的方法能夠克服如上所述在現(xiàn)有技術(shù)中由于采用PR掩膜或者頂部呈圓弧狀的硬掩膜所存在的問題，從而能夠獲得良好的LWR和CD均一性。而且，通過一次光刻和三次蝕刻工藝就能夠形成間距大約為CD的二分之一甚至更小的小間距圖案，從而能夠降低制造成本。此外，根據(jù)本發(fā)明的方法還可以利用傳統(tǒng)工藝設(shè)備，例如，使用具有248nm波長的KrF準(zhǔn)分子激光器作為光源的光刻設(shè)備，來形成間距在32nm以下的小間距圖案，從而容易與傳統(tǒng)CMOS工藝兼容。此外，根據(jù)本發(fā)明的方法由于簡單易行，因而可以實(shí)現(xiàn)可靠的在線工藝控制。【專利附圖】

【附圖說明】
[0026]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中:
[0027]圖1是示出了現(xiàn)有的SADP技術(shù)中所存在的問題的示意性剖面圖；
[0028]圖2A-2F是示出了根據(jù)本發(fā)明第一實(shí)施例的用于形成硬掩膜層的方法中各個(gè)步驟的示意性剖面圖；
[0029]圖3是根據(jù)本發(fā)明第二實(shí)施例的相當(dāng)于第一實(shí)施例中圖2E的示意性剖面圖；
[0030]圖4是示出了根據(jù)本發(fā)明第一和第二實(shí)施例的用于形成硬掩膜層的方法的流程圖；以及
[0031]圖5A-5B是示出了利用本發(fā)明的硬掩膜層對目標(biāo)材料層執(zhí)行自對準(zhǔn)構(gòu)圖工藝的示意性剖面圖。
[0032]應(yīng)當(dāng)注 意的是，這些圖旨在示出根據(jù)本發(fā)明的特定示例性實(shí)施例中所使用的方法、結(jié)構(gòu)和/或材料的一般特性，并對下面提供的書面描述進(jìn)行補(bǔ)充。然而，這些圖并未按比例繪制，因而可能未能夠準(zhǔn)確反映任何所給出的實(shí)施例的精確結(jié)構(gòu)或性能特點(diǎn)，并且這些圖不應(yīng)當(dāng)被解釋為限定或限制由根據(jù)本發(fā)明的示例性實(shí)施例所涵蓋的數(shù)值或?qū)傩缘姆秶＠?，為了清楚起見，可以縮小或放大分子、層、區(qū)域和/或結(jié)構(gòu)元件的相對厚度和定位。在附圖中，使用相似或相同的附圖標(biāo)記表示相似或相同的元件或特征。
【具體實(shí)施方式】
[0033]現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明的示例性實(shí)施例。然而，這些示例性實(shí)施例可以多種不同的形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施例。應(yīng)當(dāng)理解的是，提供這些實(shí)施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實(shí)施例的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的元件，因而將省略對它們的描述。
[0034]應(yīng)當(dāng)理解的是，當(dāng)元件被稱作“連接”或“結(jié)合”到另一元件時(shí)，該元件可以直接連接或結(jié)合到另一元件，或者可以存在中間元件。不同的是，當(dāng)元件被稱作“直接連接”或“直接結(jié)合”到另一元件時(shí)，不存在中間元件。在全部附圖中，相同的附圖標(biāo)記始終表示相同的元件。如在這里所使用的，術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)所列項(xiàng)目的任意組合和所有組合。應(yīng)當(dāng)以相同的方式解釋用于描述元件或?qū)又g的關(guān)系的其他詞語(例如，“在……之間”和“直接在……之間”、“與……相鄰”和“與……直接相鄰”、“在……上”和“直接在……上”等)。
[0035]此外，還應(yīng)當(dāng)理解的是，盡管在這里可以使用術(shù)語“第一”、“第二”等來描述不同的元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)當(dāng)受這些術(shù)語的限制。這些術(shù)語僅是用來將一個(gè)元件、組件、區(qū)域、層或部分與另一個(gè)元件、組件、區(qū)域、層或部分區(qū)分開來。因此，在不脫離根據(jù)本發(fā)明的示例性實(shí)施例的教導(dǎo)的情況下，以下所討論的第一元件、組件、區(qū)域、層或部分也可以被稱作第二元件、組件、區(qū)域、層或部分。
[0036]為了便于描述，在這里可以使用空間相對術(shù)語，如“在……之下”、“在……之上”、“下面的”、“在……上方”、“上面的”等，用來描述如在圖所示的一個(gè)元件或特征與其他元件或特征的空間位置關(guān)系。應(yīng)當(dāng)理解的是，空間相對術(shù)語旨在包含除了器件在圖中所描繪的方位之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他元件或特征下方”或“在其他元件或特征之下”的元件之后將被定位為“在其他元件或特征上方”或“在其他元件或特征之上”。因而，示例性術(shù)語“在……下方”可以包括“在……上方”和“在……下方”兩種方位。該器件也可以其他不同方式定位(旋轉(zhuǎn)90度或處于其他方位)，并且對這里所使用的空間相對描述符做出相應(yīng)解釋。
[0037]這里所使用的術(shù)語僅是為了描述具體實(shí)施例，而非意圖限制根據(jù)本發(fā)明的示例性實(shí)施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0038]在此，參照作為示例性實(shí)施例的優(yōu)選實(shí)施例(和中間結(jié)構(gòu))的示意性剖面圖來描述根據(jù)本發(fā)明的示例性實(shí)施例。這樣，預(yù)計(jì)會(huì)出現(xiàn)例如由制造技術(shù)和/或容差引起的示出的形狀的變化。因此，示例性實(shí)施例不應(yīng)當(dāng)被解釋為僅限于在此示出的區(qū)域的具體形狀，而是還可以包含例如由制造所導(dǎo)致的形狀偏差。例如，示出為矩形的注入?yún)^(qū)域在其邊緣可以具有倒圓或彎曲的特征和/或注入濃度的梯度變化，而不僅是從注入?yún)^(qū)域到非注入?yún)^(qū)域的二元變化。同樣，通過注入形成的掩埋區(qū)會(huì)導(dǎo)致在該掩埋區(qū)與注入通過的表面之間的區(qū)域中也會(huì)存在一些注入。因此，圖所示出的區(qū)域?qū)嵸|(zhì)上是示意性的，它們的形狀并非意圖示出器件中的各區(qū)域的實(shí)際形狀，而且也并非意圖限制根據(jù)本發(fā)明的示例性實(shí)施例的范圍。
[0039]除非另有定義，否則這里所使用的全部術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)都具有與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員通常理解的意思相同的意思。還將理解的是，除非這里明確定義，否則諸如在通用字典中定義的術(shù)語這類術(shù)語應(yīng)當(dāng)被解釋為具有與它們在相關(guān)領(lǐng)域語境中的意思相一致的意思，而不以理想的或過于正式的含義加以解釋。
[0040][第一實(shí)施例]
[0041]下面，將參照圖2A-2F以及圖3來詳細(xì)說明根據(jù)本發(fā)明第一實(shí)施例的用于在半導(dǎo)體制造過程中形成硬掩膜 層的方法。
[0042]參照圖2A-2F，其中示出了根據(jù)本發(fā)明第一實(shí)施例的用于形成硬掩膜層的方法中各個(gè)步驟的示意性剖面圖。
[0043]首先，提供襯底210。如圖2A所示，在襯底210上預(yù)先形成有目標(biāo)材料層220，并且在目標(biāo)材料層220上預(yù)先形成有具有圖案的犧牲層230。
[0044]襯底210的構(gòu)成材料可以是未摻雜單晶硅、摻雜有N型或P型雜質(zhì)的單晶硅、多晶硅、鍺硅或者絕緣體上硅(SOI)等。
[0045]目標(biāo)材料層220可以是形成在襯底上的互連布線層、層間介電層、柵極材料層或者硬掩膜層。所述互連布線層的構(gòu)成材料選自鎢、硅化鎢、鋁、鈦和氮化鈦中的至少一種。所述層間介電層的構(gòu)成材料可以選自低介電常數(shù)(k)材料或超低k材料，例如，由美國加州圣大克勞拉市Applied Materials公司市售的Black Diamond? II (BDII)電介質(zhì)、由DowChemical公司市售的Silk?與Cyclotene?(苯環(huán)丁烯)介電材料。所述柵極材料層的構(gòu)成材料選自多晶娃和招中的一種。所述硬掩膜層的構(gòu)成材料選自氧化物、未摻雜娃玻璃、玻璃上硅、SiON、SiN、SiBN、BN和高k材料中的至少一種。需要說明的是，目標(biāo)材料層220是可選而非必選的，可根據(jù)實(shí)際情況加以取舍。[0046]犧牲層230可以由SiN或SiO2構(gòu)成。作為示例，本實(shí)施例中用SiN構(gòu)成犧牲層230。此外，犧牲層230也可以由光致抗蝕劑或先進(jìn)構(gòu)圖膜(APF, Advanced PatterningFi Im)材料構(gòu)成。其中，APF材料可從加州的圣塔克拉拉的應(yīng)用材料公司獲得，例如AdvancedPatterning Film?。這種APF材料使用雙層構(gòu)圖膜層疊而成,將可剝離CVD碳硬掩膜技術(shù)與電介質(zhì)抗反射涂覆(DRAC)技術(shù)相結(jié)合，以實(shí)現(xiàn)大高寬比的接觸蝕刻。APF材料的進(jìn)一步的資料以及對其進(jìn)行構(gòu)圖以使其具有圖案的工藝方法可參見申請?zhí)枮?00810132400.2的中國專利申請，在該文獻(xiàn)中對此有詳細(xì)描述。
[0047]當(dāng)然，犧牲層230并不僅限于這兩種材料，而是只要是能夠通過干法或濕法剝離而無需干法蝕刻即可去除的材料均適用于本發(fā)明。也就是說，能夠通過干法或濕法剝離而無需干法蝕刻即可去除的現(xiàn)有的或者將來可能出現(xiàn)的材料都可以用于構(gòu)成本發(fā)明中的犧牲層，因此也都落入在本發(fā)明的范圍內(nèi)。另外，通過諸如光刻和蝕刻等常規(guī)工藝對犧牲層230進(jìn)行構(gòu)圖以使其具有圖案的工藝方法和條件等為本領(lǐng)域技術(shù)人員所公知，在此不再贅述。
[0048]除上述的膜層之外，在犧牲層230形成之前，還可以在目標(biāo)材料層220上形成蝕刻停止層或界面層(interface layer),以便在對目標(biāo)材料層進(jìn)行蝕刻時(shí)保護(hù)下層膜層不會(huì)由于過蝕刻(over-etch)而造成損傷。蝕刻停止層和界面層的構(gòu)成材料可以例如為SiN、SiO2或電介質(zhì)材料。形成蝕刻停止層和界面層的工藝條件和參數(shù)為本領(lǐng)域技術(shù)人員所公知，在此亦不再贅述。
[0049]接著，如圖2B所示，在襯底210的表面以及犧牲層230的表面和側(cè)壁上形成第一硬掩膜材料層240。其中，第一硬掩膜材料層240可由硅構(gòu)成。作為一個(gè)示例，可以通過在溫度約為80(Tl20(TC且氣壓為100-760托的條件下分解包含SiCl2、SiCl3和SiCl4中的至少一種的源氣體來形成單晶硅層， 作為第一硬掩膜材料層240。作為另一個(gè)示例，可以通過在50(T70(TC的溫度下以SiH4為源氣體來形成第一硬掩膜材料層240。更多形成單晶硅層的工藝方法和條件可參見申請?zhí)枮?9801049.9的中國專利申請，在該文獻(xiàn)中對此有詳細(xì)描述。此外，第一硬掩膜材料層240也可由Si02、SiN、TaN和TiN中的至少一種構(gòu)成。
[0050]此外，除CVD法外，優(yōu)選地，還可以通過ALD法來形成第一硬掩膜材料層240，以便對下層膜層(例如，目標(biāo)材料層220和犧牲層230)的表面具有較好的覆蓋性。
[0051]接著，執(zhí)行回蝕刻，去除位于犧牲層230的頂表面上方的第一硬掩膜材料層240，以至少露出犧牲層230的頂表面，從而在犧牲層230的側(cè)壁上形成由第一硬掩膜材料層240的一部分構(gòu)成的間隙壁240a，如圖2C所示?；匚g刻所采用的工藝可以是半導(dǎo)體制造領(lǐng)域中常規(guī)的等離子體蝕刻(RIE)工藝。
[0052]這里，需提請注意的是，從圖2C中示意性剖面圖可清楚看出，間隙壁240a的頂部呈圓弧狀。如果在去除犧牲層230之后直接使用這樣的間隙壁240a作為硬掩膜執(zhí)行后續(xù)的蝕刻工藝，則必定會(huì)導(dǎo)致較差的CD均一性。
[0053]因此，在如上所述執(zhí)行回蝕刻之后，去除犧牲層230，保留間隙壁240a，如圖2E所示。由于本實(shí)施例中采用SiN構(gòu)成犧牲層230，所以可用磷酸通過濕法剝離(即濕法清洗)將其去除。如果采用SiO2構(gòu)成犧牲層230，則可以使用稀釋的氫氟酸(DHF)通過濕法清洗來去除。此外，如果采用光致抗蝕劑或APF材料構(gòu)成犧牲層230，則可以通過常規(guī)的等離子體灰化處理將其去除。去除犧牲層230的工藝條件和參數(shù)為本領(lǐng)域技術(shù)人員所公知，在此不再贅述。
[0054]在去除犧牲層230之后，在襯底210的表面以及間隙壁240a的表面上形成第二硬掩膜材料層240b，如圖2E所示。與第一硬掩膜材料層240相同，第二硬掩膜材料層240b也可由Si02、SiN、TaN和TiN中的至少一種構(gòu)成。當(dāng)然，可以用于構(gòu)成第二硬掩膜材料層240b的材料不限于在此列出的材料，而是還可以包括其他適用的現(xiàn)有的或?qū)頃?huì)出現(xiàn)可用作硬掩膜并具有較好的覆蓋性的材料。
[0055]除CVD法外，優(yōu)選地，通過ALD法來形成第二硬掩膜材料層240b，以便對下層膜層(例如，目標(biāo)材料層220和間隙壁240a)的表面具有較好的覆蓋性。形成第二硬掩膜材料層的具體工藝條件和參數(shù)為本領(lǐng)域技術(shù)人員所公知，在此不再贅述。
[0056]此外，還需予以注意的是，因?yàn)楸緦?shí)施例中的犧牲層是由SiN構(gòu)成的，所以第二硬掩膜材料層240b最好采用除SiN外的其他可選材料，以便在后續(xù)工藝步驟中去除犧牲層時(shí)能夠保留第二硬掩膜材料層。
[0057]最后，執(zhí)行回蝕刻，以去除襯底210的表面上的所述第二硬掩膜材料層，從而制得本發(fā)明的硬掩膜層，如圖2F所示。這里，回蝕刻所采用的工藝也可以是半導(dǎo)體制造領(lǐng)域中常規(guī)的等離子體蝕刻(RIE)工藝，在此不再贅述。
[0058]需予以說明的是，如圖2F所示，通過本發(fā)明的方法制作的最小間距P2與作為現(xiàn)有技術(shù)光刻極限⑶的最小間距P1相比明顯減小，并且可以減小至⑶的二分之一。例如，浸沒式光刻技術(shù)的極限⑶為32nm，而利用本發(fā)明的方法，可以獲得16nm以下的小間距。此外，由于本發(fā)明的方法克服了現(xiàn)有技術(shù)制作的硬掩膜層頂部不平直而呈圓弧狀的問題，因而較之于現(xiàn)有技術(shù)可以獲得較好的LWR和⑶均一性。
[0059]此外，需予以理解的是，出于成本控制的目的，上述每道工序也可選用現(xiàn)有技術(shù)中的常規(guī)單項(xiàng)工藝，因而無需開發(fā)新的工藝，僅結(jié)合現(xiàn)有技術(shù)和傳統(tǒng)設(shè)備就能夠?qū)嵤└鶕?jù)本發(fā)明的用于形成硬掩膜層的方法。此外，根據(jù)本發(fā)明的方法由于簡單易行，因而可以實(shí)現(xiàn)可靠的在線工藝控制。
[0060][第二實(shí)施例]
[0061]下面，將參照圖3來說明根據(jù)本發(fā)明第二實(shí)施例的用于在半導(dǎo)體制造過程中形成硬掩膜層的方法。圖3中所示為本發(fā)明第二實(shí)施例的相當(dāng)于第一實(shí)施例中圖2E的示意性剖面圖。第二實(shí)施例與第一實(shí)施例的不同之處在于:第一硬掩膜材料層340a的構(gòu)成材料不限于硅，而是還可包括Si02、SiN、TaN和TiN中的至少一種；此外，第二硬掩膜材料層340b的構(gòu)成材料為鍺硅，采用諸如橫向外延生長法的自形成法形成，并且在形成該層鍺硅硬掩膜層之后無需再執(zhí)行回蝕刻。除此之外，第二實(shí)施例中所涉及的具體工藝步驟及其各項(xiàng)參數(shù)均與第一實(shí)施例中的相同。
[0062]作為示例，作為第二硬掩膜材料層的鍺硅外延層340b的外延生長可以采用SiCl4、SiH4或SiH2Cl2作為硅源氣體并且采用GeH4、HCl和H2等的混合氣體作為鍺源氣體。其中，娃源氣體的流速為30?300sccm,鍺源氣體中GeH4的流速為5?500sccm,且優(yōu)選為5?50sccm,HCl的流速為5(T200sccm，H2的流速為5?50sccm。這里，sccm是標(biāo)準(zhǔn)狀態(tài)下，即I個(gè)大氣壓、25°C下，每分鐘I立方厘米(lml/min)的流量。此外，該鍺硅橫向外延的溫度為50(Tl000°C，且時(shí)間為20分鐘。
[0063]鍺硅外延生長工藝目前已經(jīng)非常成熟，因而可容易獲得更多的適用于本發(fā)明的鍺硅橫向外延工藝，在此不再贅述。
[0064]下面，參照圖4，其中示出了根據(jù)本發(fā)明第一和第二實(shí)施例的方法的流程圖，以簡要示出根據(jù)本發(fā)明第一和第二實(shí)施例的方法步驟。
[0065]首先，在步驟S401，提供襯底，在所述襯底上預(yù)先形成有具有圖案的犧牲層。
[0066]接著，在步驟S402，在所述襯底的表面以及所述犧牲層的表面和側(cè)壁上形成第一硬掩膜材料層。
[0067]接著，在步驟S403，執(zhí)行回蝕刻，以在所述犧牲層的側(cè)壁上形成由所述第一硬掩膜材料層構(gòu)成的間隙壁。
[0068]接著，在步驟S404，去除所述犧牲層。
[0069]接著，在步驟S405，在所述襯底的表面和所述間隙壁的表面上形成第二硬掩膜材料層。
[0070]最后，根據(jù)第二硬掩膜材料層的構(gòu)成材料以及形成方法，來選擇是否在步驟S406執(zhí)行回蝕刻，主要目的在于去除所述襯底的表面上的所述第二硬掩膜材料層，從而完成所述硬掩膜層的制作。
[0071][本發(fā)明的有益效果]
[0072]下面，參照圖5A-5B進(jìn)一步結(jié)合具體應(yīng)用對根據(jù)本發(fā)明的用于形成硬掩膜層的方法的有益效果進(jìn)行描述。圖5A-5B示意性示出了利用根據(jù)本發(fā)明方法形成的硬掩膜層對目標(biāo)材料層執(zhí)行的自對準(zhǔn)構(gòu)圖工藝步驟。
[0073]如圖5A所示，首先，如上所述通過根據(jù)本發(fā)明的方法在目標(biāo)材料層520上形成硬掩膜層550。
[0074]然后，使用硬掩膜層550進(jìn)行掩蔽，蝕刻目標(biāo)材料層520，以將硬掩膜層的圖案轉(zhuǎn)移至目標(biāo)材料層，從而形成具有預(yù)定圖案的目標(biāo)材料層520a，如圖5B所示。蝕刻所采用的工藝是本領(lǐng)域公知的，在此不再贅述。
[0075]這里，需予以理解的是，通過上述方式可以在目標(biāo)材料層520形成柵結(jié)構(gòu)、位線和/或有源區(qū)，作為后續(xù)形成的半導(dǎo)體器件的一部分。作為一個(gè)示例，將要在目標(biāo)材料層520中形成柵結(jié)構(gòu)圖案，在此情況中，目標(biāo)材料層520可以是導(dǎo)電層(例如，多晶硅層)或者金屬層(例如，鎢層或硅化鎢層)。作為另一個(gè)示例，將要在目標(biāo)材料層520中形成位線圖案，在此情況中，目標(biāo)材料層520可以是金屬層(例如，鎢或鋁層)。需要提請注意，也可以利用本發(fā)明的硬掩膜層在目標(biāo)材料層520中形成有源區(qū)圖案，在此情況中，目標(biāo)材料層520可以是半導(dǎo)體襯底，此時(shí)硬掩膜層550作為有源區(qū)離子注入時(shí)的掩蔽層。另外，也可以利用本發(fā)明的硬掩膜層作為選擇性外延生長的掩蔽層，并且還可以將其用于將來出現(xiàn)的需要掩蔽層的任何工藝。
[0076]從圖5B的示意性剖面圖中可以看出，由于采用本發(fā)明的方法形成的硬掩膜層頂部非常平直且高度具有較佳的均一性，所以轉(zhuǎn)移至目標(biāo)材料層中的圖案的CD也能夠具有較佳的均一性。因此，本發(fā)明的方法能夠克服現(xiàn)有工藝存在的CD均一性較差的問題，進(jìn)而能夠改善最終形成的半導(dǎo)體器件的性能。
[0077][本發(fā)明的工業(yè)實(shí)用性]
[0078]根據(jù)如上所述的實(shí)施例制造的半導(dǎo)體器件可應(yīng)用于多種集成電路(IC)中。根據(jù)本發(fā)明的IC例如是存儲(chǔ)器電路，如隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)RAM (DRAM)、同步DRAM(SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲(chǔ)器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式DRAM)、射頻電路或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、手機(jī)等各種電子廣品中。
[0079]本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外，本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種用于形成硬掩膜層的方法，包括: 提供襯底，在所述襯底上預(yù)先形成有具有圖案的犧牲層； 在所述襯底的表面以及所述犧牲層的表面和側(cè)壁上形成第一硬掩膜材料層； 執(zhí)行回蝕刻，以在所述犧牲層的側(cè)壁上形成由所述第一硬掩膜材料層構(gòu)成的間隙壁； 去除所述犧牲層；以及 在所述襯底的表面和所述間隙壁的表面上形成第二硬掩膜材料層。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述第一硬掩膜材料層由硅構(gòu)成。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述第一硬掩膜材料層采用原子層沉積法形成。
4.根據(jù)權(quán)利要求2或3所述的方法，其中，所述第二硬掩膜材料層由鍺硅構(gòu)成。
5.根據(jù)權(quán)利要求4所述的方法，其中，所述第二硬掩膜材料層采用自形成法形成。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述第一硬掩膜材料層包含Si02、SiN、TaN和TiN中的至少一種。
7.根據(jù)權(quán)利要求1或6所述的方法，其中，所述第二硬掩膜材料層包含Si02、SiN,TaN和TiN中的至少一種。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述第二硬掩膜材料層采用化學(xué)氣相沉積法形成。
9.根據(jù)權(quán)利要求7所述的方法，其中，在形成所述第二硬掩膜材料層之后還包括:執(zhí)行回蝕刻，以去除所述襯底表面上的所述第二硬掩膜材料層，從而制得所述硬掩膜層。
10.根據(jù)權(quán)利要求1所述的方法，其中，所述犧牲層采用干法剝離或濕法剝離去除，而不是干法蝕刻去除。
11.根據(jù)權(quán)利要求10所述的方法，其中，所述犧牲層包含SiN、Si02、光致抗蝕劑和先進(jìn)構(gòu)圖膜材料中的至少一種。
12.一種用于自對準(zhǔn)雙重構(gòu)圖的方法，所述方法包括: 提供襯底，在所述襯底上形成目標(biāo)材料層； 在所述目標(biāo)材料層上形成具有圖案的犧牲層；以及 使用如權(quán)利要求廣11中任一項(xiàng)所述的方法形成的硬掩膜層進(jìn)行掩蔽來執(zhí)行后續(xù)工藝。
13.根據(jù)權(quán)利要求12所述的方法，其中，在所述目標(biāo)材料層和所述犧牲層之間形成有第三硬掩膜材料層、蝕刻停止層和界面層中的至少一種。
14.根據(jù)權(quán)利要求12所述的方法，其中，所述后續(xù)工藝為蝕刻工藝、離子注入工藝或選擇性外延生長工藝。
【文檔編號(hào)】H01L21/033GK103456606SQ201210181395
【公開日】2013年12月18日 申請日期:2012年6月4日 優(yōu)先權(quán)日:2012年6月4日
【發(fā)明者】王新鵬 申請人:中芯國際集成電路制造(上海)有限公司