具有自行對準(zhǔn)柵極電極的垂直溝道晶體管及其制造方法【專利摘要】一種用以制造垂直溝道晶體管的方法包括：形成具有兩個橫向相對側(cè)壁的多個柱狀物于襯底上；形成柵極介電層于所述柱狀物的兩個側(cè)壁上；形成覆蓋所述柱狀物的任一側(cè)壁的第一柵極電極、及覆蓋所述柱狀物的其他側(cè)壁且具有比所述第一柵極電極低的高度的屏蔽柵極電極于該柵極介電層上；以及形成與所述第一柵極電極的側(cè)壁的上部分連接的第二柵極電極。【專利說明】具有自行對準(zhǔn)柵極電極的垂直溝道晶體管及其制造方法[0001]本申請案主張2012年5月31日所提出的韓國專利申請案第10-2012-0058607號的優(yōu)先權(quán)，在此以提及方式并入該韓國專利申請案的全部?！?br>技術(shù)領(lǐng)域：
】[0002]本發(fā)明的示范性實施例是有關(guān)于一種半導(dǎo)體裝置，以及更特別地，是有關(guān)于一種具有垂直溝道晶體管的半導(dǎo)體裝置及一種用以制造該半導(dǎo)體裝置的方法?！?br>背景技術(shù)：
】[0003]大部分半導(dǎo)體裝置包括晶體管。例如，在像DRAM的存儲器裝置中，存儲器單元包括像MOSFET的單元晶體管。通常，在MOSFET中，在半導(dǎo)體襯底中形成源極/漏極區(qū)，以及由于這個事實，在該源極區(qū)與該漏極區(qū)間形成平面溝道。這樣的一般MOSFET稱為‘平面溝道晶體管’。[0004]當(dāng)在存儲器裝置中不斷地需要集成度及性能的改善時，MOSFET制造技術(shù)有物理極限(physicallimit)。例如，當(dāng)存儲器單元的尺寸減少時,MOSFET的尺寸減少了，以及由于此事實，該MOSFET的溝道長度不得不減少。如果MOSFET的溝道長度減少，則存儲器裝置的特性可能因資料保持特性下降所造成的各種問題而下降。[0005]考量這些問題，已提出垂直溝道晶體管。該垂直溝道晶體管(VCT)具有在柱狀物的上部分及下部分中所形成的源極區(qū)及漏極區(qū)。該柱狀物做為溝道，以及在該柱狀物的側(cè)壁上形成垂直柵極電極。[0006]該垂直柵極電極是形成為環(huán)繞式柵極結(jié)構(gòu)(all-aroundgatestructure)或雙柵極結(jié)構(gòu)(doublegatestructure)。[0007]然而，當(dāng)該臨界尺寸因高度集成而減少至20nm或以下時，因為柱狀物間間的隙是窄的，所以柵極電極的形成不得不是薄的。如果使該柵極電極形成薄的，則電阻可能增加了。[0008]再者，因為柱狀物間的間隙是窄的，所以如果沉積電極成比預(yù)定厚度厚，則很難使電極分隔。如果實施過刻蝕工藝，以使電極分隔，則很可能在具有寬間隙的區(qū)域(例如，墊區(qū)(padregion))中刻蝕及侵蝕下面的結(jié)構(gòu)?！?br/>發(fā)明內(nèi)容】[0009]本發(fā)明的實施例是有關(guān)于一種半導(dǎo)體裝置，該半導(dǎo)體裝置具有能減少垂直柵極電極的電阻的垂直溝道晶體管，以及有關(guān)于一種用以制造該半導(dǎo)體裝置的方法。[0010]依據(jù)本發(fā)明的實施例，一種用以制造垂直溝道晶體管的方法可以包括:形成具有兩個橫向相對側(cè)壁的多個柱狀物于襯底上；形成柵極介電層于柱狀物的兩個側(cè)壁上；形成覆蓋柱狀物的任一側(cè)壁的第一柵極電極、及覆蓋柱狀物的其他側(cè)壁且具有比第一柵極電極低的高度的屏蔽柵極電極于該柵極介電層上；以及形成與第一柵極電極的側(cè)壁的上部分連接的第二柵極電極。[0011]依據(jù)本發(fā)明的另一實施例，一種用以制造垂直溝道晶體管的方法可以包括:形成具有兩個橫向相對側(cè)壁的多個柱狀物于襯底上；形成柵極介電層于柱狀物的兩個側(cè)壁上；形成覆蓋柱狀物的兩個側(cè)壁的任一側(cè)壁的第一柵極電極；以及形成與第一柵極電極的側(cè)壁的上部分連接的第二柵極電極。[0012]依據(jù)本發(fā)明的又另一實施例，一種用以制造半導(dǎo)體裝置的方法可以包括:形成硬掩膜層圖案于半導(dǎo)體襯底上；通過使用硬掩膜層圖案做為刻蝕阻障，刻蝕該半導(dǎo)體襯底，以形成本體；形成掩埋位線于本體中；刻蝕硬掩膜層圖案及本體的上部分，以形成具有兩個橫向相對側(cè)壁的柱狀物；形成第一柵極電極于柱狀物的兩個側(cè)壁的任一側(cè)壁上；形成與第一柵極電極的側(cè)壁的上部分連接的第二柵極電極；以及形成與柱狀物連接的儲存節(jié)點。[0013]依據(jù)本發(fā)明的又另一實施例，垂直溝道晶體管可以包括:多個柱狀物，其垂直地形成于襯底上且具有兩個橫向相對側(cè)壁；柵極介電層，其形成于柱狀物的兩個側(cè)壁上；第一柵極電極，其形成于該柵極介電層上方的柱狀物的任一側(cè)壁上；以及第二柵極電極，其中第二柵極電極的每一個與對應(yīng)第一柵極電極的上部分連接。[0014]依據(jù)本發(fā)明的又另一實施例，一種半導(dǎo)體裝置可以包括:垂直溝道晶體管，其包括在襯底上所形成且具有兩個橫向相對側(cè)壁的多個柱狀物、在柱狀物的兩個側(cè)壁上所形成的柵極介電層、及在該柵極介電層上的柱狀物的任一側(cè)壁上所形成的垂直柵極電極；電容器，其包括與柱狀物的上部分連接的儲存節(jié)點；以及掩埋位線，其與柱狀物的下部分連接?！緦＠綀D】【附圖說明】[0015]圖1A是描述依據(jù)本發(fā)明的第一實施例的垂直溝道晶體管的視圖。[0016]圖1B是沿著圖1A的線A-A’所取得的平面圖。[0017]圖1C是沿著圖1A的線B-B’所取得的平面圖。[0018]圖2是描述一半導(dǎo)體裝置的立體圖，其中將依據(jù)本發(fā)明的第一實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0019]圖3A至31是說明一用以制造依據(jù)本發(fā)明的第一實施例的垂直溝道晶體管的示范性方法的平面圖。[0020]圖4A至41是沿著圖3A至31的線C_C’所取得的剖面圖。[0021]圖5A至5C是說明一用以制造該半導(dǎo)體裝置的電容器的方法的視圖，其中將依據(jù)本發(fā)明的第一實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0022]圖6是描述依據(jù)本發(fā)明的第二實施例的垂直溝道晶體管的視圖。[0023]圖7是描述一半導(dǎo)體裝置的立體圖，其中將依據(jù)本發(fā)明的第二實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0024]圖8A至SE是說明一用以制造依據(jù)本發(fā)明的第二實施例的垂直溝道晶體管的示范性方法的視圖。[0025]圖9是描述依據(jù)本發(fā)明的第三實施例的垂直溝道晶體管的視圖。[0026]圖10是描述一半導(dǎo)體裝置的立體圖，其中將依據(jù)本發(fā)明的第三實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0027]圖1lA至IlJ是說明一用以制造依據(jù)本發(fā)明的第三實施例的垂直溝道晶體管的示范性方法的視圖。[0028]圖12A至12C是說明一用以制造該半導(dǎo)體裝置的電容器的方法的視圖，其中將依據(jù)本發(fā)明的第三實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0029]圖13是描述依據(jù)本發(fā)明的第四實施例的垂直溝道晶體管的視圖。[0030]圖14是描述一半導(dǎo)體裝置的立體圖，其中將依據(jù)本發(fā)明的第四實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0031]圖15A至15F是說明一用以制造依據(jù)本發(fā)明的第四實施例的垂直溝道晶體管的示范性方法的視圖。[0032]圖16A至16K是說明一用以形成該半導(dǎo)體裝置的掩埋位線的方法的視圖，其中將依據(jù)本發(fā)明的實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。【具體實施方式】[0033]下面將參考所附附圖來更詳細(xì)描述本發(fā)明的示范性實施例。然而，本發(fā)明可以以不同形式來實施及不應(yīng)該被解讀為受在此所述的實施例限制。更確切地說，提供這些實施例，以致于此揭露將是完全且完整的，以及完全將本發(fā)明的范圍傳達(dá)給熟習(xí)該項技藝者。遍及該揭露，相似附圖標(biāo)記意指在本發(fā)明的各種附圖及實施例中的相似部分。[0034]附圖沒有必要以比例繪制，以及在一些情況中，可以夸大比例，以便清楚地描述實施例的特征。當(dāng)指第一層是在第二層“上”或在襯底“上”時，不僅指該第一層是直接形成于該第二層上或該襯底上的情況，而且指第三層存在于該第一層與該第二層或該襯底間的情況。[0035]圖1A是描述依據(jù)本發(fā)明的第一實施例的垂直溝道晶體管的視圖。圖1B是沿著圖1A的線A-A’所取得的平面圖，以及圖1C是沿著圖1A的線B-B’所取得的平面圖。[0036]參考圖1A至1C，依據(jù)本發(fā)明的第一實施例的垂直溝道晶體管可以包括柱狀物26、第一柵極電極29、屏蔽柵極電極30及第二柵極電極36。[0037]首先，在半導(dǎo)體襯底21上形成多個柱狀物26，從該半導(dǎo)體襯底21的表面垂直地突出。在柱狀物26下方進(jìn)一步形成本體24。柱狀物26可以從本體24的表面垂直地突出?？梢栽谥鶢钗?6上形成硬掩膜層圖案22。所述多個柱狀物26可以具有矩陣配置。柱狀物26可以是四邊形柱狀物，每一四邊形柱狀物具有多個側(cè)壁。柱狀物26可以配置成在第一方向Y上以介電層25來隔離，以及可以在第二方向X上暴露彼此橫向相對的柱狀物26的第一及第二側(cè)壁。每一柱狀物26可以具有源極區(qū)、漏極區(qū)及溝道區(qū)(未編號)。該漏極區(qū)可以形成于該柱狀物26的上部分中，以及該源極區(qū)可以形成于該柱狀物26的下部分中。該溝道區(qū)可以形成于該漏極區(qū)與該源極區(qū)之間。該半導(dǎo)體襯底21、本體24及柱狀物26包括含硅物質(zhì)。例如，可以使用硅襯底或硅-鍺襯底。于是，該柱狀物26可以包括半導(dǎo)體柱狀物、硅柱狀物或硅-鍺柱狀物。[0038]在柱狀物26的第一側(cè)壁及第二側(cè)壁上形成柵極介電層28。該柵極介電層28可以包括氧化硅或高介電物質(zhì)。[0039]第一柵極電極29是形成于該柵極介電層28上，以覆蓋柱狀物26的第一側(cè)壁。屏蔽柵極電極30是形成于該柵極介電層28上，以覆蓋柱狀物26的第二側(cè)壁。屏蔽柵極電極30是形成具有比第一柵極電極29低的高度。第一柵極電極29可以是垂直柵極電極。[0040]連接至第一柵極電極29的側(cè)壁的上部分的第二柵極電極36是形成于所述多個柱狀物26之間。第二柵極電極36可以做為字線。第二柵極電極36可以具有被埋入所述多個柱狀物26間所界定的空間的上部分中的形狀。例如，第二柵極電極36可以埋入硬掩膜層圖案22間?？梢栽诘谝粬艠O電極29與屏蔽柵極電極30間形成第一介電層31，以及可以在屏蔽柵極電極30上形成第二介電層34。可以使該第一介電層31及該第二介電層34凹陷預(yù)定深度，以及可以在凹陷的該第一介電層31及該第二介電層34上形成第二柵極電極36。以該第二介電層34使鄰近第二柵極電極36的屏蔽柵極電極30隔離。[0041]第一柵極電極29及屏蔽柵極電極30具有在該第一方向Y上延伸的線狀垂直柵極結(jié)構(gòu)。第二柵極電極36具有以相同于第一柵極電極29的方式在該第一方向Y上延伸的形狀。第一柵極電極29及屏蔽柵極電極30可以包括金屬氮化物或低電阻金屬。例如，第一柵極電極29及屏蔽柵極電極30可以包括TiN、TiAlN,WN、TaN,W、Al、Ru、Pt、Au之類。該第二柵極電極36可以包括W、Al、Ru、Pt、Au之類?？梢允沟谝粬艠O電極29及第二柵極電極36凹陷預(yù)定深度，以及可以在凹陷的第一柵極電極29及第二柵極電極36上額外形成覆蓋層37ο[0042]依據(jù)圖1A至1C，依據(jù)本發(fā)明的第一實施例的垂直溝道晶體管具有雙柵極結(jié)構(gòu)，其中在柱狀物26的兩個側(cè)壁上形成屏蔽柵極電極30及第一柵極電極29。第一柵極電極29成為垂直溝道晶體管的柵極電極。再者，當(dāng)在柱狀物26的側(cè)壁上只形成第一柵極電極29時，第一柵極電極29可以形成實質(zhì)厚度。依據(jù)此事實，可以減少柵極電阻。屏蔽柵極電極30的作用是遮蔽相鄰柵極(亦即相鄰第一柵極電極29)所造成的電場，藉此可以使相鄰柵極效應(yīng)減至最小程度。[0043]圖2是描述一半導(dǎo)體裝置的立體圖，其中將依據(jù)本發(fā)明的第一實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0044]參考圖2，垂直溝道晶體管包括第一柵極電極104、第二柵極電極105及柱狀物103。在柱狀物103的側(cè)壁上形成屏蔽柵極電極106。當(dāng)使掩埋位線102及電容器108連接至垂直溝道晶體管時，可以實現(xiàn)像DRAM的半導(dǎo)體裝置。掩埋位線102可以與柱狀物103的下部分電性連接。掩埋位線102可以垂直地形成于半導(dǎo)體襯底101上及可以在第一方向上延伸。第一柵極電極104及第二柵極電極105可以在與該第一方向垂直相交的第二方向上延伸。電容器108可以與柱狀物103的上部分電性連接?？梢栽陔娙萜?08與柱狀物103間額外地形成接觸插塞107。雖然未顯示，但是電容器108可以包括儲存節(jié)點、介電層及平板節(jié)點(platenodes)。垂直溝道晶體管不僅可以應(yīng)用至像DRAM的存儲器，而且亦可以應(yīng)用至像快閃存儲器的非易失性存儲器。[0045]圖3A至31是說明一用以制造依據(jù)本發(fā)明的第一實施例的垂直溝道晶體管的示范性方法的平面圖。圖4A至41是沿著圖3A至31的線C-C’所取得的剖面圖。[0046]參考圖3A及4A，在半導(dǎo)體襯底21上形成硬掩膜層圖案22A。該半導(dǎo)體襯底21包括含硅物質(zhì)。例如，該半導(dǎo)體襯底21包括硅襯底或硅-鍺襯底。硬掩膜層圖案22A包括像氮化硅的氮化物。并且，硬掩膜層圖案22A可以包括氧化硅或非晶碳。硬掩膜層圖案22A可以具有包括氧化物或氮化物的多層結(jié)構(gòu)。例如，硬掩膜層圖案22A可以依硬掩膜(HM)氮化物及硬掩膜氧化物的順序來堆迭。并且，硬掩膜層圖案22A可以以硬掩膜氮化物、硬掩膜氧化物、硬掩膜氮氧化硅及硬掩膜碳的順序來堆迭。在包括硬掩膜氮化物的情況中，可以在該半導(dǎo)體襯底21與硬掩膜層圖案22A間額外地形成墊氧化物。該墊氧化物可以包括氧化硅?？梢栽谛纬捎惭谀雍?，通過使用光刻膠圖案來圖案化，以形成硬掩膜層圖案22A。硬掩膜層圖案22A可以形成為在第二方向上延伸。[0047]通過使用硬掩膜層圖案22A做為刻蝕掩膜，刻蝕該半導(dǎo)體襯底21預(yù)定深度，以形成多個本體24A。通過第一溝槽23使本體24A彼此分隔。通過第一溝槽23使該多個本體24A彼此分隔。通過第一溝槽23使該多個本體24A彼此分隔。本體24A是形成為從該半導(dǎo)體襯底21的表面垂直地延伸。本體24A具有橫向相對側(cè)壁。當(dāng)從上方觀看時，本體24A具有以第一溝槽23而彼此分隔的線性形狀。例如，本體24A具有在該第二方向上延伸的線性結(jié)構(gòu)。[0048]通過形成如上述的本體24A，在該半導(dǎo)體襯底21上形成包括本體24A及硬掩膜層圖案22A的多個結(jié)構(gòu)。通過第一溝槽23使該多個結(jié)構(gòu)彼此分隔。雖然未顯示，在界定第一溝槽23后，可以使用像金屬氮化物的物質(zhì)，在本體24A中額外地形成掩埋位線(BBL)。此將描述于后。[0049]接下來，形成層間介電層25A,以填充于本體24A間的空間。該層間介電層25A可以包括像氧化硅的氧化層?？梢砸訡MP(化學(xué)機械研磨)之類平坦化該層間介電層25A，直到暴露硬掩膜層圖案22A的表面為止。[0050]參考圖3B及4B，形成光刻膠圖案(未顯示)朝與本體24A相交的方向(亦即，第一方向)延伸。使用光刻膠圖案做為刻蝕阻障，刻蝕硬掩膜層圖案22A及本體24A。依據(jù)此事實，形成多個柱狀物26。當(dāng)刻蝕本體24A時，亦可以刻蝕該層間介電層25A及硬掩膜層圖案22A。于是，硬掩膜層圖案22A及該層間介電層25A可以分別留下如附圖標(biāo)記22及25所示。[0051]所述多個柱狀物26是以第二溝槽27來彼此分隔。本體24A留下如附圖標(biāo)記24所示，以及柱狀物26是形成于本體24上。所述多個柱狀物26可以具有矩陣配置。每一柱狀物26可以具有4個側(cè)壁。在任一方向(該第一方向，在該第一方向上以第一溝槽23使柱狀物26彼此分隔)上彼此相對的每一柱狀物26的側(cè)壁可以接觸該層間介電層25。換言之，該層間介電層25是形成于在該第一方向上配置的柱狀物26間。第二溝槽27暴露在該第二方向上配置的柱狀物26的其他橫向相對側(cè)壁(以下，稱為‘第一側(cè)壁及第二側(cè)壁’)。第二溝槽27在與第一溝槽23相交的方向上延伸，以及可以具有比第一溝槽23淺的深度。于是，柱狀物26是以多形成于每一本體24上。使該多個本體24以第一溝槽23彼此分隔，以及使所述多個柱狀物26以第二溝槽27而彼此分隔。[0052]參考圖3C及4C，在柱狀物26的第一側(cè)壁及第二側(cè)壁上形成柵極介電層28。該柵極介電層28可以經(jīng)由像熱氧化或等離子體氧化的氧化來形成。該柵極介電層28可以經(jīng)由化學(xué)氣相沉積(CVD)或原子層沉積(ALD)形成于整個表面上。該柵極介電層28可以包括氧化硅、高介電物質(zhì)之類。[0053]接下來，在形成有該柵極介電層28的柱狀物26的第一側(cè)壁及第二側(cè)壁上分別形成第一柵極電極29及初步屏蔽柵極電極30A。初步屏蔽柵極電極30A及第一柵極電極29在該第一方向上延伸。為了形成初步屏蔽柵極電極30A及第一柵極電極29，可以在整個表面上形成第一導(dǎo)電層后，實施回刻蝕工藝。依據(jù)此事實，可以同時形成初步屏蔽柵極電極30A及第一柵極電極29。該第一導(dǎo)電層可以包括氧化物、具有低反應(yīng)性的金屬氮化物或低電阻金屬。例如，初步屏蔽柵極電極30A可以包括TiN、TiAlN,WN、TaN,W、Al、Ru、Pt、Au之類。之后，在本實施例中，可以使用氮化鈦(TiN)，形成該第一導(dǎo)電層。[0054]參考圖3D及4D，形成第一介電層31A，以填充形成有第一柵極電極29及初步屏蔽柵極電極30A的柱狀物26間的空間。該第一介電層31A可以包括像氧化硅的氧化物。可以以CMP之類平坦化該第一介電層31A，直到暴露硬掩膜層圖案22的表面為止。[0055]參考圖3E及4E，形成光刻膠圖案32。光刻膠圖案32可以具有暴露初步屏蔽柵極電極30A的上表面的形狀。[0056]使用光刻膠圖案32做為刻蝕阻障，刻蝕初步屏蔽柵極電極30A預(yù)定深度。依據(jù)此事實，形成屏蔽柵極電極30，以及在屏蔽柵極電極30上界定間隙33。[0057]通過形成上述屏蔽柵極電極30，在柱狀物26的第一側(cè)壁及第二側(cè)壁上以自行對準(zhǔn)方式形成包括屏蔽柵極電極30及第一柵極電極29的雙柵極結(jié)構(gòu)。屏蔽柵極電極30及第一柵極電極29具有高度差。雖然第一柵極電極29做為垂直溝道晶體管的柵極電極，但是屏蔽柵極電極30沒有做為柵極電極。屏蔽柵極電極30可以實施遮蔽相鄰第一柵極電極29所造成的電場的功能，藉此可使相鄰柵極效應(yīng)減至最小程度。[0058]參考圖3F及4F，形成第二介電層34A，以填充間隙33。該第二介電層34A可以包括像氧化硅的氧化物。并且，該第二介電層34A可以包括像氮化硅的氮化物?？梢砸訡MP之類平坦化該第二介電層34A，直到暴露硬掩膜層圖案22的表面為止。該第二介電層34A是形成于屏蔽柵極電極30上。[0059]參考圖3G及4G，使該第一介電層31A及該第二介電層34A凹陷預(yù)定深度。依據(jù)此事實，界定凹部35。凹部35的深度可以相同于硬掩膜層圖案22的高度?？梢钥刂瓢疾?5的深度成比柱狀物26的上表面低。凹部35可以界定于相鄰硬掩膜層圖案22之間。因界定凹部35，暴露第一柵極電極29的側(cè)壁的上部分，以及該第一及第二介電層31及34保留在凹部35的底部上。凹部35是界定成沒有暴露屏蔽柵極電極30。[0060]參考圖3H及4H，形成第二柵極電極36，以填充凹部35。第二柵極電極36可以在該第一方向上延伸。為了形成第二柵極電極36，可以在整個表面上形成第二導(dǎo)電層后，實施回刻蝕工藝。該第二導(dǎo)電層可以包括W、Al、Ru、Pt、Au之類。此后，該第二導(dǎo)電層可以是由鎢(W)所形成。第二柵極電極36可以具有埋入凹部35的結(jié)構(gòu)。[0061]使第二柵極電極36與第一柵極電極29連接，以及通過該第一及第二介電層31及34，使第一及第二柵極電極29及36與屏蔽柵極電極30隔離。[0062]參考圖31及41，使第一及第二柵極電極29及36凹陷預(yù)定深度。形成覆蓋層37，以填充凹陷區(qū)域。該覆蓋層37可以包括像氧化硅的氧化層。通過以此方式形成該覆蓋層37，使第一及第二柵極電極29及36與周圍結(jié)構(gòu)隔離。[0063]圖5A至5C是說明一用以制造該半導(dǎo)體裝置的電容器的方法的視圖，其中將依據(jù)本發(fā)明的第一實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0064]參考圖5A，通過移除硬掩膜層圖案22，界定接觸孔38。因為該層間介電層25及該覆蓋層37是氧化硅以及硬掩膜層圖案22是氮化硅，所以可以使用磷酸以濕式刻蝕來移除硬掩膜層圖案22。依據(jù)此事實，通過該覆蓋層37及該層間介電層25，以自行界定方式界定接觸孔38。在接觸孔38的底部上暴露柱狀物26的上表面。[0065]參考圖5B，形成間隔物39，以包圍接觸孔38的側(cè)壁。間隔物39可以包括像氧化硅的氧化物。為了形成間隔物39，可以在沉積氧化硅后，實施回刻蝕工藝。[0066]形成埋入接觸孔38的接觸插塞40。接觸插塞40可以包括多晶硅、金屬之類。例如，在沉積多晶硅填充接觸孔38后，可以實施平坦化工藝。間隔物39包圍接觸插塞40的側(cè)壁。雖然未顯示，但是可以在形成接觸插塞40前，實施用以形成源極/漏極的離子注入。[0067]參考圖5C，在接觸插塞40上形成電容器的儲存節(jié)點41。儲存節(jié)點41可以具有柱形。在另一實施例中，儲存節(jié)點41可以具有圓柱形。做為用以形成儲存節(jié)點41的方法，可以采用眾所皆知方法。例如，在形成模層(moldlayer)(未顯示)后，通過刻蝕該模層，形成開口部，以及在開口部中形成儲存節(jié)點41。然后，以全浸工藝(fulldip-outprocess)移除該模層。[0068]雖然未顯示，但是可以額外地形成用以支撐儲存節(jié)點41的外壁的支撐物。例如，在該模層上形成用于支撐物的物質(zhì)，以及可以在實施該全浸工藝前，通過部分刻蝕該用于支撐物的物質(zhì)，形成支撐物。再者，可以在儲存節(jié)點41上額外地形成介電層及平板節(jié)點。[0069]圖6是描述依據(jù)本發(fā)明的第二實施例的垂直溝道晶體管的視圖。[0070]參考圖6，依據(jù)本發(fā)明的第一實施例的垂直溝道晶體管可以包括柱狀物26、第一柵極電極29及第二柵極電極36。[0071]首先，在半導(dǎo)體襯底21上形成多個柱狀物26，從該半導(dǎo)體襯底21的表面垂直地突出?？梢栽谥鶢钗?6下方進(jìn)一步形成本體24。柱狀物26可以從本體24的表面垂直地突出?？梢栽谥鶢钗?6上形成硬掩膜層圖案22。所述多個柱狀物26可以具有矩陣配置。柱狀物26可以是四邊形柱狀物，每一四邊形柱狀物具有多個側(cè)壁。柱狀物26可以配置成在第一方向Y上以層間介電層來隔離，以及可以在第二方向X上暴露彼此橫向相對的柱狀物26的第一及第二側(cè)壁。每一柱狀物26可以具有源極區(qū)、漏極區(qū)及溝道區(qū)(未編號)。該漏極區(qū)可以形成于該柱狀物26的上部分中，以及該源極區(qū)可以形成于該柱狀物26的下部分中。該溝道區(qū)可以形成于該漏極區(qū)與該源極區(qū)之間。該半導(dǎo)體襯底21、本體24及柱狀物26包括含硅物質(zhì)。例如，可以使用硅襯底或硅-鍺襯底。于是，該柱狀物26可以包括半導(dǎo)體柱狀物、硅柱狀物或硅-鍺柱狀物。[0072]在柱狀物26的第一側(cè)壁及第二側(cè)壁上形成柵極介電層28。該柵極介電層28可以包括氧化硅或高介電物質(zhì)。[0073]第一柵極電極29是形成于該柵極介電層28上，以覆蓋柱狀物26的第一側(cè)壁。第一柵極電極29是垂直柵極電極。第一柵極電極29沒有形成于柱狀物26的第二側(cè)壁上。并且，不像該第一實施例，沒有形成覆蓋第二側(cè)壁的屏蔽柵極電極。[0074]連接至第一柵極電極29的側(cè)壁的上部分的第二柵極電極36是形成于所述多個柱狀物26之間。第二柵極電極36可以做為字線。第二柵極電極36可以具有埋入在所述多個柱狀物26間所界定的空間的上部分的形狀。例如，第二柵極電極36可以埋入硬掩膜層圖案22間?？梢栽诘谝粬艠O電極29與鄰接柱狀物26間形成第一介電層31及第二介電層34。可以使該第一介電層31及該第二介電層34凹陷預(yù)定深度，以及可以在凹陷的該第一介電層31及該第二介電層34上形成第二柵極電極36。[0075]第一柵極電極29具有在該第一方向Y上延伸的線狀垂直柵極結(jié)構(gòu)。第二柵極電極36具有以相同于第一柵極電極29的方式在該第一方向Y延伸的形狀。第一柵極電極29可以包括金屬氮化物或低電阻金屬。例如，第一柵極電極29可以包括TiN、TiAlN、WN、TaN、W、Al、Ru、Pt、Au之類。第二柵極電極36可以包括W、Al、Ru、Pt、Au之類?？梢允沟谝粬艠O電極29及第二柵極電極36凹陷預(yù)定深度，以及可以在凹陷的第一柵極電極29及第二柵極電極36上額外形成覆蓋層37。[0076]依據(jù)圖6，依據(jù)本發(fā)明的第二實施例的垂直溝道晶體管具有單柵極結(jié)構(gòu)，其中只在柱狀物26的側(cè)壁上形成第一柵極電極29。第一柵極電極29變成垂直溝道晶體管的柵極電極。再者，當(dāng)在柱狀物26的側(cè)壁上只形成第一柵極電極29時，第一柵極電極29可以形成實質(zhì)厚度。依據(jù)此事實，可以減少柵極電阻。特別地，因為只形成第一柵極電極29而沒有形成屏蔽柵極電極，所以可以根本地防止相鄰柵極效應(yīng)。[0077]圖7是描述一半導(dǎo)體裝置的立體圖，其中將依據(jù)本發(fā)明的第二實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0078]參考圖7，垂直溝道晶體管包括第一柵極電極204、第二柵極電極205及柱狀物203。當(dāng)掩埋位線202及電容器207連接至垂直溝道晶體管時，可以實現(xiàn)像DRAM的半導(dǎo)體裝置。掩埋位線202可以與柱狀物203的下部分電性連接。掩埋位線202可以垂直地形成于半導(dǎo)體襯底201上及可以在第一方向上延伸。第一柵極電極204及第二柵極電極205可以在與該第一方向垂直相交的第二方向上延伸。電容器207可以與柱狀物203的上部分電性連接?？梢栽陔娙萜?07與柱狀物203間額外地形成接觸插塞206。雖然未顯示，電容器207可以包括儲存節(jié)點、介電層及平板節(jié)點。垂直溝道晶體管不僅可以應(yīng)用至像DRAM的存儲器，而且亦可以應(yīng)用至像快閃存儲器的非易失性存儲器。[0079]圖8A至SE是說明一用以制造依據(jù)本發(fā)明的第二實施例的垂直溝道晶體管的示范性方法的視圖。不像該第一實施例，當(dāng)界定間隙時，完全移除屏蔽柵極電極。以下，將針對在界定間隙前的程序，參考圖4A至4D。[0080]參考圖8A，形成光刻膠圖案32。光刻膠圖案32可以具有暴露初步屏蔽柵極電極30A的上表面的形狀。[0081]使用光刻膠圖案32做為刻蝕阻障，完全移除暴露初步屏蔽柵極電極30A。依據(jù)此事實，界定間隙33。不像該第一實施例，在該第二實施例中，當(dāng)完全移除初步屏蔽柵極電極30A時，沒有形成屏蔽柵極電極。以此方式所移除的初步屏蔽柵極電極30A可以是犧牲柵極電極。[0082]通過完全移除上述初步屏蔽柵極電極30A，只有第一柵極電極29保留在柱狀物26的側(cè)壁上。[0083]第一柵極電極29做為垂直溝道晶體管的柵極電極。通過沒有形成屏蔽柵極電極，可以根本地防止相鄰柵極所造成的相鄰柵極效應(yīng)。[0084]參考圖SB，形成第二介電層34A，以填充間隙33。該第二介電層34A可以包括像氧化硅的氧化物。并且，該第二介電層34A可以包括像氮化硅的氮化物?？梢砸訡MP之類平坦化該第二介電層34A，直到暴露硬掩膜層圖案22的表面為止。[0085]參考圖8C，使該第一介電層31A及該第二介電層34A凹陷預(yù)定深度。依據(jù)此事實，界定凹部35。凹部35的深度可以相同于硬掩膜層圖案22的高度?？梢钥刂瓢疾?5的深度成比柱狀物26的上表面低。凹部35可以界定于相鄰硬掩膜層圖案22之間。因界定凹部35，暴露第一柵極電極29的側(cè)壁的上部分，以及該第一及第二介電層31及34保留在凹部35的底部上。[0086]參考圖8D，形成第二柵極電極36，以填充凹部35。第二柵極電極36可以在該第一方向上延伸。為了形成第二柵極電極36，可以在整個表面上形成第二導(dǎo)電層后，實施回刻蝕工藝。該第二導(dǎo)電層可以包括W、Al、Ru、Pt、Au之類。該第二導(dǎo)電層可以是由鎢(W)所形成。第二柵極電極36可以具有埋入凹部35的結(jié)構(gòu)。[0087]使第二柵極電極36與第一柵極電極29的側(cè)壁的上部分連接，以及可以通過該第一及第二介電層31及34，使第一及第二柵極電極29及36與鄰接柱狀物26隔離。[0088]參考圖8E，使第一及第二柵極電極29及36凹陷預(yù)定深度。形成覆蓋層37，以填充凹陷區(qū)域。該覆蓋層37可以包括像氧化硅的氧化層。通過以此方式形成該覆蓋層37，使第一及第二柵極電極29及36與周圍結(jié)構(gòu)隔離。[0089]隨后形成接觸插塞及電容器。對于用以形成接觸插塞及電容器的方法，可以參考圖5A至5C。[0090]圖9是描述依據(jù)本發(fā)明的第三實施例的垂直溝道晶體管的視圖。[0091]參考圖9，依據(jù)本發(fā)明的第三實施例的垂直溝道晶體管可以包括柱狀物54、第一柵極電極57、屏蔽柵極電極58及第二柵極電極66。[0092]首先，在半導(dǎo)體襯底51上形成多個柱狀物54，從該半導(dǎo)體襯底51的表面垂直地突出。可以在柱狀物54下方進(jìn)一步形成本體53。柱狀物54可以從本體53的表面垂直地突出。所述多個柱狀物54可以具有矩陣配置。柱狀物54可以是四邊形柱狀物，每一四邊形柱狀物具有多個側(cè)壁。柱狀物54可以配置成在第一方向Y上以層間介電層(未顯示)來隔離，以及可以在第二方向X上暴露彼此橫向相對的柱狀物54的第一及第二側(cè)壁。每一柱狀物54可以具有源極區(qū)、漏極區(qū)及溝道區(qū)(未編號)。該漏極區(qū)可以形成于該柱狀物54的上部分中，以及該源極區(qū)可以形成于該柱狀物54的下部分中。該溝道區(qū)可以形成于該漏極區(qū)與該源極區(qū)之間。該半導(dǎo)體襯底51、本體53及柱狀物54包括含硅物質(zhì)。例如，可以使用硅襯底或硅-鍺襯底。于是，該柱狀物54可以包括半導(dǎo)體柱狀物、硅柱狀物或硅-鍺柱狀物。[0093]在柱狀物54的第一側(cè)壁及第二側(cè)壁上形成柵極介電層56。該柵極介電層56可以包括氧化硅或高介電物質(zhì)。[0094]第一柵極電極57是形成于該柵極介電層56上，以覆蓋柱狀物54的第一側(cè)壁。第一柵極電極57可以是垂直柵極電極。屏蔽柵極電極58是形成為覆蓋柱狀物54的第二側(cè)壁。屏蔽柵極電極58可以形成有比第一柵極電極57低的高度。并且，第一柵極電極57及屏蔽柵極電極58可以形成有比柱狀物54的高度低的高度。[0095]連接至第一柵極電極57的側(cè)壁的上部分的第二柵極電極66是形成于所述多個柱狀物54之間。第二柵極電極66可以做為字線。第二柵極電極66可以具有被埋入所述多個柱狀物54間所界定的空間的上部分中的形狀。例如，第二柵極電極66可以埋入硬掩膜層圖案52間?？梢栽诘谝粬艠O電極57與屏蔽柵極電極58間形成第一介電層59，以及可以在屏蔽柵極電極58上形成第二介電層62?？梢允乖摰谝唤殡妼?9及該第二介電層62凹陷有預(yù)定深度，以及第二柵極電極66可以形成于凹陷的該第一介電層59上。以該第二介電層62使相鄰于第二柵極電極66的屏蔽柵極電極58分隔?？梢栽谠摰诙殡妼?2及第一柵極電極57上形成間隔物64。可以通過間隔物64，使第二柵極電極66與周圍結(jié)構(gòu)分隔?？梢栽诘诙艠O電極66上額外地形成覆蓋層67。[0096]第一柵極電極57及屏蔽柵極電極58具有在該第一方向Y上延伸的線狀垂直柵極結(jié)構(gòu)。第二柵極電極66具有以相同于第一柵極電極57的方式在該第一方向Y上延伸的形狀。第一柵極電極57及屏蔽柵極電極58可以包括金屬氮化物或低電阻金屬。例如，第一柵極電極57及屏蔽柵極電極58可以包括TiN、TiAlN,WN、TaN、W、Al、Ru、Pt、Au之類。第二柵極電極66可以包括W、Al、Ru、Pt、Au之類。。[0097]依據(jù)圖9，依據(jù)本發(fā)明的第三實施例的垂直溝道晶體管具有雙柵極結(jié)構(gòu)，其中在柱狀物54的兩個側(cè)壁上形成屏蔽柵極電極58及第一柵極電極57。第一柵極電極57成為垂直溝道晶體管的柵極電極。再者，當(dāng)在柱狀物54的側(cè)壁上只形成第一柵極電極57時，第一柵極電極57可以形成實質(zhì)厚度。依據(jù)此事實，可以減少柵極電阻。屏蔽柵極電極58的作用是遮蔽相鄰柵極所造成的電場，藉此可以使相鄰柵極效應(yīng)減至最小程度。[0098]圖10是描述一半導(dǎo)體裝置的立體圖，其中將依據(jù)本發(fā)明的第三實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0099]參考圖10，垂直溝道晶體管包括第一柵極電極304、第二柵極電極305及柱狀物303。在柱狀物303的側(cè)壁上形成屏蔽柵極電極306。當(dāng)使掩埋位線302及電容器308連接至垂直溝道晶體管時，可以實現(xiàn)像DRAM的半導(dǎo)體裝置。掩埋位線302可以與柱狀物303的下部分電性連接。掩埋位線302可以垂直地形成于半導(dǎo)體襯底301上及可以在第一方向上延伸。第一柵極電極304及第二柵極電極305可以在與該第一方向垂直相交的第二方向上延伸。電容器308可以與柱狀物303的上部分電性連接?？梢栽陔娙萜?08與柱狀物303間額外地形成接觸插塞307。雖然未顯示，但是電容器308可以包括儲存節(jié)點、一介電層及平板節(jié)點。垂直溝道晶體管不僅可以應(yīng)用至像DRAM的存儲器，而且亦可以應(yīng)用至像快閃存儲器的非易失性存儲器。[0100]圖1lA至IlJ是說明一用以制造依據(jù)本發(fā)明的第三實施例的垂直溝道晶體管的示范性方法的視圖。[0101]參考圖11A，在半導(dǎo)體襯底51上形成硬掩膜層圖案52A。該半導(dǎo)體襯底51包括含硅物質(zhì)。例如，該半導(dǎo)體襯底51包括硅襯底或硅-鍺襯底。硬掩膜層圖案52A包括像氮化硅的氮化物。并且，硬掩膜層圖案52A可以包括氧化硅或非晶碳。硬掩膜層圖案52A可以具有包括氧化物或氮化物的多層結(jié)構(gòu)。例如，硬掩膜層圖案52A可以依硬掩膜(HM)氮化物及硬掩膜氧化物的順序來堆迭。并且，硬掩膜層圖案52A可以以硬掩膜氮化物、硬掩膜氧化物、硬掩膜氮氧化硅及硬掩膜碳的順序來堆迭。在包括硬掩膜氮化物的情況中，可以在該半導(dǎo)體襯底51與硬掩膜層圖案52A間額外地形成墊氧化物。該墊氧化物可以包括氧化硅?？梢栽谛纬捎惭谀雍?，通過使用光刻膠圖案來圖案化，以形成硬掩膜層圖案52A。硬掩膜層圖案52A可以形成為在第二方向上延伸。[0102]通過使用硬掩膜層圖案52A做為刻蝕掩膜，刻蝕該半導(dǎo)體襯底51預(yù)定深度，以形成多個本體53A。通過第一溝槽(未顯示)使本體53A彼此分隔。通過第一溝槽使該多個本體53A彼此分隔。本體53A是形成為從該半導(dǎo)體襯底51的表面垂直地延伸。本體53A具有橫向相對側(cè)壁。當(dāng)從上方觀看時，本體53A具有以第一溝槽而彼此分隔的線性形狀。例如，本體53A具有在該第二方向上延伸的線性結(jié)構(gòu)。對于第一溝槽，可以參考圖3A的第一溝槽23。[0103]通過形成上述本體53A，在該半導(dǎo)體襯底51上形成包括本體53A及硬掩膜層圖案52A的多個結(jié)構(gòu)。通過第一溝槽使該多個結(jié)構(gòu)彼此分隔。雖然未顯示，在界定第一溝槽后，可以使用像金屬氮化物的物質(zhì)，在本體53A中額外地形成掩埋位線(BBL)。此將描述于后。[0104]接下來，形成層間介電層(未顯示)，以填充于本體53A間的空間。該層間介電層可以包括像氧化硅的氧化層?？梢砸訡MP(化學(xué)機械研磨)之類平坦化該層間介電層，直到暴露硬掩膜層圖案52A的表面為止。對于該層間介電層，可以參考圖3A的層間介電層25A。[0105]參考圖11B,形成光刻膠圖案(未顯不)朝與本體53A相交的方向(亦即，第一方向)延伸。使用光刻膠圖案做為刻蝕阻障，刻蝕硬掩膜層圖案52A及本體53A。依據(jù)此事實，形成多個柱狀物54。當(dāng)刻蝕本體53A時，亦可以刻蝕硬掩膜層圖案52A。于是，硬掩膜層圖案52A可以留下如附圖標(biāo)記52所示。[0106]所述多個柱狀物54是以第二溝槽55來彼此分隔。本體53A留下如附圖標(biāo)記53所示，以及柱狀物54是形成于本體53上。所述多個柱狀物54可以具有矩陣配置。每一柱狀物54可以具有4個側(cè)壁。在任一方向(該第一方向，在該第一方向上以第一溝槽使柱狀物54彼此分隔)上彼此相對的每一柱狀物54的側(cè)壁可以接觸該層間介電層。換言之，該層間介電層是形成于在該第一方向上配置的柱狀物54間。第二溝槽55暴露在該第二方向上配置的柱狀物54的其他橫向相對側(cè)壁(以下，稱為‘第一側(cè)壁及第二側(cè)壁’)。第二溝槽55在與第一溝槽相交的方向上延伸，以及可以具有比第一溝槽淺的深度。于是，柱狀物54是以多形成于每一本體53上。使該多個本體53以第一溝槽彼此分隔，以及使所述多個柱狀物54以第二溝槽55彼此分隔。[0107]參考圖11C，在柱狀物54的第一側(cè)壁及第二側(cè)壁上形成柵極介電層56。該柵極介電層56可以經(jīng)由像熱氧化或等離子體氧化的氧化來形成。該柵極介電層56可以經(jīng)由化學(xué)氣相沉積(CVD)或原子層沉積(ALD)而形成于整個表面上。該柵極介電層56可以包括氧化硅、高介電物質(zhì)之類。[0108]接下來，在形成有該柵極介電層56的柱狀物54的第一側(cè)壁及第二側(cè)壁上分別形成初步第一柵極電極57A及初步屏蔽柵極電極58A。初步屏蔽柵極電極58A及初步第一柵極電極57A在該第一方向上延伸。為了形成初步屏蔽柵極電極58A及初步第一柵極電極57A，可以在整個表面上形成第一導(dǎo)電層后，實施回刻蝕工藝。依據(jù)此事實，可以同時形成初步屏蔽柵極電極58A及初步第一柵極電極57A。該第一導(dǎo)電層可以包括氧化物、具有低反應(yīng)性的金屬氮化物或低電阻金屬。例如，初步屏蔽柵極電極58A可以包括TiN、TiAlN,WN、TaN、W、Al、Ru、Pt、Au之類。之后，在本實施例中，可以使用氮化鈦(TiN)，形成該第一導(dǎo)電層。[0109]參考圖11D，形成第一介電層59A，以填充形成有初步第一柵極電極57A及初步屏蔽柵極電極58A的柱狀物54間的空間。該第一介電層59A可以包括像氧化硅的氧化物?？梢砸訡MP之類平坦化該第一介電層59A，直到暴露硬掩膜層圖案52的表面為止。[0110]參考圖11E，形成光刻膠圖案60。光刻膠圖案60可以具有暴露初步屏蔽柵極電極58A的上表面的形狀。[0111]使用光刻膠圖案60做為刻蝕阻障，將初步屏蔽柵極電極58A刻蝕預(yù)定深度。依據(jù)此事實，形成屏蔽柵極電極58，以及在屏蔽柵極電極58上界定間隙61。[0112]參考圖11F，形成第二介電層62A，以填充間隙61。該第二介電層62A可以包括像氧化硅的氧化物。并且，該第二介電層62A可以包括像氮化硅的氮化物?？梢砸訡MP之類平坦化該第二介電層62A，直到暴露硬掩膜層圖案52的表面為止。該第二介電層62A是形成于屏蔽柵極電極58上。[0113]參考圖11G,使初步第一柵極電極57A、該第一介電層59A及該第二介電層62A凹陷預(yù)定深度。依據(jù)此事實，界定第一凹部63。第一凹部63的深度比柱狀物54的上表面低。通過第一凹部63形成第一柵極電極57，以及暴露第一柵極電極57的上表面。第一及第二介電層59及62保留在第一凹部63的底部上。第一凹部63是界定成沒有暴露屏蔽柵極電極58。換句話說，該第二介電層62在屏蔽柵極電極58上保留預(yù)定厚度。[0114]通過形成上述第一柵極電極57，在柱狀物54的第一側(cè)壁及第二側(cè)壁上以自行對準(zhǔn)方式形成包括屏蔽柵極電極58及第一柵極電極57的雙柵極結(jié)構(gòu)。屏蔽柵極電極58及第一柵極電極57具有高度差。屏蔽柵極電極58具有比第一柵極電極57低的高度。雖然第一柵極電極57做為垂直溝道晶體管的柵極電極，但是屏蔽柵極電極58沒有做為柵極電極。屏蔽柵極電極58可以實施遮蔽相鄰第一柵極電極57所造成的電場的功能，藉此可使相鄰柵極效應(yīng)減至最小程度。[0115]參考圖11H，在第一凹部63的兩個側(cè)壁上形成間隔物64。間隔物64可以使用像氧化硅的氧化物來形成。例如，間隔物64是通過在整個表面上沉積氧化硅及然后實施回刻蝕所形成。間隔物64的厚度可以相同于下面的第一柵極電極57的厚度。[0116]部分回刻蝕該第一介電層59，以與間隔物64自行對準(zhǔn)。通過此事實，暴露第一柵極電極57的側(cè)壁的上部分。當(dāng)回刻蝕該第一介電層59時，控制深度，以便沒有暴露屏蔽柵極電極58。亦即，第二介電層62保留在屏蔽柵極電極58上。[0117]通過依此方式使用間隔物64回刻蝕該第一介電層59，如附圖標(biāo)記65所示，暴露第一柵極電極57的側(cè)壁的上部分。[0118]參考圖111，形成第二柵極電極66，以填充在該第一介電層59上所界定的空間。第二柵極電極66可以在該第一方向上延伸。為了形成第二柵極電極66，在整個表面上形成第二導(dǎo)電層后，可以實施回刻蝕工藝。該第二導(dǎo)電層可以包括W、Al、Ru、Pt、Au之類。之后，該第二導(dǎo)電層可以由鎢(W)所形成。第二柵極電極66可以具有掩埋結(jié)構(gòu)。[0119]使第二柵極電極66與第一柵極電極57連接，以及可以使第二柵極電極66通過該第一及第二介電層59及62與屏蔽柵極電極58隔離。[0120]從上面敘述可輕易得知，依據(jù)本發(fā)明的第三實施例的垂直溝道晶體管具有雙柵極結(jié)構(gòu)，其中在柱狀物54的兩個側(cè)壁上形成第一柵極電極57及屏蔽柵極電極58。[0121]參考圖11J，使第二柵極電極66的表面凹陷。[0122]形成覆蓋層67，以填充在凹陷第二柵極電極66上所界定的空間。該覆蓋層67可以包括像氧化硅的氧化層。通過依此方式形成該覆蓋層67，使該第一及第二柵極電極57及58與周圍結(jié)構(gòu)隔離。[0123]圖12A至12C是說明一用以制造該半導(dǎo)體裝置的電容器的方法的視圖，其中將依據(jù)本發(fā)明的第三實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0124]參考圖12A，通過移除硬掩膜層圖案52，界定接觸孔68。因為間隔物64及該覆蓋層67是氧化硅及硬掩膜層圖案52是氮化硅，所以可以經(jīng)由使用磷酸的濕式刻蝕，移除硬掩膜層圖案52。依據(jù)此事實，通過該覆蓋層67及間隔物64，以自行界定方式界定接觸孔68。在接觸孔68的底部上暴露柱狀物54的上表面。[0125]參考圖12B，形成接觸插塞69，以埋入接觸孔68中。接觸插塞69可以包括多晶硅、金屬之類。例如，在沉積多晶硅以填充接觸孔68后，可以實施平坦化工藝。間隔物64包圍接觸插塞69的側(cè)壁。雖然未顯示，可以在形成接觸插塞69前，實施用以形成源極/漏極的離子注入。[0126]參考圖12C，在接觸插塞69上形成電容器的儲存節(jié)點70。儲存節(jié)點70可以具有柱狀。在另一實施例中，儲存節(jié)點70可以具有圓柱形。做為用以形成儲存節(jié)點70的方法，可以采用眾所皆知方法。例如，在形成模層(未顯示)后，通過刻蝕該模層，形成開口部，以及在開口部中形成儲存節(jié)點70。然后，以全浸工藝移除該模層。[0127]雖然未顯示，但是可以額外地形成用以支撐儲存節(jié)點70的外壁的支撐物。例如，在該模層上形成用于支撐物的物質(zhì)，以及可以在實施該全浸工藝前，通過部分刻蝕該用于支撐物的物質(zhì)，形成支撐物。再者，可以在儲存節(jié)點70上額外地形成介電層及平板節(jié)點。[0128]圖13是描述依據(jù)本發(fā)明的第四實施例的垂直溝道晶體管的視圖。[0129]參考圖13，依據(jù)本發(fā)明的第四實施例的垂直溝道晶體管可以包括柱狀物54、第一柵極電極57及第二柵極電極66。[0130]首先，在半導(dǎo)體襯底51上形成多個柱狀物54，從該半導(dǎo)體襯底51的表面垂直地突出。在柱狀物54下方進(jìn)一步形成本體53。柱狀物54可以從本體53的表面垂直地突出。所述多個柱狀物54可以具有矩陣配置。柱狀物54可以是四邊形柱狀物，每一四邊形柱狀物具有多個側(cè)壁。柱狀物54可以配置成在第一方向Y上以層間介電層(未顯示)來隔離，以及可以在第二方向X上暴露彼此橫向相對的柱狀物54的第一及第二側(cè)壁。每一柱狀物54可以具有源極區(qū)、漏極區(qū)及溝道區(qū)(未編號)。該漏極區(qū)可以形成于該柱狀物54的上部分中，以及該源極區(qū)可以形成于該柱狀物54的下部分中。該溝道區(qū)可以形成于該漏極區(qū)與該源極區(qū)之間。該半導(dǎo)體襯底51、本體53及柱狀物54包括含硅物質(zhì)。例如，可以使用硅襯底或硅-鍺襯底。于是，該柱狀物54可以包括半導(dǎo)體柱狀物、硅柱狀物或硅-鍺柱狀物。[0131]在柱狀物54的第一側(cè)壁及第二側(cè)壁上形成柵極介電層56。該柵極介電層56可以包括氧化硅或高介電物質(zhì)。[0132]第一柵極電極57是形成于該柵極介電層56上，以覆蓋柱狀物54的第一側(cè)壁。第一柵極電極57可以形成為比柱狀物54的高度低。第一柵極電極57可以成為垂直柵極電極。[0133]連接至第一柵極電極57的側(cè)壁的上部分的第二柵極電極66是形成于所述多個柱狀物54之間。第二柵極電極66可以做為字線。第二柵極電極66可以具有被埋入所述多個柱狀物54間所界定的空間的上部分中的形狀。例如，第二柵極電極66可以埋入硬掩膜層圖案52間。可以在第一柵極電極57與鄰接柱狀物54間形成第一介電層59。第一柵極電極57與第二介電層62可以具有相同高度。該第一介電層59可以具有比第一柵極電極57及該第二介電層62低的高度。該第二介電層62可以形成于柱狀物54的背向側(cè)壁上。可以使該第一介電層59凹陷預(yù)定深度，以及第二柵極電極66可以形成于凹陷的該第一介電層59上?？梢栽谠摰诙殡妼?2及第一柵極電極57上形成間隔物64?？梢允沟诙艠O電極66以間隔物64與周圍結(jié)構(gòu)隔離。可以在第二柵極電極66上額外地形成覆蓋層67。[0134]第一柵極電極57具有在該第一方向Y上延伸的線狀垂直柵極結(jié)構(gòu)。第二柵極電極66具有以相同于第一柵極電極57的方式在該第一方向Y上延伸的形狀。第一柵極電極57可以包括金屬氮化物或低電阻金屬。例如，第一柵極電極57可以包括TiN、TiAlN,WN,TaN、W、Al、Ru、Pt、Au之類。第二柵極電極66可以包括W、Al、Ru、Pt、Au之類。[0135]依據(jù)圖13，依據(jù)本發(fā)明的第四實施例的垂直溝道晶體管具有單柵極結(jié)構(gòu)，其中只在柱狀物54的側(cè)壁上形成第一柵極電極57。第一柵極電極57成為垂直溝道晶體管的柵極電極。再者，當(dāng)在柱狀物54的側(cè)壁上只形成第一柵極電極57時，第一柵極電極57可以形成實質(zhì)厚度。依據(jù)此事實，可以減少柵極電阻。特別地，因為只形成第一柵極電極57而沒形成屏蔽柵極電極，所以可以根本地防止相鄰柵極效應(yīng)。[0136]圖14是描述一半導(dǎo)體裝置的立體圖，其中將依據(jù)本發(fā)明的第四實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0137]參考圖14，垂直溝道晶體管包括第一柵極電極404、第二柵極電極405及柱狀物403。當(dāng)使掩埋位線402及電容器407連接至垂直溝道晶體管時，可以實現(xiàn)像DRAM的半導(dǎo)體裝置。掩埋位線402可以與柱狀物403的下部分電性連接。掩埋位線402可以垂直地形成于半導(dǎo)體襯底401上及可以在第一方向上延伸。第一柵極電極404及第二柵極電極405可以在與該第一方向垂直相交的第二方向上延伸。電容器407可以與柱狀物403的上部分電性連接。可以在電容器407與柱狀物403間額外地形成接觸插塞406。雖然未顯示，電容器407可以包括儲存節(jié)點、介電層及平板節(jié)點。垂直溝道晶體管不僅可以應(yīng)用至像DRAM的存儲器，而且亦可以應(yīng)用至像快閃存儲器的非易失性存儲器。[0138]圖15A至15F是說明用以制造依據(jù)本發(fā)明的第四實施例的垂直溝道晶體管的示范性方法的視圖。不像該第三實施例，當(dāng)界定間隙時，完全移除屏蔽柵極電極。以下，對于在界定間隙前的工藝，將參考圖1lA至11D。[0139]參考圖15A，形成光刻膠圖案60。光刻膠圖案60可以具有暴露初步屏蔽柵極電極58A的上表面的形狀。[0140]使用光刻膠圖案60做為刻蝕阻障，完全刻蝕初步屏蔽柵極電極58A。依據(jù)此事實，界定間隙61。依此方式移除的初步屏蔽柵極電極58A可以成為犧牲柵極電極。[0141]通過完全移除初步屏蔽柵極電極58A，只有初步第一柵極電極57A保留在等柱狀物54的側(cè)壁上。[0142]參考圖15B，形成第二介電層62A，以填充間隙61。該第二介電層62A可以包括像氧化硅的氧化物。并且，該第二介電層62A可以包括像氮化硅的氮化物?？梢砸訡MP之類平坦化該第二介電層62A，直到暴露硬掩膜層圖案52的表面為止。[0143]參考圖15C,使初步第一柵極電極57A、該第一介電層59A及該第二介電層62A凹陷預(yù)定深度。依據(jù)此事實，界定第一凹部63。第一凹部63的深度可以比柱狀物54的上表面低。通過第一凹部63形成第一柵極電極57，以及暴露第一柵極電極57的上表面。第一及第二介電層59及62保留在第一凹部63的底部上。[0144]第一柵極電極57做為垂直溝道晶體管的柵極電極。通過沒有形成屏蔽柵極電極，可以根本地防止相鄰柵極所造成的相鄰柵極效應(yīng)。[0145]參考圖15D，在第一凹部63的兩個側(cè)壁上形成間隔物64。間隔物64可以由像氧化硅的氧化物所形成。例如，間隔物64可以通過在整個表面上沉積氧化硅及回刻蝕該氧化硅來形成。間隔物64的厚度可以相同于下面的第一柵極電極57的厚度。[0146]部分回刻蝕該第一介電層59，以與間隔物64自行對準(zhǔn)。由于此事實，暴露第一柵極電極57的側(cè)壁的上部分。[0147]通過依此方式使用間隔物64回刻蝕該第一介電層59，如附圖標(biāo)記65所示，暴露第一柵極電極57的側(cè)壁的上部分。[0148]參考圖15E，形成第二柵極電極66，以填充在該第一介電層59上所界定的空間。第二柵極電極66可以在該第一方向上延伸。為了形成第二柵極電極66，在整個表面上形成第二導(dǎo)電層后，可以實施回刻蝕工藝。該第二導(dǎo)電層可以包括W、Al、Ru、Pt、Au之類。該第二導(dǎo)電層可以由鎢(W)所形成。第二柵極電極66可以具有掩埋結(jié)構(gòu)。[0149]使第二柵極電極66與第一柵極電極57的側(cè)壁的上部分連接。[0150]從上面敘述可輕易得知，依據(jù)本發(fā)明的第四實施例的垂直溝道晶體管具有單柵極結(jié)構(gòu)，其中只在柱狀物54的任一側(cè)壁上形成第一柵極電極57。[0151]參考圖15F,使第二柵極電極66的表面凹陷。[0152]形成覆蓋層67，以填充在凹陷的第二柵極電極66上所界定的空間。該覆蓋層67可以包括像氧化硅的氧化物。[0153]接著形成接觸插塞及電容器。對于用以形成接觸插塞及電容器的方法，可以參考圖12A至12C。[0154]下面將描述用以形成依據(jù)本發(fā)明的第一至第四實施例的掩埋位線的方法。以下，將說明用以形成該半導(dǎo)體裝置的掩埋位線的方法，其中將圖2所示的依據(jù)該第一實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。相同方法可以應(yīng)用至其他實施例。在圖3B中，在形成該第一介電層前，可以形成掩埋位線。換言之，在形成圖3A所示的本體后，在圖3B中，在形成該第一介電層前，可以形成掩埋位線。[0155]圖16A至16K是說明用以形成該半導(dǎo)體裝置的掩埋位線的方法的視圖，其中將依據(jù)本發(fā)明的實施例的垂直溝道晶體管應(yīng)用至該半導(dǎo)體裝置。[0156]參考圖16A，在包括本體(見圖4A的附圖標(biāo)記24A)的整個表面上形成鈍化層(passivationlayers)?？梢远训谝烩g化層71及第二鈍化層72來做為鈍化層。該第一鈍化層71及該第二鈍化層72的每一個可以包括氧化物、氮化物之類。因為該第一鈍化層71及該第二鈍化層72應(yīng)該具有刻蝕選擇性，所以選擇不同物質(zhì)做為該第一鈍化層71及該第二鈍化層72。例如，如果使用氧化物，形成該第一鈍化層71，則選擇相對于該氧化物具有刻蝕選擇性的物質(zhì)，形成該第二鈍化層72。如果該第一鈍化層71是由氧化物所形成，則該第二鈍化層72可以由氮化物所形成。[0157]以間隙填充在本體24A間的第一溝槽23的方式，在包括該第二鈍化層72的所形成的結(jié)構(gòu)(resultantstructure)的整個表面上形成第一犧牲層73?？梢允褂孟鄬τ谠摰谝患暗诙g化層71及72具有不同刻蝕選擇性的物質(zhì)，形成該第一犧牲層73。該第一犧牲層73可以包括氧化層、氮化層、硅層之類。在此，雖然可以重復(fù)使用做為該第一及第二鈍化層71及72的物質(zhì)來做為該第一犧牲層73，但是使用不同的物質(zhì)以具有不同刻蝕選擇性。以下，可以使用硅層做為該第一犧牲層73。[0158]參考圖16B，平坦化該第一犧牲層73。該第一犧牲層73的平坦化包括CMP(化學(xué)機械研磨)工藝。相繼地，實施回刻蝕工藝。通過該回刻蝕工藝，形成凹陷的第一犧牲層圖案73A。在該回刻蝕工藝期間，沒有刻蝕該第二鈍化層72，因為它具有不同于該第一犧牲層73的刻蝕選擇性。[0159]參考圖16C，選擇性地移除由凹陷第一犧牲層圖案73A所暴露的該第二鈍化層72的部分。通過此事實，形成具有相同于第一犧牲層圖案73A的高度的第二鈍化層圖案72A。為了移除該第二鈍化層72，可以采用濕式刻蝕或干式刻蝕。[0160]參考圖16D，在形成有第二鈍化層圖案72A的該所形成的結(jié)構(gòu)的整個表面上形成第二犧牲層74。該第二犧牲層74間隙填充第一溝槽23。該第二犧牲層74可以由具有不同于該第一鈍化層71的刻蝕選擇性的物質(zhì)所形成。該第二犧牲層74可以包括氧化層、氮化層、硅層之類。在此，雖然可以重復(fù)使用做為該第一鈍化層71的物質(zhì)來做為該第二犧牲層74，但是使用具有不同刻蝕選擇性的不同物質(zhì)。以下，依據(jù)本實施例，可以使用硅層來做為該第二犧牲層74。[0161]平坦化該第二犧牲層74。該第二犧牲層74的平坦化包括CMP(化學(xué)機械研磨)工藝。相繼地，實施回刻蝕工藝。通過該回刻蝕工藝，形成凹陷的第二犧牲層圖案74A。在該回刻蝕工藝期間，沒有刻蝕該第一鈍化層71，因為它具有不同于該第二犧牲層74的刻蝕選擇性。[0162]參考圖16E，在包括第二犧牲層圖案74A的所形成的結(jié)構(gòu)的整個表面上形成第三鈍化層75。該第三鈍化層75可以包括氧化層、氮化層、硅層之類。該第三鈍化層75可以是由具有不同于該第一鈍化層71的刻蝕選擇性的物質(zhì)所形成。因此，選擇不同的物質(zhì)做為該第一鈍化層71及該第三鈍化層75。例如，如果使用氧化層做為該第一鈍化層71，則選擇具有不同于該氧化層的刻蝕選擇性的物質(zhì)做為該第三鈍化層75。如果使用該氧化層做為該第一鈍化層71，則可以使用氮化層做為該第三鈍化層75。[0163]參考圖16F，經(jīng)由間隔物刻蝕來選擇性地刻蝕該第三鈍化層75。依據(jù)此事實，形成第三鈍化層圖案75A。第三鈍化層圖案75A具有覆蓋本體24A及硬掩膜層圖案22A的側(cè)壁的間隔物的形式。第三鈍化層圖案75A具有在第二犧牲層圖案74A上覆蓋本體24A及硬掩膜層圖案22A的側(cè)壁的高度。第三鈍化層圖案75A覆蓋該第一鈍化層71。通過第三鈍化層圖案75A，暴露下面的第二犧牲層圖案74A。[0164]移除第二犧牲層圖案74A。使用干式刻蝕或濕式刻蝕移除第二犧牲層圖案74A。[0165]當(dāng)依此方式移除第二犧牲層圖案74A時，在第三鈍化層圖案75A與第二鈍化層圖案72A間形成初步開口部76A及76B。初步開口部76A及76B暴露該第一鈍化層71的部分。初步開口部76A及76B是以沿著本體24A的側(cè)壁延伸的線條的形式所形成。特別地，初步開口部76A及76B是形成于本體24A的兩個側(cè)壁上。[0166]參考圖16G，選擇性地移除經(jīng)由初步開口部76A及76B所暴露的該第一鈍化層71的部分。通過此事實，形成開口部77A及77B。以第一鈍化層圖案71A、第二鈍化層圖案72A及第三鈍化層圖案75A覆蓋形成有開口部77A及77B的本體24A的側(cè)壁。當(dāng)從開口部77A及77B的位置觀看時，以第一鈍化層圖案71A及第二鈍化層圖案72A覆蓋本體24A的下側(cè)壁，以及以第一鈍化層圖案71A及第三鈍化層圖案75A覆蓋本體24A的上側(cè)壁。當(dāng)形成開口部77A及77B時，可以同時移除在硬掩膜層圖案22A上所形成的該第一鈍化層71的部分。[0167]開口部77A及77B可以以沿著本體24A的側(cè)壁延伸的線條的形式開口。特別地，開口部77A及77B是在本體24A的兩個側(cè)壁上同時形成的。因此，一連串用以形成等開口部77A及77B的工藝稱為雙側(cè)接觸(double-side-contact，DSC)工藝。該雙側(cè)接觸工藝(DSC)是與OSC(單側(cè)接觸)工藝成對比的。雖然該OSC工藝是用以只在每一本體的兩個側(cè)壁中的任一個開口的工藝，但是該雙側(cè)接觸(DSC)工藝是在每一本體24A的兩個側(cè)壁上開口的工藝。[0168]不像該OSC工藝，上述雙側(cè)接觸(DSC)工藝是簡單的。并且，可以不使用傾斜離子注入及OSC掩膜。特別地，可以使等開口部77A及77B的高度一致。[0169]參考圖16H，實施等離子體摻雜78。此時，摻雜經(jīng)由等開口部77A及77B暴露的本體24A的側(cè)壁的部分。于是，形成源極/漏極區(qū)79。源極/漏極區(qū)79成為垂直溝道晶體管的源極區(qū)或漏極區(qū)。[0170]源極/漏極區(qū)79可以通過實施傾斜離子注入取代等離子體摻雜78來形成?？梢允褂迷谠?insitu)摻雜有摻雜物的摻雜多晶硅，做為用以形成源極/漏極區(qū)79的另一方法。例如，通過在間隙填充該摻雜多晶硅后，實施退火處理，可以將在該摻雜多晶硅中的摻雜物擴散至本體24A中。[0171]參考圖161，在包括開口部77A及77B的所形成的結(jié)構(gòu)的整個表面上形成導(dǎo)電層80。該導(dǎo)電層80包括像近貴金屬及耐火金屬的金屬。該導(dǎo)電層80包括能硅化(silicidation)的金屬。例如，該導(dǎo)電層80包括選自鈷(Co)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鎢(W)、鉬(Pt)及鈀(Pd)中的任一個。該導(dǎo)電層80是使用化學(xué)氣相沉積(CVD)或原子層沉積(ALD)來形成。決定該導(dǎo)電層80的沉積厚度為能至少填充開口部77A及77B的厚度。選擇這樣的厚度，以允許在隨后硅化工藝中的完全硅化。[0172]參考圖16J，實施退火處理(annealing)81。依據(jù)此事實，實施硅化，其中該導(dǎo)電層80與本體24A彼此反應(yīng)。因為該導(dǎo)電層80是金屬及本體24A的材料包含硅，所以通過該導(dǎo)電層80與本體24A的反應(yīng)形成金屬娃化物82。該金屬娃化物82包括選自娃化鈷、娃化鈦、硅化鉭、硅化鎳、硅化鎢、硅化鉬及硅化鈀中的任一個。該退火處理81包括快速熱退火處理(rapidthermalannealing,RTA)。依本體24A及該導(dǎo)電層80的種類而定,可以在不同溫度下實施該快速熱退火處理(RTA)。例如，在使用鈷(Co)來形成該導(dǎo)電層80的情況中，退火溫度范圍可以是約400°C至約800°C。該金屬硅化物82可以形成為有完全硅化(FUSI)結(jié)構(gòu)。通過從本體24A的兩個側(cè)壁充分實施硅化，使經(jīng)由開口部77A及77B暴露的本體24A的部分完全硅化。經(jīng)由完全硅化，在本體24A中形成該金屬硅化物82。[0173]在形成該金屬硅化物82后，留下未反應(yīng)導(dǎo)電層80A。經(jīng)由上述硅化工藝所形成的該金屬硅化物82成為掩埋位線(BBL)。以下，該金屬硅化物稱為掩埋位線82。[0174]參考圖16K，移除該未反應(yīng)導(dǎo)電層80A?？梢越?jīng)由濕式刻蝕移除該未反應(yīng)導(dǎo)電層80A。[0175]同時，在使用鈷形成該導(dǎo)電層80的情況中，為了形成硅化鈷，實施快速熱退火處理(RTA)至少兩次。例如，實施第一次退火處理及第二次退火處理。該第一次退火處理是在約400°C至約600°C的溫度下實施，以及該第二次退火處理是在約600°C至約800°C的溫度下實施。通過該第一次退火處理，形成具有CoSix(X=約0.1至約1.5)相的娃化鈷。通過該第二次退火處理，獲得具有CoSi2相的硅化鈷。在硅化鈷間，CoSi2相的硅化鈷具有最小比電阻(specificresistance)。在該第一次退火處理與該第二次退火處理間移除未反應(yīng)鈷。可以使用硫酸(H2SO4)與過氧化氫(H2O2)的混合化學(xué)物，移除該未反應(yīng)鈷。[0176]可在電子裝置中包含依據(jù)本發(fā)明的實施例的垂直溝道晶體管。該電子裝置可以是PDA、膝上型電腦、筆記型電腦、聯(lián)網(wǎng)平板電腦(webtablet)、無線電話、移動電話、數(shù)碼音樂播放器、有線或無線電子設(shè)備或包含它們中的至少兩個的復(fù)合電子裝置中之一。該電子裝置可以包括存儲器，以及存儲器可以包括依據(jù)本發(fā)明的實施例的垂直溝道晶體管。[0177]可以使用依據(jù)本發(fā)明的實施例的半導(dǎo)體裝置，實現(xiàn)存儲器系統(tǒng)。該存儲器系統(tǒng)可以包括用以儲存大量資料的存儲器及存儲器控制器。該存儲器控制器控制存儲器，以從存儲器讀取資料或?qū)①Y料寫入存儲器，來回應(yīng)主機的讀取/寫入請求。該存儲器控制器可以構(gòu)成用以將從該主機(例如，移動終端機或電腦系統(tǒng))所提供的位址對映至實體位址的位址對映表(addressmappingtable)。存儲器可以包括依據(jù)本發(fā)明的實施例的垂直溝道晶體管。[0178]從上面敘述可顯而易知，依據(jù)本發(fā)明的實施例，可形成具有單柵極結(jié)構(gòu)或雙柵極結(jié)構(gòu)的自行對準(zhǔn)垂直柵極電極。[0179]在本發(fā)明的實施例中，當(dāng)經(jīng)由在柱狀物的該側(cè)壁上只形成一個垂直柵極電極來形成該單柵極結(jié)構(gòu)時，可以形成厚的垂直柵極電極。依據(jù)此事實，可以減少柵極電阻。并且，當(dāng)經(jīng)由形成垂直柵極電極而沒有屏蔽柵極電極來形成該單柵極結(jié)構(gòu)時，可以使相鄰柵極效應(yīng)減至最小程度。[0180]再者，在本發(fā)明的實施例中，甚至當(dāng)經(jīng)由在柱狀物的兩個側(cè)壁上分別形成屏蔽柵極電極及垂直柵極電極來形成雙柵極結(jié)構(gòu)時，仍可以通過減少該屏蔽柵極電極的高度，形成厚的垂直柵極電極。于是，可以減少柵極電阻。此外，由于該屏蔽柵極電極的存在，可以使相鄰柵極效應(yīng)減至最小程度。[0181]雖然已就上述特定實施例描述本發(fā)明，但是本領(lǐng)域技術(shù)人員顯然易知，可以實施各種變更及修改而不脫離下列申請專利范圍所界定的本發(fā)明的精神及范圍?！緳?quán)利要求】1.一種制造垂直溝道晶體管的方法，包括:形成具有兩個橫向相對側(cè)壁的多個柱狀物于襯底上；形成柵極介電層于所述柱狀物的兩個側(cè)壁上；形成覆蓋所述柱狀物的任一側(cè)壁的第一柵極電極、及覆蓋所述柱狀物的其他側(cè)壁且具有比所述第一柵極電極低的高度的屏蔽柵極電極于該柵極介電層上；以及形成與所述第一柵極電極的側(cè)壁的上部分連接的第二柵極電極。2.根據(jù)權(quán)利要求1所述的方法，其中形成所述第一柵極電極及所述屏蔽柵極電極包括:形成分別覆蓋所述柱狀物的兩個側(cè)壁的所述第一柵極電極及初步屏蔽柵極電極；以第一介電層填充在所述多個柱狀物的每一個間的間隙；通過部分移除所述初步屏蔽柵極電極預(yù)定深度，形成所述屏蔽柵極電極；以及以第二介電層填充在所述屏蔽柵極電極的每一個上所形成的間隙。3.根據(jù)權(quán)利要求2所述的方法，其中形成所述屏蔽柵極電極包括:形成暴露所述初步屏蔽柵極電極的上表面且覆蓋所述第一柵極電極及所述柱狀物的光刻膠圖案；以及通過刻蝕所述初步屏蔽柵極電極的上部分，形成在所述屏蔽柵極電極上的間隙。4.根據(jù)權(quán)利要求2所述的方法，其中形成所述第二柵極電極包括:通過部分移除該第一介電層及該第二介電層，形成凹部；以及以導(dǎo)電層填充所述凹部，以形成所述第二柵極電極。5.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括:在所述第二柵極電極形成后，使所述第一柵極電極及所述第二柵極電極的上部分凹陷；以及形成覆蓋層，以填充凹陷的上部分。6.根據(jù)權(quán)利要求1所述的方法，其中形成所述第一柵極電極及所述屏蔽柵極電極包括:形成分別覆蓋所述柱狀物的兩個側(cè)壁的初步第一柵極電極及初步屏蔽柵極電極；以第一介電層填充在所述多個柱狀物的每一個間的間隙；通過部分移除所述初步屏蔽柵極電極預(yù)定深度，形成所述屏蔽柵極電極；以第二介電層填充在所述屏蔽柵極電極的每一個上所形成的間隙；以及使所述初步第一柵極電極、該第一介電層及該第二介電層凹陷預(yù)定深度，以形成所述第一柵極電極及在所述第一柵極電極上的第一凹部。7.根據(jù)權(quán)利要求6所述的方法，其中形成所述屏蔽柵極電極包括:形成暴露所述初步屏蔽柵極電極的上表面且覆蓋所述第一柵極電極及所述柱狀物的光刻膠圖案；以及通過刻蝕所述初步屏蔽柵極電極的上部分，形成在所述屏蔽柵極電極上的間隙。8.根據(jù)權(quán)利要求6所述的方法，其中形成所述第二柵極電極包括:形成間隔物于所述第一凹部的兩個側(cè)壁上；通過使該第一介電層凹陷成與所述間隔物自行對準(zhǔn)，形成第二凹部；以及以導(dǎo)電層填充所述第二凹部，以形成所述第二柵極電極。9.根據(jù)權(quán)利要求1所述的方法，其中所述第一柵極電極具有在第一方向延伸的線狀垂直柵極結(jié)構(gòu)，以及所述第二柵極電極具有在相同于所述第一柵極電極的方向延伸的形狀。10.根據(jù)權(quán)利要求1所述的方法，其中所述第一柵極電極包括氮化鈦層，以及所述第二柵極電極包括鎢層。11.一種制造垂直溝道晶體管的方法，包括:形成具有兩個橫向相對側(cè)壁的多個柱狀物于襯底上；形成柵極介電層于所述柱狀物的兩個側(cè)壁上；形成覆蓋所述柱狀物的兩個側(cè)壁的任一側(cè)壁的第一柵極電極；以及形成與所述第一柵極電極的側(cè)壁的上部分連接的第二柵極電極。12.根據(jù)權(quán)利要求11所述的方法，其中形成所述第一柵極電極包括:形成分別覆蓋所述柱狀物的兩個側(cè)壁的犧牲柵極電極及所述第一柵極電極；以第一介電層填充在所述多個柱狀物的每一個間的間隙；通過移除所述犧牲柵極電極，形成間隙；以及形成第二介電層，以填充所述間隙。13.根據(jù)權(quán)利要求12所述的方法，其中形成所述間隙包括:形成暴露所述犧牲柵極電極的上表面且覆蓋所述第一柵極電極及所述柱狀物的光刻膠圖案；以及刻蝕所述犧牲柵極電極。14.根據(jù)權(quán)利要求12所述的方法，其中形成所述第二柵極電極包括:通過部分移除該第一介電層及該第二介電層，形成凹部；以及以導(dǎo)電層填充所述凹部，以形成所述第二柵極電極。15.根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括:在所述第二柵極電極形成后，使所述第二柵極電極的部分凹陷；以及形成覆蓋層，以填充所述凹陷的部分。16.根據(jù)權(quán)利要求11所述的方法，其中形成所述第一柵極電極包括:形成分別覆蓋所述柱狀物的兩個側(cè)壁的初步第一柵極電極及犧牲柵極電極；以第一介電層填充在所述多個柱狀物的每一個間的間隙；通過移除所述犧牲柵極電極，形成間隙；形成第二介電層，以填充所述間隙；以及使所述初步第一柵極電極、該第一介電層及該第二介電層凹陷預(yù)定深度，以形成所述第一柵極電極及在所述第一柵極電極上的第一凹部。17.根據(jù)權(quán)利要求16所述的方法，其中形成所述間隙包括:形成暴露所述犧牲柵極電極的上表面且覆蓋所述第一柵極電極及所述柱狀物的光刻膠圖案；以及刻蝕所述犧牲柵極電極。18.根據(jù)權(quán)利要求16所述的方法，其中形成所述第二柵極電極包括:形成間隔物于所述第一凹部的兩個側(cè)壁；通過使該第一介電層凹陷成與所述間隔物自行對準(zhǔn)，以形成第二凹部；以及以導(dǎo)電層填充所述第二凹部，以形成所述第二柵極電極。19.根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括:在所述第二柵極電極形成后，使所述第二柵極電電極的部分凹陷；以及形成覆蓋層，以填充所述凹陷的部分。20.根據(jù)權(quán)利要求11所述的方法，其中所述第一柵極電極具有在第一方向延伸的線狀垂直柵極結(jié)構(gòu)，以及所述第二柵極電極具有在相同于所述第一柵極電極的方向延伸的形狀。21.根據(jù)權(quán)利要求11所述的方法，其中所述第一柵極電極包括氮化鈦層，以及所述第二柵極電極包括鎢層。22.一種制造半導(dǎo)體裝置的方法，包括:形成硬掩膜層圖案于半導(dǎo)體襯底上；通過使用所述硬掩膜層圖案做為刻蝕阻障，刻蝕該半導(dǎo)體襯底，以形成本體；形成掩埋位線于所述本體中；刻蝕所述硬掩膜層圖案及所述本體的上部分，以形成具有兩個橫向相對側(cè)壁的柱狀物；形成第一柵極電極于所述柱狀物的兩個側(cè)壁的任一側(cè)壁上；形成與所述第一柵極電極的側(cè)壁的上部分連接的第二柵極電極；以及形成與所述柱狀物連接的儲存節(jié)點。23.根據(jù)權(quán)利要求22所述的方法，進(jìn)一步包括:形成具有比所述第一柵極電極低的高度的屏蔽柵極電極于所述柱狀物的其他側(cè)壁上。24.根據(jù)權(quán)利要求22所述的方法，進(jìn)一步包括:在所述第二柵極電極形成后，使所述第一柵極電極及所述第二柵極電極的上部分凹陷預(yù)定深度；以及以覆蓋層填充所述凹陷的上部分。25.根據(jù)權(quán)利要求22所述的方法，其中形成所述第一柵極電極包括:形成分別覆蓋所述柱狀物的兩個側(cè)壁的初步第一柵極電極及犧牲柵極電極；以第一介電層填充在所述多個柱狀物的每一個間的間隙；通過移除所述犧牲柵極電極，形成間隙；形成第二介電層，以填充所述間隙；以及使所述初步第一柵極電極、該第一介電層及該第二介電層凹陷預(yù)定深度，以形成所述第一柵極電極及在所述第一柵極電極上的第一凹部。26.根據(jù)權(quán)利要求25所述的方法，其中形成所述第二柵極電極包括:形成間隔物于所述第一凹部的兩個側(cè)壁上；通過使該第一介電層凹陷成與所述間隔物自行對準(zhǔn)，形成第二凹部；以及以導(dǎo)電層填充所述第二凹部，以形成所述第二柵極電極。27.根據(jù)權(quán)利要求26所述的方法，進(jìn)一步包括:在所述儲存節(jié)點形成前，通過移除所述硬掩膜層圖案，形成接觸孔；以及以儲存節(jié)點接觸插塞填充所述接觸孔。28.根據(jù)權(quán)利要求22所述的方法，進(jìn)一步包括:在所述儲存節(jié)點形成前，通過移除所述硬掩膜層圖案，形成接觸孔；形成間隔物于所述接觸孔的側(cè)壁上；以及以儲存節(jié)點接觸插塞填充所述接觸孔。29.一種垂直溝道晶體管，包括:多個柱狀物，其垂直地形成于襯底上且具有兩個橫向相對側(cè)壁；柵極介電層，其形成于所述柱狀物的兩個側(cè)壁上；第一柵極電極，其形成于該柵極介電層上方的所述柱狀物的任一側(cè)壁上；以及第二柵極電極，其中所述第二柵極電極的每一個與對應(yīng)第一柵極電極的上部分連接。30.根據(jù)權(quán)利要求29所述的垂直溝道晶體管，進(jìn)一步包括:屏蔽柵極電極，其形成于所述柱狀物的其他側(cè)壁上且具有比所述第一柵極電極低的高度。31.根據(jù)權(quán)利要求29所述的垂直溝道晶體管，其中所述第一柵極電極具有在第一方向延伸的線狀垂直柵極結(jié)構(gòu)，以及所述第二柵極電極具有在相同于所述第一柵極電極的方向延伸的形狀。32.根據(jù)權(quán)利要求29所述的垂直溝道晶體管，其中所述第一柵極電極包括氮化鈦層，以及所述第二柵極電極包括鎢層。33.一種半導(dǎo)體裝置，包括:垂直溝道晶體管，其包括在襯底上所形成且具有兩個橫向相對側(cè)壁的多個柱狀物、在所述柱狀物的兩個側(cè)壁上所形成的柵極介電層、及在該柵極介電層上的所述柱狀物的任一側(cè)壁上所形成的垂直柵極電極；電容器，其包括與所述柱狀物的上部分連接的儲存節(jié)點；以及掩埋位線，其與所述柱狀物的下部分連接。34.根據(jù)權(quán)利要求33所述的半導(dǎo)體裝置，其中所述垂直柵極電極包括:第一柵極電極，其形成于所述柱狀物的任一側(cè)壁上；以及第二柵極電極，其中所述第二柵極電極的每一個與對應(yīng)第一柵極電極的上部分連接。35.根據(jù)權(quán)利要求33所述的半導(dǎo)體裝置，進(jìn)一步包括:屏蔽柵極電極，其形成于所述柱狀物的其他側(cè)壁上且具有比所述第一柵極電極低的高度。36.根據(jù)權(quán)利要求33所述的半導(dǎo)體裝置，其中所述第一柵極電極具有在第一方向延伸的線狀垂直柵極結(jié)構(gòu)，以及所述第二柵極電極具有在相同于所述第一柵極電極的方向延伸的形狀?！疚臋n編號】H01L29/78GK103456639SQ201310085189【公開日】2013年12月18日申請日期:2013年3月18日優(yōu)先權(quán)日:2012年5月31日【發(fā)明者】趙興在,黃義晟,樸恩實申請人:愛思開海力士有限公司