專(zhuān)利名稱：基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件結(jié)構(gòu)領(lǐng)域，涉及一種晶體管及其制造方法，具體涉及一種基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管及其制造方法。
背景技術(shù)：
隨著集成電路產(chǎn)業(yè)的不斷發(fā)展，以CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)器件等比例縮小為動(dòng)力的硅基集成電路技術(shù)已經(jīng)邁入納米尺寸，并將繼續(xù)遵循摩爾定律進(jìn)一步縮小器件尺寸，以滿足芯片微型化、高密度化、高速化和系統(tǒng)集成化的要求。但是，進(jìn)一步縮小晶體管的尺寸也面臨著諸多難題。難題之一是載流子遷移率的退化和速度飽和效應(yīng)，會(huì)導(dǎo)致器件頻率特性不理想，難以滿足超高速電路的要求。盡管砷化鎵(GaAs)基化合物器件頻率特性優(yōu)越，但其成本高、機(jī)械強(qiáng)度低、散熱性能不好、大直徑單晶制備困難等因素制約了它的廣泛應(yīng)用和發(fā)展。難題之二是短溝道器件閾值電壓對(duì)溝道長(zhǎng)度的變化非常敏感。當(dāng)溝道長(zhǎng)度減小到一定程度后，源、漏結(jié)的耗盡區(qū)在整個(gè)溝道中所占的比重增大，柵氧化層下面的硅表面形成反型層所需的電荷量減小，因而閾值電壓減小，同時(shí)襯底內(nèi)耗盡區(qū)沿溝道寬度側(cè)向展寬部分的電荷使閾值電壓增加。當(dāng)溝道寬度減小到與耗盡層寬度同一量級(jí)時(shí)，閾值電壓增加變得十分顯著，從而工作電壓也要隨之增大，會(huì)導(dǎo)致功耗大大增加。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種基于應(yīng)變娃技術(shù)的深耗盡溝道晶體管，能大幅提聞空穴和電子遷移率，增強(qiáng)跨導(dǎo)和驅(qū)動(dòng)電流，并能夠有效降低閾值電壓波動(dòng)、工作電壓和功耗。本發(fā)明提供的一種基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管，具體包括:
一個(gè)娃襯底；
在所述硅襯底上形成的鍺硅層；
在所述鍺娃層之上形成的未摻雜的應(yīng)變娃層；
在所述應(yīng)變硅層之上形成的柵氧化層；
在所述柵氧化層之上形成的多晶硅柵極；
在所述多晶硅柵極的兩側(cè)形成的柵極側(cè)墻；
在所述鍺硅層內(nèi)形成的重?fù)诫s的屏蔽區(qū)；
在所述鍺硅層內(nèi)、所述屏蔽區(qū)之上形成的輕摻雜的閾值電壓設(shè)定區(qū)；
所述的未摻雜的應(yīng)變硅層作為晶體管的溝道區(qū)；
在所述應(yīng)變硅層和所述鍺硅層內(nèi)、所述多晶硅柵極的兩側(cè)分別形成有晶體管的源區(qū)和漏區(qū)；
在所述應(yīng)變硅層、所述鍺硅層和硅襯底內(nèi)、所述源區(qū)和所述漏區(qū)的非柵極側(cè)形成有淺槽隔離區(qū)。如上所述的基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管，所述的鍺硅層包括一層線性漸變的鍺硅緩沖層和和一層鍺組分固定的弛豫鍺硅層。進(jìn)一步地，本發(fā)明還提出了上述基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管的制造方法，包括:
在提供的娃襯底上生長(zhǎng)一層鍺娃層；
在硅襯底及形成的鍺硅層內(nèi)進(jìn)行阱注入；
通過(guò)離子注入在所述鍺硅層內(nèi)形成重?fù)诫s的屏蔽區(qū)；
通過(guò)離子注入在所述鍺硅層內(nèi)所述重?fù)诫s的屏蔽區(qū)之上形成輕摻雜的閾值電壓設(shè)定
區(qū)；
在所述鍺硅層之上外延生長(zhǎng)一層未摻雜的應(yīng)變硅層作為器件的溝道區(qū)；
在所述未摻雜的應(yīng)變硅層、所述鍺硅層、所述硅襯底內(nèi)形成淺槽隔離區(qū)；
在所述未摻雜的應(yīng)變硅層之上形成柵氧化層；
在所述柵氧化層之上形成多晶硅柵極；
在所述多晶硅柵極的兩側(cè)形成柵極側(cè)墻；
在所述未摻雜的應(yīng)變硅層、所述鍺硅層內(nèi)、所述多晶硅柵極的兩側(cè)形成器件的源區(qū)和漏區(qū)。如上所述的基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管的制造方法，所述的在硅襯底上生長(zhǎng)一層鍺硅層的過(guò)程具體包括先在硅襯底上生長(zhǎng)一層線性漸變的鍺硅緩沖層，再在所形成鍺硅緩沖層之上外延生長(zhǎng)一層鍺組分固定的弛豫鍺硅層。應(yīng)變硅技術(shù)是通過(guò)利用硅和鍺之間4.2%的晶格差異來(lái)發(fā)揮作用，能大幅提高空穴和電子遷移率，并增強(qiáng)跨導(dǎo)和驅(qū)動(dòng)電流，可以提高整個(gè)硅基CMOS集成電路的速度和集成度，以滿足高速、高性能電路的要求。深耗盡溝道能夠有效減小隨機(jī)雜質(zhì)波動(dòng)(RDF)，從而能夠有效降低閾值電壓波動(dòng)、工作電壓和功耗。本發(fā)明通過(guò)引入應(yīng)變硅技術(shù)和深耗盡溝道，能夠有效降低閾值電壓波動(dòng)、工作電壓和功耗并大大提高整個(gè)晶體管的速度和集成度。


圖1為應(yīng)變硅技術(shù)的鍺硅弛豫緩沖層結(jié)構(gòu)。圖2為深耗盡溝道晶體管的截面圖。圖3為本發(fā)明所公開(kāi)的基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管的一個(gè)實(shí)施例的截面圖。圖4至圖10為本發(fā)明所公開(kāi)的基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管的制造方法的一個(gè)實(shí)施例的工藝流程圖。
具體實(shí)施例方式下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明，在圖中，為了方便說(shuō)明，放大或縮小了層和區(qū)域的厚度，所示大小并不代表實(shí)際尺寸。盡管這些圖并不能完全準(zhǔn)確的反映出器件的實(shí)際尺寸，但是它們還是完整的反映了區(qū)域和組成結(jié)構(gòu)之間的相互位置，特別是組成結(jié)構(gòu)之間的上下和相鄰關(guān)系。應(yīng)變硅技術(shù)的具體方法是通過(guò)在硅襯底上生長(zhǎng)弛豫鍺硅層，然后在弛豫鍺硅層上面生長(zhǎng)應(yīng)變硅層。硅原子晶格常數(shù)與弛豫鍺硅層的晶格常數(shù)達(dá)到匹配時(shí)，硅原子受到拉伸，形成雙軸張應(yīng)力。圖1a為典型的應(yīng)變鍺硅弛豫緩沖層的基本結(jié)構(gòu)，包括在硅襯底201之上形成的鍺硅層200，鍺硅層200包括一層線性漸變鍺硅緩沖層(鍺組分從O — χ,0<χ<1)221和一層鍺組分固定的弛豫鍺硅層(鍺組分x)222，在鍺硅層200之上形成有一層未摻雜的應(yīng)變硅層204。圖1b是應(yīng)變鍺硅弛豫緩沖層結(jié)構(gòu)中由硅原子和鍺原子的晶格失配產(chǎn)生雙軸張應(yīng)力的示意圖。應(yīng)變硅技術(shù)是通過(guò)利用材料硅和鍺之間4.2%的晶格差異來(lái)發(fā)揮作用，能大幅提高空穴和電子遷移率，并增強(qiáng)跨導(dǎo)和驅(qū)動(dòng)電流，可以提高整個(gè)硅基CMOS集成電路的速度和集成度，以滿足高速、高性能電路的要求。深耗盡溝道晶體管的基本結(jié)構(gòu)如圖2所示，包括在硅襯底200之上形成的柵氧化層209，在柵氧化層209之上形成的多晶硅柵極210，在多晶硅柵極210的兩側(cè)形成的柵極側(cè)墻211，在硅襯底200內(nèi)柵極210的兩側(cè)形成的源區(qū)212和漏區(qū)213，在硅襯底200內(nèi)、源區(qū)212和漏區(qū)213的非柵極側(cè)形成有淺槽隔離區(qū)域208，深耗盡溝道晶體管的溝道由下至上分別是重?fù)诫s的屏蔽區(qū)202、輕摻雜的閾值電壓設(shè)定區(qū)203和未摻雜區(qū)207。屏蔽區(qū)202起屏蔽電荷并設(shè)定耗盡區(qū)深度的作用，利用其基體效應(yīng)能夠通過(guò)偏壓動(dòng)態(tài)調(diào)節(jié)閾值電壓。閾值電壓設(shè)定區(qū)203用于設(shè)定晶體管的閾值電壓而不影響載流子的遷移率，該區(qū)也能改善傳統(tǒng)晶體管的閾值電壓分布。未摻雜區(qū)207去除了溝道中的雜質(zhì)，在柵極加偏壓時(shí)形成深耗盡溝道，這能夠減小隨機(jī)雜質(zhì)波動(dòng)，從而降低工作電壓、降低功耗，并能夠通過(guò)提高載流子遷移率以增加有效電流。本發(fā)明所提出的基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管結(jié)構(gòu)如3所示，是將深耗盡溝道的重?fù)诫s的屏蔽區(qū)202和輕摻雜的閾值電壓設(shè)定區(qū)203形成于應(yīng)變硅技術(shù)的鍺硅層內(nèi)，并將未摻雜應(yīng)變娃層作為深耗盡溝道的未摻雜區(qū)。由于同時(shí)引入了應(yīng)變娃技術(shù)和深耗盡溝道，因此能夠有效降低晶體管的閾值電壓波動(dòng)、工作電壓和功耗并大大提高整個(gè)晶體管的速度和集成度。本發(fā)明所提出的基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管結(jié)構(gòu)可以通過(guò)很多方法制造，以下所述敘述的是本發(fā)明所公開(kāi)的如圖3所示的基于應(yīng)變硅技術(shù)的深耗盡溝道的制造方法的一個(gè)實(shí)施例。首先，如圖4所示，在提供的硅襯底201上生長(zhǎng)一層鍺硅層200，具體過(guò)程包括先在硅襯底201上生長(zhǎng)一層線性漸變的鍺硅緩沖層221，再在所形成鍺硅緩沖層221之上外延生長(zhǎng)一層鍺組分固定的弛豫鍺硅層222。接下來(lái)，在硅襯底201及其所形成的鍺硅層200內(nèi)進(jìn)行阱注入，然后通過(guò)離子注入工藝在所形成的鍺硅層200內(nèi)依次形成重?fù)诫s的屏蔽區(qū)202和輕摻雜閾值電壓設(shè)定區(qū)203，如圖5所示。接下來(lái)，在所形成的鍺硅層200之上外延生長(zhǎng)一層未摻雜的應(yīng)變硅層204作為器件的溝道區(qū)207，如圖6所示。接下來(lái)，采用低溫工藝在所形成的未摻雜的應(yīng)變硅層204、鍺硅層200、硅襯底200內(nèi)形成淺槽隔離區(qū)208，如圖7所示，該工藝是業(yè)界所熟知的。接下來(lái)，采用低溫氧化工藝在所形成的未摻雜的應(yīng)變硅層204之上生長(zhǎng)氧化層，并在所形成的氧化層之上淀積一層摻雜的多晶硅，其摻雜類(lèi)型可以為η型也可以為P型。然后在所形成的多晶硅之上旋涂光刻膠并掩膜、曝光、顯影定義出器件的柵極位置，然后刻蝕掉暴露出的多晶硅并繼續(xù)刻蝕掉暴露出的氧化層形成器件的多晶硅柵極210和柵氧化層209，剝除光刻膠后如圖8所示。接下來(lái)，在所形成的結(jié)構(gòu)之上淀積一層絕緣薄膜，絕緣薄膜可以為氧化硅或者為氮化硅，然后在所形成絕緣薄膜之上旋涂一層光刻膠并掩膜、曝光、顯影形成圖形，然后刻蝕掉暴露的所述絕緣薄膜以在多晶硅柵極210的兩側(cè)形成柵極側(cè)墻211，剝除光刻膠后如圖9所示。最后，通過(guò)擴(kuò)散工藝或者離子注入工藝在未摻雜的應(yīng)變硅層204和鍺硅層200內(nèi)、多晶硅柵極210的兩側(cè)形成器件的源區(qū)212和漏區(qū)218。如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說(shuō)明書(shū)中所述的具體實(shí)例。
權(quán)利要求
1.一種基于應(yīng)變娃技術(shù)的深耗盡溝道晶體管，包括: 一個(gè)娃襯底； 在所述硅襯底上形成的鍺硅層； 在所述鍺娃層之上形成的未摻雜的應(yīng)變娃層； 在所述應(yīng)變硅層之上形成的柵氧化層； 在所述柵氧化層之上形成的多晶硅柵極； 在所述多晶硅柵極兩側(cè)形成的柵極側(cè)墻； 其特征在于， 在所述鍺硅層內(nèi)形成有重?fù)诫s的屏蔽區(qū)； 在所述鍺硅層內(nèi)、所述屏蔽區(qū)之上形成有輕摻雜的閾值電壓設(shè)定區(qū)； 所述的未摻雜的應(yīng)變硅層作為晶體管的溝道區(qū)； 在所述應(yīng)變硅層和所述鍺硅層內(nèi)、所述多晶硅柵極的兩側(cè)分別形成有晶體管的源區(qū)和漏區(qū)； 在所述應(yīng)變硅層、所述鍺硅層和硅襯底內(nèi)、所述源區(qū)和所述漏區(qū)的非柵極側(cè)形成有淺槽隔離區(qū)。
2.根據(jù)權(quán)利要求1所述的基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管，其特征在于，所述的鍺硅層包括一層線性漸變的鍺硅緩沖層和和一層鍺組分固定的弛豫鍺硅層。
3.—種如權(quán)利要求1所述的基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管的制造方法，其特征在于，包括: 在提供的娃襯底上生長(zhǎng)一層鍺娃層； 在硅襯底及形成的鍺硅層內(nèi)進(jìn)行阱注入； 通過(guò)離子注入在所述鍺硅層內(nèi)形成重?fù)诫s的屏蔽區(qū)； 通過(guò)離子注入在所述鍺硅層內(nèi)所述重?fù)诫s的屏蔽區(qū)之上形成輕摻雜的閾值電壓設(shè)定區(qū)； 在所述鍺硅層之上外延生長(zhǎng)一層未摻雜的應(yīng)變硅層作為器件的溝道區(qū)； 在所述未摻雜的應(yīng)變硅層、所述鍺硅層、所述硅襯底內(nèi)形成淺槽隔離區(qū)； 在所述未摻雜的應(yīng)變硅層之上形成柵氧化層； 在所述柵氧化層之上形成多晶硅柵極； 在所述多晶硅柵極的兩側(cè)形成柵極側(cè)墻； 在所述未摻雜的應(yīng)變硅層、所述鍺硅層內(nèi)、所述多晶硅柵極的兩側(cè)形成器件的源區(qū)和漏區(qū)。
4.根據(jù)權(quán)利要求3所述的基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管的制造方法，其特征在于，所述的在硅襯底上生長(zhǎng)一層鍺硅層的過(guò)程具體包括先在硅襯底上生長(zhǎng)一層線性漸變的鍺硅緩沖層，再在所形成的鍺硅緩沖層之上外延生長(zhǎng)一層鍺組分固定的弛豫鍺硅層。
全文摘要
本發(fā)明屬于半導(dǎo)體器件結(jié)構(gòu)領(lǐng)域，具體涉及一種基于應(yīng)變硅技術(shù)的深耗盡溝道晶體管及其制備方法。應(yīng)變硅技術(shù)是通過(guò)利用硅和鍺之間4.2%的晶格差異來(lái)發(fā)揮作用，能大幅提高空穴和電子遷移率，并增強(qiáng)跨導(dǎo)和驅(qū)動(dòng)電流，可以提高整個(gè)硅基CMOS集成電路的速度和集成度，以滿足高速、高性能電路的要求。深耗盡溝道能夠有效減小隨機(jī)雜質(zhì)波動(dòng)(RDF)，從而能夠有效降低閾值電壓波動(dòng)、工作電壓和功耗。本發(fā)明通過(guò)引入應(yīng)變硅技術(shù)和深耗盡溝道，能夠有效降低閾值電壓波動(dòng)、工作電壓和功耗并大大提高整個(gè)晶體管的速度和集成度。
文檔編號(hào)H01L21/336GK103137706SQ20131006384
公開(kāi)日2013年6月5日 申請(qǐng)日期2013年2月28日 優(yōu)先權(quán)日2013年2月28日
發(fā)明者孫清清, 鄭珊, 王鵬飛, 楊雯, 張衛(wèi), 周鵬 申請(qǐng)人:復(fù)旦大學(xué)