半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件及其制造方法，所述半導(dǎo)體器件包括：導(dǎo)電層和層間絕緣層，所述導(dǎo)電層和所述層間絕緣層彼此交替地層疊；至少一個第一溝道層，所述至少一個第一溝道層穿通導(dǎo)電層和層間絕緣層；至少一個第二溝道層，所述至少一個第二溝道層與第一溝道層耦接，并且穿通導(dǎo)電層和層間絕緣層；第一絕緣層，所述第一絕緣層插入在至少一個第一溝道層與導(dǎo)電層之間；以及第二絕緣層，所述第二絕緣層插入在至少一個第二溝道層與導(dǎo)電層之間，并且具有比第一絕緣層更高的氮濃度。
【專利說明】半導(dǎo)體器件及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年10月18日向韓國知識產(chǎn)權(quán)局提交的申請?zhí)枮?0-2012-0116175的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的各種實施例總體而言涉及一種半導(dǎo)體存儲器件及其制造方法，更具體而言，涉及一種三維非易失性存儲器件及其制造方法。
【背景技術(shù)】
[0004]非易失性存儲器件即使在沒有電源時也保留儲存在其中的數(shù)據(jù)。存儲器單元以單層制造在硅襯底之上的二維存儲器件在增加其集成度上已經(jīng)達到物理極限。因此，已經(jīng)提出了將存儲器單元沿著垂直方向?qū)盈B在硅襯底之上的三維(3D)非易失性存儲器件。
[0005]三維非易失性存儲器件包括層疊在襯底之上的存儲器單元和選擇晶體管。這些存儲器單元包括存儲器層以儲存數(shù)據(jù)。存儲器層可以包括隧道絕緣層、電荷存儲層以及電荷阻擋層。
[0006]當(dāng)制造三維非易失性存儲器件時，同時形成存儲器單元和選擇晶體管。選擇晶體管也可以包括用作柵絕緣層的存儲器層。然而，當(dāng)存儲器層用作柵絕緣層時，選擇晶體管的泄漏電流可能增加。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的各種實施例涉及一種用于防止選擇晶體管的泄漏電流并控制選擇晶體管的閾值電壓的半導(dǎo)體器件及其制造方法。
[0008]根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件包括:導(dǎo)電層和層間絕緣層，所述導(dǎo)電層和所述層間絕緣層彼此交替地層疊；至少一個第一溝道層，所述至少一個第一溝道層穿通導(dǎo)電層和層間絕緣層；至少一個第二溝道層，所述至少一個第二溝道層與第一溝道層耦接，并且穿通導(dǎo)電層和層間絕緣層；第一絕緣層，所述第一絕緣層插入在至少一個第一溝道層與導(dǎo)電層之間；以及第二絕緣層，所述第二絕緣層插入在至少一個第二溝道層與導(dǎo)電層之間，并且具有比第一絕緣層更高的氮濃度。
[0009]根據(jù)本發(fā)明的另一個實施例的制造半導(dǎo)體器件的方法包括以下步驟:交替地形成第一材料層和第二材料層；通過刻蝕第一材料層和第二材料層來形成至少一個溝道孔；沿著至少一個溝道孔的內(nèi)壁形成第一絕緣層；在第一絕緣層之上形成第一溝道層；刻蝕第一溝道層以暴露出第一絕緣層的一部分；將第一絕緣層的暴露出的部分氮化；以及在第一絕緣層的氮化的部分之上形成第二溝道層。
【專利附圖】

【附圖說明】
[0010]圖1A至圖1C是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖；[0011]圖2A至圖2D是說明根據(jù)本發(fā)明的另一個實施例的制造半導(dǎo)體器件的工藝流程的截面圖；
[0012]圖3是示出根據(jù)本發(fā)明的另一個實施例的存儲系統(tǒng)的配置的框圖；以及
[0013]圖4是示出根據(jù)本發(fā)明的另一個實施例的計算系統(tǒng)的配置的框圖。
【具體實施方式】
[0014]在下文中，將參照附圖詳細地描述本發(fā)明的各種實施例。在附圖中，為了便于說明，組件的厚度和距離與實際的物理厚度和間距相比可能被夸大。在以下描述中，可以省略已知相關(guān)功能和組成的詳細解釋，以避免不必要地對本發(fā)明的主題造成歧義。相同的附圖標(biāo)記在說明書和附圖中表示相似的元件。
[0015]圖1A至圖1C是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。
[0016]如圖1A中所示，根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件可以包括導(dǎo)電層11和層間絕緣層12、至少一個第一溝道層13、至少一個第二溝道層14、第一絕緣層18A以及第二絕緣層18B。導(dǎo)電層11和層間絕緣層12可以彼此交替地層疊。第一溝道層13可以穿通導(dǎo)電層11和層間絕緣層12。第二溝道層14可以與第一溝道層13耦接，并且穿通導(dǎo)電層11和層間絕緣層12。第一絕緣層18A可以插入在第一溝道層13與交替層疊的導(dǎo)電層11和層間絕緣層12之間。第二絕緣層18B可以插入在第二溝道層14與交替層疊的導(dǎo)電層11和層間絕緣層12之間，并且包括比第一絕緣層18A更高的氮濃度。
[0017]每個導(dǎo)電層11可以被配置為字線或選擇線。例如，每個導(dǎo)電層11可以包括多晶硅層或諸如鎢層或硅化物層的金屬層。另外，每個導(dǎo)電層11可以具有相同或不同的厚度。例如，一個或更多個最上層導(dǎo)電層11可以被配置為選擇線，而其他的導(dǎo)電層11可以被配置為字線。被配置為選擇線的導(dǎo)電層11可以每個都具有比被配置為字線的導(dǎo)電層11更大的厚度。
[0018]層間絕緣層12可以將層疊的字線或選擇線彼此絕緣。例如，每個層間絕緣層12可以包括氧化硅層或氮化硅層。
[0019]第一溝道層13可以穿通被配置為字線的導(dǎo)電層11和插入在所述導(dǎo)電層11之間的層間絕緣層12。第一溝道層13可以以具有開放中心部分的管形方式形成，或者以中心部分被完全填充的柱形方式形成。圖1A具體地說明以管形方式形成并且被間隙填充絕緣層19填充的第一溝道層13。
[0020]第二夠溝道層14可以穿通被配置為選擇線的導(dǎo)電層11和插入在所述導(dǎo)電層11之間的層間絕緣層12。第二溝道層14可以位于第一溝道層13上或者第一溝道層13下，并且與第一溝道層13連接成單個本體。與第一溝道層13相似，第二溝道層14可以以具有開放中心部分的管形方式形成，或者以中心部分被完全填充的柱形方式形成。圖1A具體說明第二溝道層14以柱形方式形成，并且在這個實例中，第二溝道層14與要通過后續(xù)工藝形成的被配置為位線的接觸插塞(未示出)之間的接觸區(qū)可以增大，以由此減小接觸電阻。
[0021]第一絕緣層18A可以插入在第一溝道層13與交替層疊的層間絕緣層12和被配置為字線的導(dǎo)電層11之間，并且可以用作存儲器單元的存儲器層。第一絕緣層18A可以包圍第一溝道層13，并且可以包括隧道絕緣層、電荷存儲層以及電荷阻擋層。例如，第一絕緣層18A可以包括:包圍第一溝道層13的第一隧道絕緣層15A、包圍第一隧道絕緣層15A的第一電荷存儲層16A、以及包圍第一電荷存儲層16A的第一電荷阻擋層17A。
[0022]第二絕緣層18B可以插入在第二溝道層14與交替層疊的層間絕緣層12和被配置為選擇線的導(dǎo)電層11之間，并且可以用作選擇晶體管的柵絕緣層。第二絕緣層18B可以包圍第二溝道層14，并且可以包括隧道絕緣層、電荷存儲層以及電荷阻擋層。例如，第二絕緣層18B可以包括:包圍第二溝道層14的第二隧道絕緣層15B、包圍第二隧道絕緣層15B的第二電荷存儲層16B、及包圍第二電荷存儲層16B的第二電荷阻擋層17B。
[0023]第一電荷阻擋層17A和第二電荷阻擋層17B可以防止電荷穿過第一電荷存儲層16A和第二電荷存儲層16B并移動到被配置為字線的導(dǎo)電層11。第一電荷阻擋層17A和第二電荷阻擋層17B的每個可以是經(jīng)由熱氧化或沉積形成的氧化物層。第一隧道絕緣層15A和第二隧道絕緣層15B的每個可以包括諸如氧化硅層的氧化物層。第一電荷存儲層16A和第二電荷存儲層16B可以用作將數(shù)據(jù)儲存在其中的實際數(shù)據(jù)存儲。另外，第一電荷存儲層16A和第二電荷存儲層16B可以包括:至少一個浮柵，所述至少一個浮柵由儲存電荷的多晶硅層形成；陷阱層，所述陷阱層包括捕獲電荷的氮化物層；以及納米點。半導(dǎo)體器件也可以包括第一相變材料層和第二相變材料層來取代第一電荷存儲層16A和第二電荷存儲層16B。
[0024]另外，第一絕緣層18A和第二絕緣層18B可以彼此整體地耦接以形成單個層。在本說明書中，將單個層中的被選擇性氮化的部分稱作第二絕緣層18B，而將所述層的其余部分稱作第一絕緣層18A。
[0025]第二絕緣層18B可以具有一致的氮濃度或氮濃度梯度。例如，通過在氮化工藝期間控制沿著水平方向注入氮的深度，第二絕緣層18B可以具有如下的濃度梯度:其中第二絕緣層18B的氮濃度可以隨著與第二溝道層14的距離的減小而增加，或者隨著與第二溝道層14的距離的增加而減小。在另一個實例中，可以通過控制注入氮的范圍(Rp)來增加在特定位置(例如，第二電荷存儲層)處的氮濃度。
[0026]例如，當(dāng)將氮注入與第二隧道絕緣層15B相對應(yīng)的深度時，第二隧道絕緣層15B可以具有比第一隧道絕緣層15A更高的氮濃度，第二電荷存儲層16B和第二電荷阻擋層17B可以分別具有與第一電荷存儲層16A和第一電荷阻擋層17A大體相似的氮濃度。在另一個實例中，當(dāng)將氮注入從第二隧道絕緣層15B到第二電荷存儲層16B的深度時，第二隧道絕緣層15B可以具有比第一隧道絕緣層15A更高的氮濃度，第二電荷存儲層16B可以具有比第一電荷存儲層16A更高的氮濃度，第二電荷阻擋層17B可以具有與第一電荷阻擋層17A大體相似的氮濃度。在另一個實例中，當(dāng)將氮注入從第二隧道絕緣層15B經(jīng)由第二電荷存儲層16B到第二電荷阻擋層17B的深度時，第二隧道絕緣層15B可以具有比第一隧道絕緣層15A更高的氮濃度，第二電荷存儲層16B可以具有比第一電荷存儲層16A更高的氮濃度，第二電荷阻擋層17B可以具有比第一電荷阻擋層17A更高的氮濃度。另外，通過控制注入氮的范圍(Rp)，第二電荷存儲層16B可以具有比第二隧道絕緣層15B和第二電荷阻擋層17B更高的氮濃度。
[0027]在下文中，可以參照圖1B和圖1C來說明根據(jù)本發(fā)明的其他實施例的半導(dǎo)體器件的結(jié)構(gòu)。如圖1B和圖1C中所示的半導(dǎo)體器件可以具有與參照圖1A描述的半導(dǎo)體器件大體相似的結(jié)構(gòu)，除了形成第一絕緣層18A和第二絕緣層18B的部分以外。因此，省略了對圖1B和IC中所示的半導(dǎo)體器件與參照圖1A描述的半導(dǎo)體器件相同的描述內(nèi)容。將主要描述關(guān)于第一絕緣層18A和第二絕緣層18B的關(guān)鍵不同之處。
[0028]如圖1B中所示，第一絕緣層18A可以包括第一隧道絕緣層15A、第一電荷存儲層16A以及第一電荷阻擋層17A。第一隧道絕緣層15A可以包圍第一溝道層13。第一電荷存儲層16A可以包圍第一隧道絕緣層15A。第一電荷阻擋層17A可以插入在第一電荷存儲層16A與導(dǎo)電層11之間，并且包圍導(dǎo)電層11的頂表面和底表面。
[0029]相似地，第二絕緣層18B可以包括第二隧道絕緣層15B、第二電荷存儲層16B以及第二電荷阻擋層17B。第二隧道絕緣層15B可以包圍第二溝道層14。第二電荷存儲層16B可以包圍第二隧道絕緣層15B。第二電荷阻擋層17B可以插入在第二電荷存儲層16B與導(dǎo)電層11之間，并且包圍導(dǎo)電層11的頂表面和底表面。
[0030]如圖1C中所示，第一絕緣層18A可以插入在第一溝道層13與被配置為字線的導(dǎo)電層11之間，并且可以不插入在第一溝道層13與層間絕緣層12之間。例如，第一絕緣層18A可以包括第一隧道絕緣層15A、第一電荷存儲層16A以及第一電荷阻擋層17A。第一隧道絕緣層15A可以包圍第一溝道層13。第一電荷存儲層16A可以包圍第一隧道絕緣層15A。第一電荷阻擋層17A可以包圍第一電荷存儲層16A。
[0031]相似地，第二絕緣層18B可以插入在第二溝道層14與被配置為選擇線的導(dǎo)電層11之間，并且可以不插入在第二溝道層14與層間絕緣層12之間。例如，每個第二絕緣層18B可以包括第二隧道絕緣層15B、第二電荷存儲層16B以及第二電荷阻擋層17B。第二隧道絕緣層15B可以包圍第二溝道層14。第二電荷存儲層16B可以包圍第二隧道絕緣層15B。第二電荷阻擋層17B可以包圍第二電荷存儲層16B。
[0032]考慮上述結(jié)構(gòu)，可以通過調(diào)整柵絕緣層的氮濃度而容易地控制選擇晶體管的閾值電壓。選擇晶體管的柵絕緣層可以具有比存儲器單元的存儲器層更高的氮濃度。當(dāng)柵絕緣層具有更高的氮濃度時，選擇晶體管的柵絕緣層的陷阱地址的數(shù)目可以增加，因此，選擇晶體管可以具有比存儲器單元更高的閾值電壓。結(jié)果，可以防止選擇晶體管的泄漏電流。
[0033]圖2A至圖2D是說明根據(jù)本發(fā)明的一個實施例的制造半導(dǎo)體器件的工藝流程的截面圖。
[0034]如圖2A中所示，可以彼此交替地層疊第一材料層21和第二材料層22。第一材料層21可以被提供為形成諸如字線和選擇線的導(dǎo)電層。第二材料層22可以將層疊的導(dǎo)電層彼此絕緣。例如，一個或更多個最上層的第一材料層21可以被配置為選擇線，而其他的第一材料層21可以被配置為字線。被配置為選擇線的每個第一材料層21可以具有大于或等于被配置為字線的每個材料層21的厚度。
[0035]例如，每個第一材料層21可以包括諸如多晶硅層的導(dǎo)電層，而每個第二材料層22可以包括諸如氧化物層的絕緣層。在另一個實例中，每個第一材料層21可以包括諸如摻雜多晶硅層或摻雜非晶硅層的導(dǎo)電層。每個第二材料層22可以包括諸如未摻雜多晶硅層或未摻雜非晶硅層的犧牲層。在另一個實例中，每個第一材料層21可以包括諸如氮化物層的犧牲層，而每個第二材料層22可以包括諸如氧化物層的絕緣層。
[0036]根據(jù)圖2A，將參照第一材料層21包括犧牲層并且第二材料層22包括絕緣層的情況來進行描述。
[0037]隨后，可以刻蝕彼此交替地層疊的第一材料層21和第二材料層22以形成至少一個溝道孔23。然后，可以沿著溝道孔23的內(nèi)壁形成絕緣層27。在形成絕緣層27時，可以沿著溝道孔23的內(nèi)壁順序地形成電荷阻擋層24、電荷存儲層25以及隧道絕緣層26中的至少一個。例如，可以沿著溝道孔23的內(nèi)壁形成電荷存儲層25和隧道絕緣層26。
[0038]隨后，可以在絕緣層27上形成第一溝道層28。例如，第一溝道層28可以包括多晶硅層。第一溝道層28可以以具有開放中心部分的管形方式來形成。隨后，可以用間隙填充絕緣層29來填充第一溝道層28的開放中心部分。例如，間隙填充絕緣層29可以包括氧化物層。
[0039]可以通過將間隙填充絕緣層29和第一溝道層28刻蝕到一定的深度而暴露出絕緣層27的一部分。
[0040]例如，可以刻蝕間隙填充絕緣層29和第一溝道層28，使得間隙填充絕緣層29和第一溝道層28的頂表面可以比被配置為最上層字線的第一材料層21的頂表面更高。這里，間隙填充絕緣層29和第一溝道層28的頂表面可以比被配置為選擇線的第一材料層21的底表面更高，以部分地暴露出被配置為選擇線的第一材料層21。
[0041]可以通過干法刻蝕和濕法刻蝕的一種或組合來去除間隙填充絕緣層29和第一溝道層28。另外，可以同時地刻蝕或單獨地刻蝕間隙填充絕緣層29和第一溝道層28。
[0042]當(dāng)以柱形方式來形成第一溝道層28時，可以跳過形成間隙填充絕緣層29的工藝。在本實例中，可以刻蝕第一溝道層28以暴露出被配置為選擇線的第一材料層21。
[0043]在下文中，出于說明的目的，將絕緣層27的暴露出的部分稱作第二絕緣層27B，將絕緣層27的未暴露出的部分稱作第一絕緣層27A。第二絕緣層27B可以包括第二電荷阻擋層24B、第二電荷存儲層25B以及第二隧道絕緣層26B。另外，第一絕緣層27A可以包括第一電荷阻擋層24A、第一電荷存儲層25A以及第一隧道絕緣層26A。
[0044]如圖2B中所示，可以將第二絕緣層27B氮化(見附圖標(biāo)記“30”)。在氮化工藝期間，由于第一絕緣層27A被間隙填充絕緣層29和第一溝道層28覆蓋，所以第一絕緣層27A可以不被暴露出。因此，可以執(zhí)行選擇性氮化以僅將第二絕緣層27B氮化，并且因此第一絕緣層27A可以在氮化之前和之后具有相同的氮濃度。因此，第二絕緣層27B可以具有比第一絕緣層27A更高的氮濃度。
[0045]第一絕緣層27A與第二絕緣層27B之間的氮濃度差可以根據(jù)各種氮化工藝來控制。例如，可以利用等離子體氮化工藝、使用氮氣的熱處理工藝、使用氮離子的離子注入工藝的一種或組合來執(zhí)行氮化工藝。另外，氮化工藝可以在范圍從400°C到1000°C的溫度條件下和范圍從0.1托到2托的壓力條件下執(zhí)行，并且可以利用N2O氣體、NO氣體、N2氣體的一種或組合來執(zhí)行。
[0046]另外，在第二絕緣層27B的氮化期間，可以根據(jù)工藝條件來控制第二絕緣層27B氮化的深度。例如，可以僅將第二隧道絕緣層26B氮化，或者可以將第二隧道絕緣層26B和第二電荷存儲層25B都氮化。或者，第二隧道絕緣層26B、第二電荷存儲層25B以及第二電荷阻擋層24B可以全部都受到氮化。
[0047]還可以執(zhí)行諸如熱處理工藝的擴散工藝。第二絕緣層27B中包含的氮原子可以通過擴散工藝擴散到第一絕緣層27A中。因此，可以將第一絕緣層27A部分地氮化。
[0048]如圖2C中所示，可以在溝道孔23中形成第二溝道層31。第二溝道層31可以包括多晶硅層。第二溝道層31可以以具有開放中心部分的管形方式來形成，或者以中心部分被完全填充的柱形方式來形成。圖2C說明第二溝道層31以柱形方式來形成。[0049]如圖2D中所示，導(dǎo)電層32可以替換第一材料層21。例如，可以刻蝕第一材料層21和第二材料層22以在相鄰的溝道孔23之間形成至少一個縫隙33，并且可以刻蝕經(jīng)由縫隙33暴露出的第一材料層21以形成第一凹陷區(qū)。隨后，可以在第一凹陷區(qū)中形成導(dǎo)電層32。隨后，可以用絕緣層34來填充縫隙33。在本實例中，可以通過控制絕緣層34的沉積厚度和沉積方法而在縫隙33中形成空氣間隙。結(jié)果，可以制造具有如圖1A中所示的結(jié)構(gòu)的半導(dǎo)體器件。
[0050]在第一凹陷區(qū)中形成導(dǎo)電層之前，可以沿著第一凹陷區(qū)的內(nèi)表面額外地形成絕緣層。在本實例中，當(dāng)形成絕緣層時，可以順序地形成電荷阻擋層、電荷存儲層、隧道絕緣層中的至少一個?？梢酝ㄟ^形成另一電荷阻擋層來制造具有如圖1B中所示的結(jié)構(gòu)的半導(dǎo)體器件?？梢酝ㄟ^將氧化物層和具有高介電常數(shù)的材料層層疊來形成所述額外地形成的電荷阻擋層。
[0051]根據(jù)前述工藝，可以容易地控制選擇晶體管的柵絕緣層的氮濃度。因此，可以控制選擇晶體管的閾值電壓，并且可以防止泄露電流。
[0052]可以根據(jù)第一材料層21和第二材料層22的材料對上述工藝、特別是形成縫隙33之后的工藝進行各種變化。
[0053]當(dāng)?shù)谝徊牧蠈?1包括導(dǎo)電層并且第二材料層22包括層間絕緣層時，可以形成縫隙33，并且可以將經(jīng)由縫隙33暴露出的第一材料層21硅化。隨后，可以在縫隙33中形成絕緣層34。
[0054]在另一個實例中，當(dāng)?shù)谝徊牧蠈?1包括導(dǎo)電層并且第二材料層22包括犧牲層時，可以去除經(jīng)由縫隙33暴露出的第二材料層22以形成第二凹陷區(qū)。隨后，可以將經(jīng)由縫隙33暴露出的第一材料層21硅化，并且可以在第二凹陷區(qū)中形成絕緣層。在第二凹陷區(qū)中形成絕緣層之前，可以刻蝕經(jīng)由第二凹陷區(qū)暴露出的第一絕緣層27A和第二絕緣層27B。隨后，可以在縫隙33中形成絕緣層34。在本實例中，可以制造具有如圖1C中所示的結(jié)構(gòu)的半導(dǎo)體器件。
[0055]圖3是示出根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)的配置的框圖。
[0056]如圖3中所示，根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)100可以包括非易失性存儲器件120和存儲器控制器110。
[0057]非易失性存儲器件120可以具有上述結(jié)構(gòu)。另外，非易失性存儲器件120可以是包括多個快閃存儲器芯片的多芯片封裝。
[0058]存儲器控制器110可以被配置成控制非易失性存儲器件120。存儲器控制器110可以包括SRAM IlUCPU 112、主機接口 113、ECC 114以及存儲器接口 115。SRAM 111可以用作CPU 112的操作存儲器。CPU 112可以執(zhí)行用于存儲器控制器110的數(shù)據(jù)交換的整體控制操作。主機接口 113包括與存儲系統(tǒng)100耦接的主機的數(shù)據(jù)交換協(xié)議。另外，ECC電路114可以檢測并校正從非易失性存儲器件120中讀取的數(shù)據(jù)的錯誤。存儲器接口 115可以與非易失性存儲器件120接口。存儲器控制器110還可以包括儲存碼數(shù)據(jù)以與主機接口的匪。
[0059]具有如上述配置的存儲系統(tǒng)100可以是結(jié)合了存儲器件120和存儲器控制器110的固態(tài)盤(SSD)或存儲卡。例如，當(dāng)存儲系統(tǒng)100是SSD時，存儲器控制器110可以經(jīng)由包括USB、MMC、PC1-E、SATA、PATA、SCS1、ESDI以及IDE的接口協(xié)議中的一種與外部源(例如，主機)通信。
[0060]圖4是示出根據(jù)本公開的一個實施例的計算系統(tǒng)的框圖。
[0061]如圖4中所示，根據(jù)本發(fā)明的一個實施例的計算系統(tǒng)200可以包括CPU 220、RAM230、用戶接口 240、調(diào)制解調(diào)器250以及存儲系統(tǒng)210，它們與系統(tǒng)總線260電耦接。另夕卜，當(dāng)計算系統(tǒng)200是移動設(shè)備時，還可以包括電池以將操作電壓供應(yīng)給計算系統(tǒng)200。計算系統(tǒng)200還可以包括應(yīng)用芯片組、照相機圖像處理器(CIS)、移動DRAM。
[0062]如結(jié)合圖3中所述的，存儲系統(tǒng)210可以包括非易失性存儲器212和存儲器控制器 211。
[0063]由于將選擇晶體管的柵絕緣層選擇性地氮化，所以可以控制選擇晶體管的閾值電壓，并且可以減小泄漏電流。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 導(dǎo)電層和層間絕緣層，所述導(dǎo)電層和所述層間絕緣層彼此交替地層疊； 至少一個第一溝道層，所述至少一個第一溝道層穿通所述導(dǎo)電層和所述層間絕緣層；至少一個第二溝道層，所述至少一個第二溝道層與所述第一溝道層耦接，并且穿通所述導(dǎo)電層和所述層間絕緣層； 第一絕緣層，所述第一絕緣層插入在所述至少一個第一溝道層與所述導(dǎo)電層之間；以及 第二絕緣層，所述第二絕緣層插入在所述至少一個第二溝道層與所述導(dǎo)電層之間，并且具有比所述第一絕緣層更高的氮濃度。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一溝道層是存儲器單元的溝道層，所述第二溝道層是選擇晶體管的溝道層。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一絕緣層包括第一隧道絕緣層、第一電荷存儲層以及第一電荷阻擋層，第二絕緣層包括第二隧道絕緣層、第二電荷存儲層以及第二電荷阻擋層。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述第二電荷存儲層具有比所述第一電荷存儲層更高的氮濃度。
5.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述第二隧道絕緣層具有比所述第一隧道絕緣層更高的氮濃度。
6.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述第二電荷存儲層具有比所述第二隧道絕緣層更高的氮濃度。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一溝道層以管形方式來形成。
8.如權(quán)利要求7所述的半導(dǎo)體器件，還包括第三絕緣層，所述第三絕緣層填充所述第一溝道層的中心部分。
9.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述導(dǎo)電層的至少一個最上層導(dǎo)電層被配置為選擇線，而其余的導(dǎo)電層被配置為字線。
10.如權(quán)利要求9所述的半導(dǎo)體器件，其中，所述第一溝道層的頂表面比被配置為字線的最上層導(dǎo)電層的頂表面更高。
11.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第二溝道層位于所述第一溝道層上，并且與所述第一溝道層連接成單個本體。
12.一種制造半導(dǎo)體器件的方法，所述方法包括以下步驟: 交替地形成第一材料層和第二材料層； 形成穿通所述第一材料層和所述第二材料層的至少一個溝道孔； 沿著所述至少一個溝道孔的內(nèi)壁形成第一絕緣層； 在所述第一絕緣層之上形成第一溝道層； 刻蝕所述第一溝道層以暴露出所述第一絕緣層的一部分； 將所述第一絕緣層的暴露出的部分氮化；以及 在所述第一絕緣層的氮化的部分上形成第二溝道層。
13.如權(quán)利要求12所述的方法，還包括以下步驟:用第三絕緣層填充所述溝道孔，在所述溝道孔中形成有所述第一溝道層。
14.如權(quán)利要求12所述的方法，其中，所述第一材料層的至少一個最上層第一材料層被配置為選擇線，而其余的第一材料層被配置為字線。
15.如權(quán)利要求14所述的方法，其中，刻蝕所述第一溝道層的步驟包括:刻蝕所述第一溝道層使得所述第一溝道層的頂表面比被配置為字線的最上層第一材料層的頂表面更高。
16.如權(quán)利要求12所述的方法，其中，形成所述第一絕緣層的步驟包括:沿著所述溝道孔的內(nèi)壁形成電荷阻擋層、電荷存儲層以及隧道絕緣層中的至少一個。
17.如權(quán)利要求12所述的方法，其中，利用等離子體氮化工藝、使用氮氣的熱處理工藝、以及使用氮離子的離子注入工藝的一種或組合來執(zhí)行將所述第一絕緣層的暴露出的部分氮化的步驟。
18.如權(quán)利要求17所述的方法，其中，在范圍從400°C到1000°C的溫度條件下和范圍從0.1托到2托的壓力條件下執(zhí)行將所述第一絕緣層的暴露出的部分氮化的步驟。
19.如權(quán)利要求12所述的方法，其中，利用N2O氣體、NO氣體以及N2氣體中的一種或組合來執(zhí)行將所述第一絕緣層的暴露`出的部分氮化的步驟。
【文檔編號】H01L29/51GK103779353SQ201310049905
【公開日】2014年5月7日 申請日期:2013年2月7日 優(yōu)先權(quán)日:2012年10月18日
【發(fā)明者】辛大圭 申請人:愛思開海力士有限公司