半導(dǎo)體器件的制備方法
【專利摘要】本發(fā)明揭示了一種半導(dǎo)體器件的制備方法，該制備方法包括：提供基底，所述基底包含第一器件區(qū)以及第二器件區(qū)，所述第一器件區(qū)至少具有一非易失存儲(chǔ)單元，所述非易失存儲(chǔ)單元的柵極周圍的所述第一器件區(qū)的表面具有因制備所述非易失存儲(chǔ)單元的氮墻而形成的第一氮化物層，所述第二器件區(qū)具有自下至上依次層疊的第二器件氧化物層和第二器件多晶硅層；在所述基底上制備抗反射涂層；選擇性刻蝕所述抗反射涂層和所述第二器件多晶硅層，以形成第二器件柵極；去除剩余的所述抗反射涂層和所述第一氮化物層。本發(fā)明的制備方法能夠保證減少或避免在制備過程中對(duì)器件的損傷，從而提高良率。
【專利說明】半導(dǎo)體器件的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種半導(dǎo)體器件的制備方法。
【背景技術(shù)】
[0002]為了實(shí)現(xiàn)芯片的功能化，在半導(dǎo)體的制備工藝中，一片晶圓上往往具有多種器件，不同器件的制備工藝不同，所以需要將不同器件的制備工藝整合在同一制程(process)中，造成在同一制程中具有較多的工藝步驟，比如在所述制程中會(huì)進(jìn)行多步沉積或刻蝕等工藝，從而對(duì)器件的功能造成影響。
[0003]例如，電可擦可編程只讀存儲(chǔ)器(ElectricallyErasable ProgrammableRead-Only Memory,簡(jiǎn)稱EEPROM)的制程中，需要在同一片晶圓上制備EEPROM存儲(chǔ)器件和邏輯器件，制備過程見圖1a-圖1g所示。
[0004]首先，提供基底110，所述基底110包含第一器件區(qū)111以及第二器件區(qū)112，在所述第一器件區(qū)111內(nèi)制備浮柵131以及選擇柵132，所述浮柵131與所述基底110之間具有一第二高壓氧化層121，所述選擇柵132與所述基底110之間具有一第一高壓氧化層122，如圖1a所示；
[0005]然后，在所述第一器件區(qū)111上制備氧化物-氮化物-氧化物(簡(jiǎn)稱0N0)介質(zhì)層140，其中，所述0N0介質(zhì)層140包括自下至上依次層疊的第一氧化物膜141、第二氮化物膜142以及第三氧化物膜143，如圖1b所示；
[0006]接著，在所述第二器件區(qū)112的所述基底110上生長(zhǎng)一第二器件氧化物層150后，在所述第一器件區(qū)111和所述第二器件區(qū)112的表面制備一多晶硅層160，如圖1c所示；
[0007]隨后，選擇性刻蝕所述第一器件區(qū)111的所述多晶硅層160，在所述浮柵131周圍的所述0N0介質(zhì)層140上形成控制柵133，如圖1d所示，通常，在刻蝕過程中，所述多晶硅層160會(huì)過刻蝕，可能刻蝕掉部分或全部的所述第三氧化物膜143，在圖1d不具體顯示，其中，所述浮柵131、所述控制柵133、所述浮柵131和所述控制柵133之間的所述0N0介質(zhì)層140、所述第二高壓氧化層121、以及所述基底110共同構(gòu)成浮柵晶體管，所述選擇柵132、所述第一高壓氧化層122、以及所述基底110共同構(gòu)成選擇晶體管，所述浮柵晶體管和所述選擇晶體管形成非易失存儲(chǔ)單元，所述控制柵133和所述選擇柵132周圍的所述第一器件區(qū)的表面以及所述選擇柵的表面的第二氮化物膜為第一氮化物層，所述浮柵晶體管內(nèi)的第二氮化物膜為所述電可擦可編程只讀存儲(chǔ)器的氮墻，所述氮墻做為非常致密的絕緣層，使得所述浮柵晶體管內(nèi)的所述0N0介質(zhì)層140可以很好的將所述浮柵131與外界隔離開來，從而阻止了所述浮柵131與所述基底110之間進(jìn)行電子交換，因而數(shù)據(jù)可以被長(zhǎng)期保存，使得只有在受到外界電場(chǎng)的作用下，電子才有可能通過所述第二高壓氧化層121在所述基底110與所述浮柵131之間進(jìn)行交換；因?yàn)樵诤罄m(xù)的工藝構(gòu)成中需要制備通孔等結(jié)構(gòu)，所以需要將所述第一氮化物層去除，在現(xiàn)有技術(shù)中，形成如圖1d所示的結(jié)構(gòu)后，會(huì)先去除所述第一氮化物層，再在所述第一器件區(qū)111和所述第二器件區(qū)112的表面制備一抗反射涂層170，如圖1e所示；[0008]隨后，選擇性刻蝕所述第二器件區(qū)112的所述抗反射涂層170和所述多晶硅層160，形成第二器件柵極134，如圖1f所示；
[0009]最后，去除剩余的所述抗反射涂層170，形成如圖1g所示結(jié)構(gòu)。
[0010]由于在現(xiàn)有技術(shù)中，去除所述第一氮化物層的步驟和去除剩余的所述抗反射涂層170的步驟是分開進(jìn)行的，一般去除所述第一氮化物層的步驟和去除剩余的所述抗反射涂層170的步驟可以采用干法刻蝕或濕法刻蝕，所以在去除所述第一氮化物層的步驟和去除剩余的所述抗反射涂層170的步驟中，所述浮柵晶體管和所述選擇晶體管一共被損傷兩次，會(huì)造成所述第二高壓氧化層121或第一高壓氧化層122的損傷，或造成所述控制柵133或所述選擇柵132的損傷，甚至?xí)绊懰龌?10上的有源區(qū)，從而造成所述浮柵晶體管或所述選擇晶體管的漏電，影響良率。
[0011]因此，如何提供一種半導(dǎo)體器件的制備方法，能夠減少或避免在制備過程中對(duì)器件的損傷，已成為本領(lǐng)域技術(shù)人員需要解決的問題。

【發(fā)明內(nèi)容】

[0012]本發(fā)明的目的在于，提供一種半導(dǎo)體器件的制備方法，能夠保證減少或避免在制備過程中對(duì)器件的損傷，從而提高良率。
[0013]為解決上述技術(shù)問題，本發(fā)明提供一種半導(dǎo)體器件的制備方法，包括:
[0014]提供基底，所述基底包含第一器件區(qū)以及第二器件區(qū)，所述第一器件區(qū)至少具有一非易失存儲(chǔ)單元，所述非易失存儲(chǔ)單元的柵極周圍的所述第一器件區(qū)的表面具有因制備所述非易失存儲(chǔ)單元的氮墻而形成的第一氮化物層，所述第二器件區(qū)具有自下至上依次層疊的第二器件氧化物層和第二器件多晶硅層；
[0015]在所述基底上制備抗反射涂層；
[0016]選擇性刻蝕所述抗反射涂層和所述第二器件多晶硅層，以形成第二器件柵極；
[0017]去除剩余的所述抗反射涂層和所述第一氮化物層。
[0018]進(jìn)一步的，所述非易失存儲(chǔ)單元為電可擦可編程只讀存儲(chǔ)器。
[0019]進(jìn)一步的，所述非易失存儲(chǔ)單元包含一浮柵晶體管和一選擇晶體管，所述選擇晶體管的柵極為選擇柵，所述選擇柵與所述基底之間具有一第一高壓氧化層，所述浮柵晶體管的柵極包括浮柵以及控制柵，所述浮柵與所述基底之間具有一第二高壓氧化層，所述浮柵與所述控制柵之間通過一 ONO介質(zhì)層相隔離，所述ONO介質(zhì)層并位于所述控制柵和所述選擇柵周圍的所述第一器件區(qū)的表面以及所述選擇柵的表面，所述ONO介質(zhì)層包括自下至上依次層疊的第一氧化物膜、第二氮化物膜以及第三氧化物膜，所述第一氮化物層為所述控制柵和所述選擇柵周圍的所述第一器件區(qū)的表面以及所述選擇柵的表面的第二氮化物膜。
[0020]進(jìn)一步的，所述第二高壓氧化層具有一隧穿窗口。
[0021]進(jìn)一步的，所述浮柵和所述選擇柵的材料為摻雜多晶硅，所述控制柵的材料為非
摻雜多晶硅。
[0022]進(jìn)一步的，所述抗反射涂層為電介質(zhì)抗反射涂層。
[0023]進(jìn)一步的，所述電介質(zhì)抗反射涂層的材料為氮化物。
[0024]進(jìn)一步的，采用一步刻蝕法去除剩余的所述抗反射涂層和所述第一氮化物層。[0025]進(jìn)一步的，所述抗反射涂層的厚度為50 A?300人
[0026]進(jìn)一步的，采用濕法刻蝕去除剩余的所述抗反射涂層和所述第一氮化物層。
[0027]進(jìn)一步的，所述第二器件多晶硅層的材料為非摻雜多晶硅。
[0028]與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體器件的制備方法具有以下優(yōu)點(diǎn):
[0029]本發(fā)明提供的半導(dǎo)體器件的制備方法，在所述基底上制備抗反射涂層步驟之前不去除所述第一氮化物層，而在選擇性刻蝕所述抗反射涂層和所述第二器件多晶硅層步驟之后，在去除剩余的所述抗反射涂層的同時(shí)去除所述第一氮化物層，與現(xiàn)有技術(shù)相比，去除剩余的所述抗反射涂層和所述第一氮化物層在同一步驟中進(jìn)行，避免多次對(duì)所述非易失存儲(chǔ)單元造成損傷，從而進(jìn)一步的避免所述浮柵晶體管或所述選擇晶體管的漏電，提高良率。
【專利附圖】

【附圖說明】
[0030]圖1a-圖1g為現(xiàn)有技術(shù)中半導(dǎo)體器件的制備方法的示意圖；
[0031]圖2為本發(fā)明一實(shí)施例中半導(dǎo)體器件的制備方法的流程圖；
[0032]圖3a_圖3d為本發(fā)明一實(shí)施例中半導(dǎo)體器件的制備方法的示意圖。
【具體實(shí)施方式】
[0033]下面將結(jié)合示意圖對(duì)本發(fā)明的半導(dǎo)體器件的制備方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。
[0034]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0035]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0036]本發(fā)明的核心思想在于，提供一種半導(dǎo)體器件的制備方法，半導(dǎo)體器件的制備方法包括提供基底，所述基底包含第一器件區(qū)以及第二器件區(qū)，所述第一器件區(qū)至少具有一非易失存儲(chǔ)單元，所述非易失存儲(chǔ)單元的柵極周圍的所述第一器件區(qū)的表面具有因制備所述非易失存儲(chǔ)單元的氮墻而形成的第一氮化物層，所述第二器件區(qū)具有自下至上依次層疊的第二器件氧化物層和第二器件多晶硅層，本發(fā)明先不去除所述第一氮化物層，而是直接在在所述基底上制備抗反射涂層，并選擇性刻蝕所述抗反射涂層和所述第二器件多晶硅層，以形成第二器件柵極，最后，去除剩余的所述抗反射涂層和所述第一氮化物層，避免多次刻蝕對(duì)所述非易失存儲(chǔ)單元造成損傷。
[0037]以下請(qǐng)參考圖2以及圖3a_圖3d具體說明所述半導(dǎo)體器件的制備方法，其中，圖2為本發(fā)明一實(shí)施例中半導(dǎo)體器件的制備方法的流程圖；圖3a_圖3d為本發(fā)明一實(shí)施例中半導(dǎo)體器件的制備方法的示意圖。[0038]首先，進(jìn)行步驟S11，提供基底210，所述基底210包含第一器件區(qū)211以及第二器件區(qū)212，所述第一器件區(qū)212至少具有一非易失存儲(chǔ)單元，所述非易失存儲(chǔ)單元的柵極周圍的所述第一器件區(qū)211的表面具有因制備所述非易失存儲(chǔ)單元的氮墻而形成的第一氮化物層，所述第二器件區(qū)212具有自下至上依次層疊的第二器件氧化物層250和第二器件多晶娃層260。
[0039]在本實(shí)施例中，所述非易失存儲(chǔ)單元為電可擦可編程只讀存儲(chǔ)器，所述非易失存儲(chǔ)單元包含一浮柵晶體管和一選擇晶體管，所述選擇晶體管的柵極為選擇柵232，所述選擇柵232與所述基底210之間具有一第一高壓氧化層222，所述浮柵晶體管的柵極包括浮柵231以及控制柵233，所述浮柵231與所述基底210之間具有一第二高壓氧化層221，所述浮柵231與所述控制柵233之間通過一 ONO介質(zhì)層240相隔離，所述ONO介質(zhì)層240并位于所述控制柵233和所述選擇柵232周圍的所述第一器件區(qū)211的表面以及所述選擇柵232的表面，所述ONO介質(zhì)層24包括自下至上依次層疊的第一氧化物膜241、第二氮化物膜242以及第三氧化物膜243，如圖3a所示，其中，所述第一氮化物層為所述控制柵233和所述選擇柵232周圍的所述第一器件區(qū)211的表面以及所述選擇柵232的表面的第二氮化物膜242，所述氮墻為位于所述浮柵晶體管的柵極內(nèi)的第二氮化物膜242。在本實(shí)施例中，基底210還可以包括其它結(jié)構(gòu)，如溝道等，此為本領(lǐng)域的常規(guī)技術(shù)手段，在此不一一詳述。
[0040]較佳的，所述第二高壓氧化層221具有一隧穿窗口 223，有利于電子穿過所述第二高壓氧化層221，以對(duì)所述浮柵231進(jìn)行編程。
[0041]其中，所述浮柵231和所述選擇柵232的材料可以為摻雜多晶硅，所述控制柵233的材料可以為非摻雜多晶硅，但所述浮柵231和所述選擇柵232的材料并不限于為摻雜多晶硅，所述控制柵233的材料也不限于為非摻雜多晶硅，如所述浮柵231和所述選擇柵232的材料可以為金屬，或所述控制柵233的材料可以為金屬，亦在本發(fā)明的思想范圍之內(nèi)。另夕卜，所述第二器件多晶硅層260的材料可以為非摻雜多晶硅，所述第二器件多晶硅層260的材料不限于為非摻雜多晶硅，如所述第二器件多晶硅層260的材料可以為金屬，亦在本發(fā)明的思想范圍之內(nèi)。
[0042]由于在本實(shí)施例中，所述第一氮化物層上還具有一所述第三氧化物膜243，所以在進(jìn)行步驟S12之前，可以采用本領(lǐng)域的常用刻蝕方法先去除所述第一氮化物層上的所述第三氧化物膜243，以方便在步驟S14中去除剩余的所述抗反射涂層270和所述第一氮化物層。
[0043]然后，進(jìn)行步驟S12，在所述基底210上制備抗反射涂層270，如圖3b所示。較佳的，所述抗反射涂層270為電介質(zhì)抗反射涂層(Darc)，可以很好地反射光照(光刻曝光時(shí)的光照)，制備出的尺寸精確的光阻，但所述抗反射涂層270并不限于為電介質(zhì)抗反射涂層，如還可以為電介質(zhì)抗反射涂層與有機(jī)抗反射涂層(Bare)的組合。進(jìn)一步的，所述電介質(zhì)抗反射涂層的材料為氮化物，與所述第一氮化物層的材質(zhì)相近，在步驟S14中方便去除。在本實(shí)施例中，所述抗反射涂層270的厚度為50A?500A,例如80A、ΙΟΟΑ、200人、400A等，可以有效地反射光照。
[0044]步驟S13，采用常規(guī)的光刻和干法刻蝕的方法，選擇性刻蝕所述抗反射涂層270和所述第二器件多晶硅層260，以形成第二器件柵極234，如圖3c所示。
[0045]步驟S14，去除剩余的所述抗反射涂層270和所述第一氮化物層。較佳的，采用濕法刻蝕去除剩余的所述抗反射涂層270和所述第一氮化物層，濕法刻蝕的選擇比高，容易控制。采用一步刻蝕法去除剩余的所述抗反射涂層270和所述第一氮化物層，即去除剩余的所述抗反射涂層270和所述第一氮化物層采用同一程式(recipe)里的同一步(step),節(jié)約工藝，但也可以采用多步刻蝕法，即去除剩余的所述抗反射涂層270和所述第一氮化物層采用同一程式(recipe)里的不同步(step)。
[0046]在同一產(chǎn)品(product)的制程中，采用現(xiàn)有技術(shù)中半導(dǎo)體器件的制備方法的晶圓的良率為54%，而本實(shí)施例中半導(dǎo)體器件的制備方法的晶圓的良率為94 %，可見同時(shí)去除剩余的所述抗反射涂層和所述第一氮化物層，有效地減少了在制備過程中對(duì)器件的損傷。
[0047]本發(fā)明并不限于以上實(shí)施例，例如所述非易失存儲(chǔ)單元不限于為電可擦可編程只讀存儲(chǔ)器，還可以為flash存儲(chǔ)器等，所述flash存儲(chǔ)器的柵極亦具有氮墻，所以所述flash存儲(chǔ)器的柵極周圍的所述第一器件區(qū)的表面亦會(huì)具有因制備所述flash存儲(chǔ)器的氮墻而形成的第一氮化物層，所以亦需要去除所述第一氮化物層，只要所述非易失存儲(chǔ)單元的柵極周圍的所述第一器件區(qū)的表面具有因制備所述非易失存儲(chǔ)單元的氮墻而形成的第一氮化物層，就可以采用本發(fā)明的半導(dǎo)體器件的制備方法，同時(shí)去除剩余的所述抗反射涂層和所述第一氮化物層，從而減少或避免在制備過程中對(duì)器件的損傷。
[0048]綜上所述，本發(fā)明提供一種半導(dǎo)體器件的制備方法，半導(dǎo)體器件的制備方法包括提供基底，所述基底包含第一器件區(qū)以及第二器件區(qū)，所述第一器件區(qū)至少具有一非易失存儲(chǔ)單元，所述非易失存儲(chǔ)單元的柵極周圍的所述第一器件區(qū)的表面具有因制備所述非易失存儲(chǔ)單元的氮墻而形成的第一氮化物層，所述第二器件區(qū)具有自下至上依次層疊的第二器件氧化物層和第二器件多晶硅層，然后，先不去除所述第一氮化物層，而是直接在在所述基底上制備抗反射涂層，并選擇性刻蝕所述抗反射涂層和所述第二器件多晶硅層，以形成第二器件柵極，最后，去除剩余的所述抗反射涂層和所述第一氮化物層，避免多次對(duì)所述非易失存儲(chǔ)單元造成損傷。與現(xiàn)有技術(shù)相比，本發(fā)明提供的含有偏壓溫度不穩(wěn)定性測(cè)試電路具有以下優(yōu)點(diǎn):
[0049]本發(fā)明提供的半導(dǎo)體器件的制備方法，在該半導(dǎo)體器件的制備方法中，在所述基底上制備抗反射涂層步驟之前不去除所述第一氮化物層，而在選擇性刻蝕所述抗反射涂層和所述第二器件多晶硅層步驟之后，在去除剩余的所述抗反射涂層的同時(shí)去除所述第一氮化物層，與現(xiàn)有技術(shù)相比，去除剩余的所述抗反射涂層和所述第一氮化物層在同一步驟中進(jìn)行，避免多次對(duì)所述非易失存儲(chǔ)單元造成損傷，從而進(jìn)一步的避免所述浮柵晶體管或所述選擇晶體管的漏電，提聞良率。
[0050]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制備方法,包括: 提供基底，所述基底包含第一器件區(qū)以及第二器件區(qū)，所述第一器件區(qū)至少具有一非易失存儲(chǔ)單元，所述非易失存儲(chǔ)單元的柵極周圍的所述第一器件區(qū)的表面具有因制備所述非易失存儲(chǔ)單元的氮墻而形成的第一氮化物層，所述第二器件區(qū)具有自下至上依次層疊的第二器件氧化物層和第二器件多晶硅層； 在所述基底上制備抗反射涂層； 選擇性刻蝕所述抗反射涂層和所述第二器件多晶硅層，以形成第二器件柵極； 去除剩余的所述抗反射涂層和所述第一氮化物層。
2.如權(quán)利要求1所述的半導(dǎo)體器件的制備方法，其特征在于，所述非易失存儲(chǔ)單元為電可擦可編程只讀存儲(chǔ)器。
3.如權(quán)利要求2所述的半導(dǎo)體器件的制備方法，其特征在于，所述非易失存儲(chǔ)單元包含一浮柵晶體管和一選擇晶體管，所述選擇晶體管的柵極為選擇柵，所述選擇柵與所述基底之間具有一第一高壓氧化層，所述浮柵晶體管的柵極包括浮柵以及控制柵，所述浮柵與所述基底之間具有一第二高壓氧化層，所述浮柵與所述控制柵之間通過一 ONO介質(zhì)層相隔離，所述ONO介質(zhì)層位于所述控制柵和所述選擇柵周圍的所述第一器件區(qū)的表面以及所述選擇柵的表面，所述ONO介質(zhì)層包括自下至上依次層疊的第一氧化物膜、第二氮化物膜以及第三氧化物膜，所述第一氮化物層為所述控制柵和所述選擇柵周圍的所述第一器件區(qū)的表面以及所述選擇柵的表面的第二氮化物膜。
4.如權(quán)利要求3所述的半導(dǎo)體器件的制備方法，其特征在于，所述第二高壓氧化層具有一隧穿窗口。
5.如權(quán)利要求3所述的半導(dǎo)體器件的制備方法，其特征在于，所述浮柵和所述選擇柵的材料為摻雜多晶硅，所述控制柵的材料為非摻雜多晶硅。
6.如權(quán)利要求1-5中任意一項(xiàng)所述的半導(dǎo)體器件的制備方法，其特征在于，所述抗反射涂層為電介質(zhì)抗反射涂層。
7.如權(quán)利要求6所述的半導(dǎo)體器件的制備方法，其特征在于，所述電介質(zhì)抗反射涂層的材料為氮化物。
8.如權(quán)利要求7所述的半導(dǎo)體器件的制備方法，其特征在于，采用一步刻蝕法去除剩余的所述抗反射涂層和所述第一氮化物層。
9.如權(quán)利要求1-5中任意一項(xiàng)所述的半導(dǎo)體器件的制備方法，其特征在于，所述抗反射涂層的厚度為50A?300人。
10.如權(quán)利要求1-5中任意一項(xiàng)所述的半導(dǎo)體器件的制備方法，其特征在于，采用濕法刻蝕去除剩余的所述抗反射涂層和所述第一氮化物層。
11.如權(quán)利要求1-5中任意一項(xiàng)所述的半導(dǎo)體器件的制備方法，其特征在于，所述第二器件多晶娃層的材料為非摻雜多晶娃。
【文檔編號(hào)】H01L21/8247GK103972176SQ201310041862
【公開日】2014年8月6日 申請(qǐng)日期:2013年2月1日 優(yōu)先權(quán)日:2013年2月1日
【發(fā)明者】代洪剛, 李俊, 張學(xué)海, 施平 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司