半導(dǎo)體存儲(chǔ)器設(shè)備、存儲(chǔ)器系統(tǒng)及其制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種半導(dǎo)體存儲(chǔ)器設(shè)備、一種具有該半導(dǎo)體存儲(chǔ)器設(shè)備的存儲(chǔ)器系統(tǒng)以及一種制造該半導(dǎo)體存儲(chǔ)器設(shè)備的方法。所述半導(dǎo)體存儲(chǔ)器設(shè)備包括：從襯底的表面突出的垂直通道層；圍繞所述垂直通道層的隧道絕緣層和電荷存儲(chǔ)層；圍繞所述電荷存儲(chǔ)層的阻擋層；沿所述阻擋層堆疊的層間絕緣層；以及，插在所述層間絕緣層之間的導(dǎo)電層。所述阻擋層包括金屬氧化物層。
【專(zhuān)利說(shuō)明】半導(dǎo)體存儲(chǔ)器設(shè)備、存儲(chǔ)器系統(tǒng)及其制造方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2012年8月29日提交的韓國(guó)專(zhuān)利申請(qǐng)10-2012-0095045的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性實(shí)施例涉及一種具有垂直通道的半導(dǎo)體存儲(chǔ)器設(shè)備。
【背景技術(shù)】
[0004]半導(dǎo)體存儲(chǔ)器設(shè)備已發(fā)展為具有高集成度并且可存儲(chǔ)大量的數(shù)據(jù)。通常，在行方向上布置在半導(dǎo)體襯底上的存儲(chǔ)器設(shè)備被稱(chēng)為二維結(jié)構(gòu)的存儲(chǔ)器設(shè)備。為了存儲(chǔ)大量的數(shù)據(jù)，二維結(jié)構(gòu)的存儲(chǔ)器設(shè)備要求半導(dǎo)體襯底具有較寬的空間。然而，由于半導(dǎo)體襯底的空間的限制，二維結(jié)構(gòu)的存儲(chǔ)器設(shè)備的集成度的改進(jìn)是有限的，并且可能增加相鄰設(shè)備之間的干涉或干擾。因此，變得更難以實(shí)施多極單元(MLC)操作，其中通過(guò)其容易在二維結(jié)構(gòu)的存儲(chǔ)器設(shè)備中存儲(chǔ)大量數(shù)據(jù)。為了克服二維結(jié)構(gòu)的存儲(chǔ)器設(shè)備的限制，正在開(kāi)發(fā)三維結(jié)構(gòu)的存儲(chǔ)器設(shè)備。
[0005]因?yàn)橥ǔＶ慌帕性谛蟹较蛏系拇鎯?chǔ)器單元垂直于半導(dǎo)體襯底而堆疊，所以三維結(jié)構(gòu)的存儲(chǔ)器設(shè)備包括基本上垂直于半導(dǎo)體襯底的通道。因此，在實(shí)現(xiàn)高集成度和大容量方面，三維結(jié)構(gòu)的存儲(chǔ)器設(shè)備比二維結(jié)構(gòu)的存儲(chǔ)器設(shè)備更為有效。
[0006]下面將簡(jiǎn)要地描述一種制造三維存儲(chǔ)器設(shè)備的方法。
[0007]在半導(dǎo)體襯底上形成多個(gè)犧牲層和第一材料層，并且在用于形成垂直通道的區(qū)域中形成多個(gè)垂直通道孔。沿垂直通道孔的內(nèi)壁形成具有阻擋層、電荷存儲(chǔ)層和隧道絕緣層的存儲(chǔ)器堆疊層以及垂直通道層。在垂直通道孔之間形成狹縫，并且通過(guò)去除狹縫內(nèi)所暴露的犧牲層而在第一材料層之間形成凹槽。此時(shí)，通過(guò)凹槽暴露阻擋層、存儲(chǔ)器堆疊層的一部分，并且因此其在用于去除犧牲層的刻蝕工藝中被破壞。通常，由于犧牲層是由氮化物層形成，因此執(zhí)行使用磷酸溶液的濕法刻蝕作為用于去除犧牲層的刻蝕工藝，因?yàn)榈飳拥目涛g速率較快。然而，盡管二氧化硅的刻蝕速率慢于氮化物層的刻蝕速率，仍然可通過(guò)磷酸溶液來(lái)刻蝕通常被用作阻擋層的二氧化硅層。因此，當(dāng)阻擋層在刻蝕工藝中被破壞時(shí)，可能暴露電荷存儲(chǔ)層，并且存儲(chǔ)器堆疊層的厚度會(huì)減小。為了補(bǔ)償此破壞，應(yīng)實(shí)施用于額外地形成阻擋層的工藝，因此可能增加制造工藝的時(shí)間和成本。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的示例性實(shí)施例針對(duì)一種制造半導(dǎo)體存儲(chǔ)器設(shè)備的方法，其可在制造具有垂直通道結(jié)構(gòu)的存儲(chǔ)器設(shè)備的工藝中防止來(lái)自刻蝕工藝的破壞。
[0009]本發(fā)明示例性實(shí)施例的一個(gè)方面提供了一種半導(dǎo)體存儲(chǔ)器設(shè)備，其包括:從襯底的表面突出的垂直通道層；圍繞所述垂直通道層的隧道絕緣層和電荷存儲(chǔ)層；圍繞所述電荷存儲(chǔ)層的阻擋層；沿所述阻擋層堆疊的層間絕緣層；以及插在所述層間絕緣層之間的導(dǎo)電層。所述阻擋層包括金屬氧化物層。
[0010]本發(fā)明示例性實(shí)施例的另一方面提供了一種制造半導(dǎo)體存儲(chǔ)器設(shè)備的方法，其包括:在襯底上交替地形成多個(gè)層間絕緣層和犧牲層；形成基本上垂直于所述襯底地穿過(guò)所述層間絕緣層和所述犧牲層的垂直通道孔；沿所述垂直通道孔的內(nèi)壁形成阻擋層、電荷存儲(chǔ)層、隧道絕緣層和垂直通道層；刻蝕所述層間絕緣層和所述犧牲層以在所述垂直通道層之間形成狹縫；去除通過(guò)所述狹縫暴露的犧牲層以在所述層間絕緣層之間形成凹槽；在所述凹槽中形成導(dǎo)電層；以及，以絕緣層填充所述狹縫。所述阻擋層包括金屬氧化物層。
[0011]本發(fā)明示例性實(shí)施例的又一方面提供了一種存儲(chǔ)器系統(tǒng)，其包括半導(dǎo)體存儲(chǔ)器設(shè)備以及用于控制所述半導(dǎo)體存儲(chǔ)器設(shè)備的存儲(chǔ)器控制器，其中所述半導(dǎo)體存儲(chǔ)器設(shè)備包括:從襯底的表面突出的垂直通道層；圍繞所述垂直通道層的隧道絕緣層和電荷存儲(chǔ)層；圍繞所述電荷存儲(chǔ)層的阻擋層；沿所述阻擋層堆疊的層間絕緣層；以及插在所述層間絕緣層之間的導(dǎo)電層。所述阻擋層包括金屬氧化物層。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0012]對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，通過(guò)參照附圖詳細(xì)描述本發(fā)明的示例性實(shí)施例，本發(fā)明的上述和其它特征和優(yōu)點(diǎn)將變得更為清楚，其中:
[0013]圖1A至II為示出根據(jù)本發(fā)明示例性實(shí)施例的制造半導(dǎo)體設(shè)備的方法的橫截面圖；
[0014]圖2為示出根據(jù)本發(fā)明示例性實(shí)施例的半導(dǎo)體存儲(chǔ)器設(shè)備的框圖；以及
[0015]圖3為示意性地示出根據(jù)本發(fā)明的存儲(chǔ)器系統(tǒng)的框圖。
【具體實(shí)施方式】
[0016] 下文將參照示出本發(fā)明示例性實(shí)施例的附圖來(lái)更全面地描述本發(fā)明。然而，本發(fā)明可以用不同的形式來(lái)體現(xiàn)，而不應(yīng)被解釋為局限于本文提出的實(shí)施例。容易理解的是，應(yīng)最廣義地解釋本公開(kāi)文本中的“在…上”和“在…之上”的含義，從而“在…上”不僅意為“直接在…上”，而且包括其間具有中間特征或?qū)拥亍霸凇稀钡暮x；而“在…之上”不僅意為“在…之上”，而且包括其間無(wú)中間特征或?qū)拥亍霸凇稀钡暮x(即直接在…上)。在本說(shuō)明書(shū)中，“連接/耦合”表示一個(gè)部件直接耦合到另一部件或通過(guò)另一部件間接耦合。在本說(shuō)明書(shū)中，只要未在語(yǔ)句中明確敘述，則單數(shù)形式可包括復(fù)數(shù)形式。
[0017]圖1A至II為橫截面圖，示出根據(jù)本發(fā)明的示例性實(shí)施例的制造半導(dǎo)體設(shè)備的方法。
[0018]參照?qǐng)D1A，在形成于半導(dǎo)體襯底上的第一管道柵極110中形成溝槽TC，并且在溝槽TC中形成第一犧牲層112。例如，第一犧牲層112可包括氧化物層?？稍谄渲行纬傻谝粻奚鼘?12的第一管道柵極110上進(jìn)一步形成第二管道柵極114。在第二管道柵極114上交替地堆疊第一材料層116a、116b、116c、116d和116e以及第二犧牲層118a、118b、118c和118d。例如，第一材料層116a、116b、116c、116d和116e可包括用作層間絕緣層的絕緣材料，例如氧化物層。第二犧牲層118a、118b、118c和118d包括具有不同于第一材料層116a、116b、116c、116d和116e的刻蝕選擇性的材料。例如，第二犧牲層118a、118b、118c和118d可包括氮化娃。在圖1A中，為了便于描述，堆疊的第一材料層116a、116b、116c、116d和116e以及第二犧牲層118a、118b、118c和IlSd的數(shù)量相對(duì)較?。蝗欢?，取決于存儲(chǔ)器設(shè)備，堆疊的數(shù)量可增加或減小。
[0019]參照?qǐng)D1B，在垂直通道區(qū)中形成垂直通道孔Hl和H2。例如，在形成于最上層中的第一材料層116e上形成其中打開(kāi)垂直通道區(qū)域的硬掩膜圖案(未示出)，接著通過(guò)刻蝕工藝形成垂直通道孔Hl和H2，并且隨后去除硬掩膜圖案(未示出)。在垂直通道孔內(nèi)，第一垂直通道孔Hl和第二垂直通道孔H2可成對(duì)。執(zhí)行刻蝕工藝，直到通過(guò)第一垂直通道孔Hl和第二垂直通道孔H2暴露第一犧牲層112。
[0020]接著，去除通過(guò)第一垂直通道孔Hl和第二垂直通道孔H2暴露的第一犧牲層112。因此，將第一垂直通道孔H1、溝槽TC和第二垂直通道孔H2彼此連接。
[0021]參照?qǐng)D1C，沿第一垂直通道孔H1、溝槽TC和第二垂直通道孔H2的內(nèi)壁形成存儲(chǔ)器堆疊層120和垂直通道層122。在部分SI的放大圖中，存儲(chǔ)器堆疊層120包括阻擋層120a、電荷存儲(chǔ)層120b和隧道介電層120c。例如，沿第一垂直通道孔H1、溝槽TC和第二垂直通道孔H2的內(nèi)壁順序地形成阻擋層120a、電荷存儲(chǔ)層120b、隧道介電層120c和垂直通道層122。
[0022]具體地，由于在執(zhí)行隨后的刻蝕工藝時(shí)將暴露阻擋層120a的一些部分，為了抑制由刻蝕工藝導(dǎo)致的破壞，阻擋層120a包括金屬氧化物層，而不是常用的二氧化硅(SiO2)層。例如，金屬氧化物層可包括A1203、HfO3和Zr03。因此，阻擋層120a可由A1203、HfO3和ZrO3之一形成。電荷存儲(chǔ)層120b可包括能夠俘獲電荷的氮化硅層，而隧道介電層120c可包括
多晶娃層。
[0023]此外，可沿存儲(chǔ)器堆疊層120的內(nèi)壁以管道形狀來(lái)形成垂直通道層122，或者可形成垂直通道層122以填充其中形成存儲(chǔ)器堆疊層120的第一垂直通道孔Hl和第二垂直通道孔H2。
[0024]參照?qǐng)D1D，以第一絕緣層124填充其中形成垂直通道層122的第一垂直通道孔H1、溝槽TC和第二垂直通道孔H2的內(nèi)部。第一絕緣層124包括二氧化硅層或可流動(dòng)絕緣材料。例如，可流動(dòng)絕緣材料可為部分穩(wěn)定氧化鋯(PSZ)層。
[0025]參照?qǐng)D1E，在去除第一垂直通道孔Hl和第二垂直通道孔H2上所暴露的第一絕緣層124到達(dá)一定深度之后，通過(guò)以摻雜多晶硅層填充其中去除了第一絕緣層124的區(qū)域，形成結(jié)區(qū)126。例如，摻雜多晶硅層可包括N+型多晶硅層。結(jié)區(qū)126可減小其中在隨后的工藝中形成選擇線的區(qū)域的電阻。
[0026]參照?qǐng)D1F，通過(guò)刻蝕在狹縫區(qū)內(nèi)形成的第一材料層116a至116e和第二犧牲層118a至118d，形成狹縫SI。狹縫SI在行方向上形成于垂直通道層122的行之間。因此，堆疊的第一材料層116a至116e和第二犧牲層118a至118d的側(cè)壁通過(guò)狹縫SI暴露,并且堆疊的第一材料層116a至116e和第二犧牲層118a至IlSd通過(guò)狹縫SI隔開(kāi)。狹縫SI的寬度可窄于或基本上相同于第一垂直通道孔Hl或第二垂直通道孔H2的寬度。例如，當(dāng)狹縫SI的寬度窄于第一垂直通道孔Hl或第二垂直通道孔H2時(shí)，狹縫SI的寬度可為阻擋層120a的厚度的一半。也就是說(shuō)，因?yàn)樵陔S后的工藝中可省略用于額外地形成阻擋層120a的工藝，所以形成的狹縫SI的寬度同樣可較小。
[0027]接著，通過(guò)刻蝕工藝去除由狹縫SI暴露的第二犧牲層118a至118d。因此，形成暴露出安置在相鄰的第一材料層116a至116e之間的阻擋層120a的凹槽RS。[0028]因?yàn)榈谝徊牧蠈?16a至116e和第二犧牲層118a至118d包括具有彼此不同的刻蝕選擇性的材料，所以可根據(jù)刻蝕劑來(lái)選擇性地刻蝕第二犧牲層118a至118d。
[0029]具體地，當(dāng)?shù)诙奚鼘?18a至IlSd包括氮化硅層時(shí)，通常將磷酸溶液用作刻蝕氮化硅層的刻蝕劑。盡管磷酸溶液主要用于去除氮化物層，但是也可通過(guò)磷酸溶液來(lái)刻蝕二氧化硅(SiO2)層。也就是說(shuō)，盡管通過(guò)磷酸溶液對(duì)氮化硅層的刻蝕快于對(duì)二氧化硅層的刻蝕，但是當(dāng)阻擋層120a包括二氧化硅層時(shí)，阻擋層120a可被磷酸溶液破壞。因此，在本發(fā)明的實(shí)施例中，如圖1A中所描述，阻擋層120a可包括金屬氧化物層，而非二氧化硅層。金屬氧化物層不會(huì)被用于去除氮化硅層的刻蝕劑(例如，磷酸溶液)刻蝕。由于金屬氧化物層的刻蝕速率遠(yuǎn)小于二氧化硅層的刻蝕速率，即使金屬氧化物層會(huì)被刻蝕，也可在刻蝕第二犧牲層118a至118d時(shí)抑制對(duì)阻擋層120a的刻蝕破壞。
[0030]因此，由于即使當(dāng)?shù)诙奚鼘?18a至118d被刻蝕時(shí)也可防止通過(guò)凹槽RS暴露電荷存儲(chǔ)層120b，所以可保護(hù)電荷存儲(chǔ)層120b，并且可防止存儲(chǔ)器堆疊層120的厚度減小。此夕卜，當(dāng)阻擋層120a照例包括二氧化硅層時(shí)，為了補(bǔ)償刻蝕破壞，可額外地形成另一阻擋層；但是，在這種情況下，由于增加了制造工藝的數(shù)量，成本和時(shí)間將增大。然而，由于根據(jù)本發(fā)明的實(shí)施例，阻擋層120a包括金屬氧化物層，所以可省略在刻蝕第二犧牲層118a至IlSd之后的用于補(bǔ)償對(duì)阻擋層120a的刻蝕破壞的額外工藝。因此，與阻擋層120a包括二氧化硅層時(shí)相比，可減少成本和時(shí)間。然而，當(dāng)根據(jù)存儲(chǔ)器設(shè)備的種類(lèi)而增加或調(diào)整阻擋層120a的厚度時(shí)，可進(jìn)一步執(zhí)行用于額外地形成阻擋層120a的工藝。當(dāng)額外地形成阻擋層120a時(shí)，阻擋層120a可包括二氧化硅層。接著，沿狹縫SI和凹槽RS的內(nèi)壁形成勢(shì)壘層127。勢(shì)壘層127可包括Ti/TiN層。
[0031]參照?qǐng)D1G，以導(dǎo)電層128填充狹縫SI和凹槽RS的內(nèi)部。導(dǎo)電層128可包括多晶硅層或與多晶硅層相比具有低電阻且具有高功函數(shù)的材料層。例如，導(dǎo)電層128可包括鎢(W)0當(dāng)導(dǎo)電層128包括具有高功函數(shù)的材料層時(shí)，可減少電荷通過(guò)電荷阻擋層120a反向隧穿至電荷存儲(chǔ)層120b的現(xiàn)象。當(dāng)反向隧穿現(xiàn)象減少時(shí),可改善存儲(chǔ)器單元的保持特性。
[0032]參照?qǐng)D1H，通過(guò)刻蝕工藝去除在狹縫SI區(qū)域中形成的導(dǎo)電層128和勢(shì)壘層127。在這種情況下，由于可保留在凹槽RS中形成的導(dǎo)電層128和勢(shì)壘層127，所以使用各向異性干法刻蝕執(zhí)行刻蝕工藝。在去除形成于狹縫SI中的導(dǎo)電層128和勢(shì)壘層127之后保留在凹槽RS中的導(dǎo)電層128a成為字線或選擇線。
[0033]參照?qǐng)D1I，以第二絕緣層130填充狹縫SI。第二絕緣層130可包括氧化物層或氮化物層。
[0034]圖2為框圖，描述了根據(jù)本發(fā)明示例性實(shí)施例的半導(dǎo)體存儲(chǔ)器設(shè)備。
[0035]參照?qǐng)D2，半導(dǎo)體存儲(chǔ)器設(shè)備200包括:存儲(chǔ)器單元陣列210 ;多個(gè)電路230、240和250，其被配置用于執(zhí)行對(duì)存儲(chǔ)器單元陣列210中所包括的存儲(chǔ)器單元的編程、讀取和擦除操作；以及控制電路，其被配置用于根據(jù)輸入數(shù)據(jù)控制所述多個(gè)電路230、240和250以執(zhí)行對(duì)存儲(chǔ)器單元的編程、讀取和擦除操作。
[0036]在NAND快閃存儲(chǔ)器設(shè)備中，所述多個(gè)電路包括電壓發(fā)生電路230、行譯碼器240和讀/寫(xiě)電路250。
[0037]存儲(chǔ)器單元陣列210包括多個(gè)存儲(chǔ)塊BLKO至BLKn。各個(gè)存儲(chǔ)塊包括:從襯底突出的垂直通道層122 ;圍繞垂直通道層122的側(cè)面的隧道介電層120c和電荷存儲(chǔ)層120b ；圍繞電荷存儲(chǔ)層120b且由金屬氧化物層形成的阻擋層120a ;用于沿阻擋層120a堆疊且圍繞阻擋層120的間層的第一材料層116a至116e ;由第一材料層116a至116e限定的凹槽RS ;以及填充凹槽(RS)的內(nèi)部的導(dǎo)電層128a。
[0038]根據(jù)從控制電路220輸出的編程操作信號(hào)PGM、讀取操作信號(hào)READ和擦除操作信號(hào)ERASE，電壓發(fā)生電路230生成所要的電壓。例如，在編程操作中，電壓發(fā)生電路230生成將供應(yīng)給漏極選擇線的漏極選擇電壓Vdsl、將供應(yīng)給源極選擇線的源極選擇電壓CsslJf供應(yīng)給所選字線的編程電壓Vpgm以及將供應(yīng)給未選字線的通過(guò)電壓Vpass。
[0039]行譯碼器240根據(jù)控制電路220的控制選擇存儲(chǔ)塊，將電壓發(fā)生電路230中所生成的漏極選擇電壓Vdsl傳輸?shù)剿x存儲(chǔ)塊的漏極選擇線DSL，將源極選擇電壓Vssl傳輸?shù)剿x存儲(chǔ)塊的源極選擇線SSL，將編程電壓Vpgm傳輸?shù)剿x存儲(chǔ)塊的所選字線WLO至WLn之一，并且將通過(guò)電壓Vpass傳輸?shù)剿x存儲(chǔ)塊的其余未選字線。
[0040]根據(jù)外部輸入數(shù)據(jù)，讀/寫(xiě)電路250控制控制電路220并向連接到存儲(chǔ)器單元陣列210的位線BL施加編程允許電壓或編程禁止電壓。另外，讀/寫(xiě)電路250根據(jù)控制電路的控制向外部輸出從存儲(chǔ)器單元陣列210讀取的數(shù)據(jù)。
[0041 ] 控制電路220在內(nèi)部輸出編程操作信號(hào)PGM、讀取操作信號(hào)READ和擦除操作信號(hào)，并且控制行譯碼器240和讀/寫(xiě)電路250。
[0042]圖3為框圖，示意性地示出根據(jù)本發(fā)明示例性實(shí)施例的存儲(chǔ)器系統(tǒng)。
[0043]參照?qǐng)D3，根據(jù)本發(fā)明的存儲(chǔ)器系統(tǒng)300包括半導(dǎo)體存儲(chǔ)器裝置200和存儲(chǔ)器控制器 310。
[0044]如圖2中所描述，半導(dǎo)體存儲(chǔ)器裝置200包括:從襯底突出的垂直通道層122 ;圍繞垂直通道層122的側(cè)面的隧道介電層120c和電荷存儲(chǔ)層120b ;圍繞電荷存儲(chǔ)層120b且由金屬氧化物層形成的阻擋層120a ;用于沿阻擋層120a堆疊且圍繞阻擋層120的間層的第一材料層116a至116e ;由第一材料層116a至116e限定的凹槽RS ;以及填充凹槽(RS)的導(dǎo)電層128a。
[0045]存儲(chǔ)器控制器310控制主機(jī)和存儲(chǔ)器設(shè)備之間的數(shù)據(jù)交換。存儲(chǔ)器控制器310可包括處理單元312，其用于控制存儲(chǔ)器系統(tǒng)300的整體運(yùn)行。此外，存儲(chǔ)器控制器310可包括SRAM311，其用作處理單元312的操作存儲(chǔ)器。此外，存儲(chǔ)器控制器310可進(jìn)一步包括主機(jī)接口 313和存儲(chǔ)器接口 315。主機(jī)接口 313可具有用于存儲(chǔ)器系統(tǒng)和主機(jī)之間的數(shù)據(jù)交換的協(xié)議。存儲(chǔ)器接口 315可連接存儲(chǔ)器控制器310和半導(dǎo)體存儲(chǔ)器設(shè)備200。此外，存儲(chǔ)器控制器310可包括錯(cuò)誤檢驗(yàn)和糾正(ECC)塊314。ECC塊314可檢測(cè)并糾正從半導(dǎo)體存儲(chǔ)器設(shè)備200讀取的數(shù)據(jù)的錯(cuò)誤。盡管未示出，但是存儲(chǔ)器系統(tǒng)300可進(jìn)一步包括只讀存儲(chǔ)器(ROM)設(shè)備，其存儲(chǔ)有用于與主機(jī)接口連接的代碼數(shù)據(jù)?？蓪⒋鎯?chǔ)器系統(tǒng)300用作便攜式數(shù)據(jù)存儲(chǔ)卡。另外，可將存儲(chǔ)器系統(tǒng)實(shí)施為能夠代替計(jì)算機(jī)系統(tǒng)的硬盤(pán)的固態(tài)盤(pán)(SSD)。
[0046]根據(jù)本發(fā)明，可減少用于制造具有垂直通道結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器設(shè)備的工藝的時(shí)間和成本，并且可防止由制造工藝中的刻蝕工藝所導(dǎo)致的缺陷。此外，由于可省略用于補(bǔ)償阻擋層的額外工藝，所以無(wú)需通過(guò)所述額外工藝增加存儲(chǔ)器堆疊層的厚度。因此，可避免半導(dǎo)體存儲(chǔ)器設(shè)備的尺寸的增大，并且可改善具有垂直通道結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器設(shè)備的可靠性。
[0047]在附圖和說(shuō)明書(shū)中已公開(kāi)了本發(fā)明的典型示例性實(shí)施例；盡管采用了特定的術(shù)語(yǔ)，但是這些術(shù)語(yǔ)僅在一般和描述性意義上使用，而非用于限制性目的。對(duì)于本發(fā)明的范圍，其將在所附的權(quán)利要求中提出。因此，本領(lǐng)域的普通技術(shù)人員將理解，可對(duì)其中的形式和細(xì)節(jié)做出各種改變，而不會(huì)背離如權(quán)利要求所限定的本發(fā)明的精神和范圍。
【權(quán)利要求】
1.一種半導(dǎo)體存儲(chǔ)器設(shè)備，包括: 從襯底的表面突出的垂直通道層； 圍繞所述垂直通道層的隧道絕緣層和電荷存儲(chǔ)層； 圍繞所述電荷存儲(chǔ)層的阻擋層； 沿所述阻擋層堆疊的層間絕緣層；以及 插在所述層間絕緣層之間的導(dǎo)電層； 其中，所述阻擋層包括金屬氧化物層。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器設(shè)備，其中所述金屬氧化物層包含不會(huì)被用于去除犧牲層的刻蝕劑刻蝕的材料。
3.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器設(shè)備，其中所述金屬氧化物層包含Al203、Hf03或ZrO3O
4.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器設(shè)備，進(jìn)一步包括: 沿所述電荷存儲(chǔ)層的表面形成的勢(shì)壘層。
5.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器設(shè)備，其中所述勢(shì)壘層包含Ti/TiN層。
6.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器設(shè)備，進(jìn)一步包括: 形成于所述垂直通道層的下部的管道柵極。
7.—種制造半導(dǎo)體存儲(chǔ)器設(shè)備的方法，包括: 在襯底上方交替地形成層間絕緣層和犧牲層； 基本上垂直于所述襯底地形成穿過(guò)所述層間絕緣層和所述犧牲層的垂直通道孔； 沿所述垂直通道孔的內(nèi)壁形成阻擋層、電荷存儲(chǔ)層、隧道絕緣層和垂直通道層； 刻蝕所述層間絕緣層和所述犧牲層，以在所述垂直通道層之間形成狹縫； 去除通過(guò)所述狹縫暴露的犧牲層，以在所述層間絕緣層之間形成凹槽； 在所述凹槽中形成導(dǎo)電層；以及 以絕緣層填充所述狹縫； 其中，所述阻擋層包括金屬氧化物層。
8.如權(quán)利要求7所述的方法，其中所述金屬氧化物層包括不會(huì)被用于去除所述犧牲層的刻蝕劑刻蝕的材料。
9.如權(quán)利要求8所述的方法，其中所述金屬氧化物層包含A1203、HfO3或Zr03。
10.如權(quán)利要求7所述的方法，其中形成所述垂直通道孔包括: 在其中形成所述層間絕緣層和所述犧牲層的結(jié)構(gòu)上形成打開(kāi)垂直通道區(qū)域的硬掩膜圖案； 通過(guò)執(zhí)行使用所述硬掩膜圖案作為刻蝕掩膜的刻蝕工藝，形成暴露所述襯底的垂直通道孔；以及 去除所述硬掩膜圖案。
11.如權(quán)利要求7所述的方法，其中在彼此相鄰的垂直通道層之間在行方向上形成所述狹縫。
12.如權(quán)利要求11所述的方法，其中所述狹縫的寬度窄于或基本上相同于所述垂直通道孔的寬度。
13.如權(quán)利要求12所述的方法，其中若所述狹縫的寬度窄于所述垂直通道孔的寬度，則所述狹縫的寬度約為所述阻擋層的厚度的一半。
14.如權(quán)利要求7所述的方法，其中形成所述凹槽包括執(zhí)行使用磷酸溶液的濕法刻蝕工藝。
15.如權(quán)利要求7所述的方法，進(jìn)一步包括: 在形成所述狹縫和形成所述導(dǎo)電層之間沿所述凹槽的側(cè)壁形成勢(shì)壘層。
16.如權(quán)利要求15所述的方法，其中所述勢(shì)壘層包含Ti/TiN層。
17.如權(quán)利要求7所述的方法，其中形成所述導(dǎo)電層包括: 形成填充所述狹縫和所述凹槽的導(dǎo)電層；以及 去除形成于所述狹縫內(nèi)的所述導(dǎo)電層，而留下形成于所述凹槽內(nèi)的導(dǎo)電層。
18.如權(quán)利要求7所述的方法，其中所述導(dǎo)電層包含鎢。
19.如權(quán)利要求7所述的方法，進(jìn)一步包括: 在交替地形成所述層間絕緣層和所述犧牲層之前，在所述襯底之上形成管道柵極。
20.—種存儲(chǔ)器系統(tǒng),包括: 半導(dǎo)體存儲(chǔ)器設(shè)備，其包括:從襯底的表面突出的垂直通道層；圍繞所述垂直通道層的隧道絕緣層和電荷存儲(chǔ)層；圍繞所述電荷存儲(chǔ)層的阻擋層；沿所述阻擋層堆疊的層間絕緣層；以及插在所述層間絕緣層之間的導(dǎo)電層；以及存儲(chǔ)器控制器，其用于控制所述半導(dǎo)體存儲(chǔ)器設(shè)備； 其中，所述阻擋層包括金屬氧化物層。
【文檔編號(hào)】H01L21/8247GK103681683SQ201310041358
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2013年2月1日 優(yōu)先權(quán)日:2012年8月29日
【發(fā)明者】樸仙美 申請(qǐng)人:愛(ài)思開(kāi)海力士有限公司