專利名稱：使用穿透硅通道的半導(dǎo)體封裝方法
使用穿透硅通道的半導(dǎo)體封裝方法本申請是申請日為2008年7月31日、申請?zhí)枮?00880106618.9、發(fā)明名稱為“使
用穿透硅通道的半導(dǎo)體封裝方法”的發(fā)明專利申請的分案申請。相關(guān)申請的交叉引用本申請要求2007年7月31日提交的美國臨時專利申請N0.60/962，752的申請日的權(quán)益,該申請的公開內(nèi)容以引用方式并入本申請。
背景技術(shù)：
微電子器件通常包括薄板式半導(dǎo)體材料，例如硅或砷化鎵，通常稱作晶?；虬雽?dǎo)體芯片。在晶粒的一個面上制作出有源電路。為了便于電連接至有源電路，晶粒在同一面上設(shè)有結(jié)合墊。結(jié)合墊典型地布置成規(guī)則陣列，該陣列或者圍繞著晶粒邊緣，或者如在許多存儲器件中那樣布置在晶粒中心。結(jié)合墊通常由導(dǎo)電金屬制成，例如金或鋁，厚度為大約
0.5μπι。結(jié)合墊的尺寸基于器件的類型而變化，但在一側(cè)測量通常為幾十至幾百微米。引線結(jié)合和倒裝貼片互連是用于在晶粒結(jié)合墊上形成接觸部的兩個方案。在引線結(jié)合中，晶粒以面向上方的定向附連于基底，并且精細(xì)線材通過固態(tài)結(jié)合方法例如超聲焊接或熱補(bǔ)償擴(kuò)散結(jié)合而連接到每個結(jié)合墊。在倒裝貼片互連中，金屬粒被安置在每個結(jié)合墊上。然后晶粒被倒置，以使金屬粒提供結(jié)合墊和基底之間的電路徑以及晶粒向基底的機(jī)械附連結(jié)構(gòu)。倒裝貼片工藝有多種改型，但一種常用配置是金屬粒使用焊料并且熔化焊料，作為將其緊固至結(jié)合墊和基底的方法。當(dāng)焊料熔化后，其流動形成截頭球體。取決于焊料球的尺寸，可稱其為球柵陣列(BGA)界面或微球柵陣列(μ BGA)界面。用作圖像傳感器的半導(dǎo)體器件通常要求采用面朝上定向，以使得感興趣圖像可以被聚焦(或投射)在有源電路上。出于商業(yè)原因，常希望利用BGA或μ BGA界面將晶粒連接到基底。使晶粒前表面的晶粒結(jié)合墊與位于晶粒后表面的BGA界面相連的一個措施是提供配線跡線，其從晶粒結(jié)合墊延伸經(jīng)過晶粒的前表面，沿著晶粒的側(cè)面向下并且到達(dá)晶粒的后表面。這種類型的引線接觸部常被稱作"Τ型接觸部"，因為晶粒邊緣上的配線跡線與晶粒前表面的配線跡線在它們的匯合處形成"Τ"形。圖2a和2b示出了 T型接觸部的一個例子。圖2a示出了封裝體的單一 T型接觸部的示意性前視圖200，圖2b示出了其剖視圖250。晶粒被上下倒置，以使得前表面201/251朝向圖頁底側(cè)，而后表面202/252朝向圖頁頂側(cè)。前表面的結(jié)合墊203/253連接著位于晶粒邊緣的配線跡線204/254。配線跡線延續(xù)到后表面的島區(qū)205/255，在此結(jié)合到焊料球206/256。T型接觸部257的形狀在剖視圖中清楚可見，而側(cè)壁角度207顯示在前視圖中。圖中并未按比例繪制。—種替代性的圖像傳感器封裝體的措施是使用穿透娃通道(through siliconvia, TSV)來將結(jié)合墊連接到BGA界面。圖3是一種典型TSV的剖視圖300。TSV是延伸穿過半導(dǎo)體的厚度的孔(或盲通道)，其終止于結(jié)合墊304的底側(cè)。通孔的側(cè)面或壁被涂覆金屬，以在晶粒前后表面之間形成導(dǎo)電路徑。在工程領(lǐng)域稱作’波希法(Bosch process)’的一種深反應(yīng)離子蝕刻工藝可以用于形成示于圖3的TSV。與示于圖3的結(jié)合墊304相連的接觸部常被稱作U型的。為了完成晶粒結(jié)合墊底側(cè)與施加在TSV的壁上的導(dǎo)電涂層之間的電路，要求在兩種金屬之間進(jìn)行固態(tài)結(jié)合。圖3示出了前表面301和后表面302被倒置的半導(dǎo)體晶粒?？?10延伸穿過晶粒和位于結(jié)合墊304下面的介電膜303的厚度而終止于結(jié)合墊304。介電材料311和導(dǎo)電涂層312鋪襯于孔的壁。鋪襯通孔310的介電材料和導(dǎo)電涂層312都延伸到晶粒后表面302上的區(qū)域。延伸穿過硅的孔310具有平行的側(cè)面并且垂直于晶粒表面301和302。

發(fā)明內(nèi)容
在本發(fā)明的一個實施方式中，微電子單元可包括半導(dǎo)體元件，其具有前表面、靠近前表面的微電子半導(dǎo)體器件、位于前表面的接觸部和遠(yuǎn)離前表面的后表面。半導(dǎo)體元件可具有通孔，其從后表面延伸穿過半導(dǎo)體元件并且穿過接觸部。介電層可鋪襯于通孔中。導(dǎo)電層可以層疊于通孔中的介電層上。導(dǎo)電層可以將所述接觸部與單元接觸部(單元觸頭)導(dǎo)電互連。在本發(fā)明的另一個實施方式中，微電子單元可包括半導(dǎo)體元件，其具有前表面、位于前表面的多個接觸部和遠(yuǎn)離前表面的后表面的。后表面可包括至少一個凹坑。多個通孔可以從凹坑延伸穿過半導(dǎo)體元件并且穿過接觸部。通孔中的導(dǎo)電通道可將接觸部與所述至少一個凹坑中的導(dǎo)體互連。在本發(fā)明的另一個實施方式中，微電子單元可包括層疊和結(jié)合在一起的多個半導(dǎo)體元件。每個半導(dǎo)體元件可具有限定出水平面的前表面、位于前表面的接觸部和遠(yuǎn)離前表面的后表面。半導(dǎo)體元件可沿橫貫水平面的豎直方向?qū)盈B。多個通孔可以延伸穿過至少一個層疊半導(dǎo)體元件并且穿過所述至少一個半導(dǎo)體元件的接觸部。所述多個層疊半導(dǎo)體元件的接觸部可以暴露在通孔內(nèi)。介電層可鋪襯于通孔中，并且導(dǎo)電層可以層疊于通孔中的介電層上。導(dǎo)電層可以與微電子單元的單元接觸部導(dǎo)電連通。在本發(fā)明的一個實施方式中，微電子單元可包括半導(dǎo)體元件，其具有前表面、位于前表面的接觸部、遠(yuǎn)離前表面的后表面和在前后表面之間延伸的邊緣。介電元件可從半導(dǎo)體元件的至少一個所述邊緣向外延伸。介電元件可具有前表面和遠(yuǎn)離前表面的后表面，并且可包括多個連接著接觸部的導(dǎo)電墊。介電元件可還包括延伸在前后表面之間并且穿過所述多個導(dǎo)電墊的多個通孔。多個單元接觸部可以暴露在微電子單元的外側(cè)。導(dǎo)電特征可以從通孔中的接觸部延伸，并且可以與單元接觸部導(dǎo)電連通。在本發(fā)明的另一個實施方式中，一種形成暴露在微電子元件后表面的單元接觸部的方法可包括形成第一通孔，其從微電子兀件的后表面朝向位于微電子兀件前表面的兀件接觸部延伸。絕緣覆層可以形成為至少層疊于第一孔的壁上。第二孔可以被形成為延伸穿過元件接觸部。暴露在后表面的單元接觸部可以形成，其包括可以層疊于第一孔的壁并且可以層疊于第二孔的壁上并且與元件接觸部導(dǎo)電連接的導(dǎo)電材料。在本發(fā)明的另一個實施方式中，一種形成暴露在微電子元件后表面的單元接觸部的方法可包括(a)形成通孔，其從微電子元件的后表面延伸穿過位于微電子元件前表面的元件接觸部。絕緣層可以暴露在孔的壁上。此外，微電子元件可包括形成暴露在后表面的單元接觸部，其包括層疊于絕緣層且與元件接觸部導(dǎo)電連接的導(dǎo)電層。


圖1是半導(dǎo)體晶粒的透視圖，所述半導(dǎo)體晶粒在其周邊具有晶粒結(jié)合墊。圖2a是前(正)視圖，圖2b是剖視圖示出了一種具有T型接觸部的傳統(tǒng)芯片級封裝體。圖3是剖視圖，示出了封裝體具有暴露結(jié)合墊底側(cè)(內(nèi)表面)的穿透硅通道。圖4a是剖視圖，示出了根據(jù)本發(fā)明一個實施方式的封裝體具有穿透硅通道。圖4b是相應(yīng)的俯視圖,進(jìn)一步示出了圖4a所示的封裝體。圖4c是剖視圖，示出了圖4a中的封裝體的改型。圖4d_4h是剖視圖，示出了根據(jù)本發(fā)明一個實施方式形成導(dǎo)電通道的過程中的各階段。圖5a是剖視圖，示出了根據(jù)本發(fā)明一個實施方式的微電子單元包括多個豎直層疊的半導(dǎo)體元件。圖5b是剖視圖，示出了根據(jù)圖5a所示實施方式的改型的微電子單元。圖6a是局部俯視圖，示出了根據(jù)本發(fā)明一個實施方式的包括半導(dǎo)體元件和靠近半導(dǎo)體元件邊緣的介電元件的重構(gòu)晶片的一部分。圖6b是相應(yīng)的剖視圖，不出了根據(jù)本發(fā)明一個實施方式的延伸在不于圖6a的重構(gòu)晶片的半導(dǎo)體元件和介電元件之間的導(dǎo)電跡線。圖7a_7b是示于圖6a_6b的重構(gòu)晶片的剖視圖，進(jìn)一步示出了延伸穿過介電元件和其上接觸部的穿透通道。圖8a_8f是剖視圖，示出了根據(jù)本發(fā)明一個實施方式的形成導(dǎo)電通道的過程中的各階段。圖9是俯視圖，示出了微電子單元，其中與多個結(jié)合墊之間的導(dǎo)電互連延伸穿過公共開口。圖1Oa是剖視圖，示出了根據(jù)本發(fā)明一個實施方式的晶片的一部分和位于兩個相鄰半導(dǎo)體元件例如晶粒之內(nèi)和之間的開口。圖1Ob是相應(yīng)的俯視圖，示出了根據(jù)本發(fā)明一個實施方式的位于圖1Oa所示晶片一部分中的若干相鄰晶粒。
具體實施例方式本公開物中所描述的接觸部〃暴露在〃介電元件的表面，可以是與該表面平齊，相對于該表面凹陷，或從該表面突出，只要接觸部能被垂直于該表面的方向朝向該表面移動的理論點觸及即可。如描述于例如共同未決的轉(zhuǎn)讓給同一受讓人的美國專利申請N0.10/949, 674，該申請的公開內(nèi)容以引用方式并入本申請,其中穿透導(dǎo)體可以包括元件例如固態(tài)金屬球、焊料連接部或其它金屬元件。此外，接觸部可以布置在與穿透導(dǎo)體相同的位置或不同的位置。圖1是一種典型半導(dǎo)體晶粒100的透視圖或等角視圖，但未按比例繪制。晶粒100包括前表面101、晶粒邊緣102和靠近晶粒周邊呈陣列的結(jié)合墊103。雖然不能直接看到，但隱含的是晶粒的后表面104和埋入前表面101的面層緊鄰下方的有源電路105。
下面描述如何在晶粒邊緣或TSV的側(cè)壁的配線跡線與晶粒前表面的結(jié)合墊之間形成T型接觸部。該接觸部可用于在晶粒結(jié)合墊和晶粒的相對表面上的BGA界面之間完成電路徑。如后文所討論，這種結(jié)構(gòu)還提供了其它互連配置的可能性，包括從晶粒的前表面和兩側(cè)接觸部開始制造即蝕刻的TSV。本發(fā)明的各種實施方式的一些益處包括每單位面積中的高互連密度，制造過程簡單，并且穿過晶粒厚度的路徑能提供低電阻。圖4a和4b示出了延伸穿過微電子元件400例如硅晶粒的TSV的一個例子。圖4a是沿著完全穿過半導(dǎo)體晶粒的整個厚度延伸的通孔410形成的穿透硅通道TSV的剖視圖。其包括晶粒的半導(dǎo)體材料區(qū)401、結(jié)合墊403和位于結(jié)合墊403下面的介電膜402。介電材料411例如絕緣覆層鋪襯于延伸穿過半導(dǎo)體區(qū)401的通孔的壁420上。晶粒半導(dǎo)體區(qū)的厚度416可以在幾十微米至幾百微米的范圍內(nèi)。例如，一些半導(dǎo)體晶片的厚度為800微米。沿著晶粒表面(前表面)的典型結(jié)合墊寬度415為100微米，其典型地與結(jié)合墊沿著前表面的長度相同或相似。如示于圖4b中的俯視圖，結(jié)合墊403和孔410之間的交叉部可選地完全包含在結(jié)合墊403的區(qū)域內(nèi)。導(dǎo)體，其可以采用示于圖4a的導(dǎo)電涂層412的形式，接觸通孔410中的結(jié)合墊403的邊緣并且延伸穿通道410到達(dá)后表面404。導(dǎo)電涂層412可以接觸暴露于通孔410處的結(jié)合墊403的邊緣，以形成T型接觸部405。鋪襯于通孔410的壁420上的介電材料411和導(dǎo)電涂層412或其它導(dǎo)體可選地延伸到晶粒的后表面404上的區(qū)域上。具有豎直側(cè)壁的TSV可能在加工過程中遇到困難。這樣的TSV可能具有大的高寬t匕，其中每個TSV的高度超過TSV的直徑，有時比例達(dá)到兩倍或以上。當(dāng)直徑小時，高寬比大的TSV可能使得氣相沉積過程和電沉積過程(例如，電泳涂覆和各種電鍍過程)更難控制。如示于圖4c，孔410可具有錐形形狀，以使得隨著與前表面之間距離的增加，孔的尺寸增大。在這種情況下，隨著與晶粒前表面之間距離的增加，孔的直徑增大。這種形狀提供了徑向?qū)ΨQ的T型接觸部。形成穿過晶粒的中空孔，其具有平行的側(cè)面并且垂直于晶粒表面，可以通過任何非材料選擇型加工工藝實現(xiàn)。其例子包括機(jī)械鉆銷，激光蝕刻，和某些濕式蝕刻和活化等離子體化學(xué)工藝。在這些方法中，激光蝕刻可能相對容易用于批量制造，因為材料去除速度快，并且該工藝相關(guān)的軟式工具也會帶來益處。由于用于形成孔的加工過程會穿透結(jié)合墊的厚度，因此會導(dǎo)致結(jié)合墊的原金屬暴露出來。這意味著不需要在加工孔之前以及在孔壁上施加導(dǎo)電涂層之前進(jìn)行細(xì)心清潔。這簡化了加工過程。參看圖4d，在一個特定實施方式中，孔410可以被蝕刻在微電子元件的半導(dǎo)體區(qū)401中以便暴露位于元件接觸部403和半導(dǎo)體區(qū)之間的介電層402的表面。絕緣層411(圖4e)可以然后被形成，其沿著孔壁420延伸。之后，如示于圖4f，孔410可以延展穿過介電層402和元件接觸部403。如果絕緣層411在被形成時鋪襯于的底部孔(例如顯示于圖4e)，延展孔的過程可以引起孔穿過絕緣層411的一部分(圖4f)。在孔延展穿過元件接觸部403后，導(dǎo)電材料412可以然后被沉積成與元件接觸部403和孔的絕緣層411接觸，如示于圖4a0在本發(fā)明的另一個實施方式中，孔410可以在單一的步驟中被形成為穿過半導(dǎo)體區(qū)401、介電層402和元件接觸部403，如可見于圖4g。在這種情況下，孔可以利用激光蝕刻或鉆銷被形成。之后，絕緣層411可以被形成為剛好覆蓋半導(dǎo)體區(qū)401，如可見于圖4h。這樣的絕緣層可以利用電泳沉積被形成。接下來，導(dǎo)電材料412可以被沉積為與元件接觸部403和孔的絕緣層411接觸，如示于圖4a。這樣的導(dǎo)電層可以利用化學(xué)氣相沉積、濺鍍或物理氣相沉積被形成。在示于圖4a_4c的改型實施方式中，導(dǎo)體可以采用充填孔的固態(tài)導(dǎo)體的形式，或可以采用只沿著壁的一部分延伸的導(dǎo)電涂層的形式。在另一個改型中，如果晶粒的后表面已經(jīng)包括了介電層，則介電層鋪襯孔不需要延伸到晶粒的后表面上。示于圖4a_4c的類型的TSV的一個優(yōu)點是，由此產(chǎn)生的互連工藝與相容晶粒的堆疊體，其中在俯視圖中看每層晶粒上的結(jié)合墊相對正(圖5a)。能夠橫貫多層晶粒的TSV技術(shù)使得能夠在單一加工步驟中將所有這些結(jié)合墊并行地連接起來。所產(chǎn)生的微電子單元包括以疊層的形式結(jié)合在一起的豎直對正的晶粒501，每個晶粒具有T型接觸部，其將每個晶粒的結(jié)合墊502與單元接觸部504導(dǎo)電互連，如圖5a所示。圖5a示出了上述結(jié)構(gòu)的基本特征，該圖是解釋性的，而非按比例繪制的。圖5a是穿過晶粒500的疊層的剖視圖。在每層中，TSV510延伸完全穿過晶粒501和結(jié)合墊502，從而與結(jié)合墊之間的每個連接部是通過截錐狀T型接觸部實現(xiàn)的。在完成后，兩個附加特征被引入到本圖中。它們是密封劑503其包圍每個晶粒并將疊層保持在一起，以及BGA界面504，其位于晶粒疊層頂部上。盡管圖5a示出了 TSV具有豎直的無錐度壁，但備選實施方式可以是不嚴(yán)格豎直無錐度的，不論其穿過單一晶粒還是晶粒疊層。TSV可以是錐形的以及相對于豎直方向偏斜的。唯一的約束是TSV必須在直徑上小于其穿過的結(jié)合墊，如示于圖4b。這最大化了 T型接觸部的長度。此外，局部形成在結(jié)合墊外側(cè)的TSV有損壞晶粒上的電路的危險。根據(jù)現(xiàn)有技術(shù)，TSV可以被充填也可以不被充填介電或?qū)щ姴牧希Q于路徑期望的電學(xué)特性，而對于高功率應(yīng)用和高頻應(yīng)用來說，電學(xué)特性是不同的。由于TSV橫貫硅和結(jié)合墊的厚度，因此顯然上述結(jié)構(gòu)可以通過從晶粒的前表面和后表面之一加工而制成。實際中，如果其它因素允許，還可以從兩側(cè)加工TSV，其中彼此對正的TSV在晶粒的深度范圍內(nèi)會合。在完成TSV后，顯然晶?，F(xiàn)在具有位于前表面上的結(jié)合墊，其與位于后表面上的一個相同位置的島區(qū)連接。從實現(xiàn)電連接至晶粒的角度看，現(xiàn)在獲得的是有效的雙面元件，其可以以面向上方或面向下方的定向被安裝。此外，假如結(jié)合墊是空置特征而沒有與晶粒電路相連，則如果其它電學(xué)或電子部件被附裝于晶粒的一個面上，這種新型的TSV可以用于從晶粒一面向另一面?zhèn)鬏旊娦盘?，而不會干擾晶粒上的電路。如前面所指出，TSV的導(dǎo)電元件必須與其穿過的半導(dǎo)體電隔離，否則的話各電路徑之間會彼此短路。這是由例如示于圖4的介電層411實現(xiàn)的。該介電層需要在加工孔之后施加，但其施加不能延伸至結(jié)合墊的將用于形成T型接觸部的暴露金屬。有多種用于形成介電膜的工藝滿足這一要求。其中之一是通過氧化暴露的半導(dǎo)體產(chǎn)生介電層。這適用于半導(dǎo)體是硅的情況，因為硅石(氧化硅)是絕緣體?？梢圆捎眠@樣的化學(xué)過程，其能夠氧化硅，但留下結(jié)合墊的金屬保持金屬狀態(tài)。在上述實施方式的一種改型中，圖5b不出了一種層疊微電子單兀，其中TSV520延伸穿過第一半導(dǎo)體晶粒511和第一晶粒的結(jié)合墊522，TSV將結(jié)合墊524暴露于第二晶粒512的前表面。介電材料516可以被暴露在這兩個晶粒的對置表面之間。導(dǎo)電層528將第一晶粒的結(jié)合墊522、第二晶粒512的墊524和微電子單元的單元接觸部544導(dǎo)電互連。在示于圖5b的改型實施方式中，不是采用單一第一晶粒511，而是多個第一晶粒可以層疊并且通過TSV中的導(dǎo)電層與第二晶粒512互連。圖6a示出了根據(jù)本發(fā)明一個實施方式的構(gòu)建于重構(gòu)晶片中的晶粒。硅晶粒601至少在四個面(五個面，如果晶粒底側(cè)被覆蓋的話)被介電材料602包圍。晶粒601上的結(jié)合墊603通過配線跡線604連接至介電材料602上的新的結(jié)合墊605。沿著一個配線跡線所作的局部剖視圖在圖6b中以650表示。在該圖中，可以看到，配線跡線654通過介電膜652與半導(dǎo)體隔離，作為晶粒制造過程的一個步驟，該介電膜被施加至晶粒。介電膜652不延伸超出晶粒周邊，這是因為用于構(gòu)成重構(gòu)晶片并且圍繞著晶粒的材料本質(zhì)上也是介電的。 在重構(gòu)晶片中，每個晶粒的邊緣通常由介電材料圍繞，該介電材料可以是固化的液體聚合物，例如，介電包覆成型成分，如示于圖6a。介電材料可以還覆蓋每個晶粒的后表面。介電材料602通常不覆蓋晶粒601的前表面，而是與之平齊。制造重構(gòu)晶片的過程中的一個步驟是施加圖案化金屬覆層至前表面。該配線跡線的功能是將晶粒結(jié)合墊連接至晶粒區(qū)域外側(cè)的類似墊。這些新的結(jié)合墊是由導(dǎo)電材料形成的，例如層疊于介電材料的金屬。對于示于圖6a和6b的實施方式，穿透通道將被形成，其延伸穿過包圍晶粒的介電材料602。這樣，穿透通道將不需要附加的介電膜來將通道上的導(dǎo)電涂層與其穿透的介電材料隔離。當(dāng)穿透通道全都相對于一個或以上重構(gòu)晶片或疊層重構(gòu)晶片形成時，可以特別實現(xiàn)更簡單的經(jīng)濟(jì)型加工過程。重構(gòu)晶片可以用于單一晶粒應(yīng)用以及晶粒疊層。圖7a和7b示出了穿過根據(jù)本發(fā)明一個實施方式的形成在重構(gòu)晶片700上的晶粒所作的剖視圖。重構(gòu)晶片更詳細(xì)描述于2008年7月25日提交的美國專利申請"RECONSTITUTED WAFER STACKPACKAGING WITH AFTER-APPLIED PAD EXTENSIONS〃，該申請要求2007年7月27日提交的美國臨時申請N0.60/962，200的優(yōu)先權(quán)，該美國專利申請的公開內(nèi)容也以引用方式并入本申請。此外，附加的細(xì)節(jié)提供于2008年6月20日提交的美國專利申請 12/143，743 中，其名稱為〃RECONSTITUTED WAFER LEVEL STACKING〃，要求 2007年6月20日提交的美國臨時申請N0.60/936,617的優(yōu)先權(quán)，該美國專利申請也以引用方式并入本申請。層疊于晶粒面701上的是晶粒結(jié)合墊702及其在晶粒上的相關(guān)的介電覆層703。晶粒在其側(cè)面和后表面704被重構(gòu)晶片的介電填充物705包圍。穿透通道710 (圖7b)是臺階式的，并且具有第一通孔711和第二通孔713。第一通孔711具有錐形輪廓以有助于沉積導(dǎo)電涂層712于第一通孔711的壁上。第二結(jié)合墊714形成在介電填充層705的下表面715上，第二結(jié)合墊714導(dǎo)電連接著晶粒結(jié)合墊702。導(dǎo)電涂層712沿著第二結(jié)合墊714中第二通孔713的壁延伸。以這種方式，第二通孔713中的通道延伸段實現(xiàn)與第二結(jié)合墊714的導(dǎo)電接觸。在施加導(dǎo)電涂層至該區(qū)域后，在第二結(jié)合墊714和通道延伸段713之間產(chǎn)生了截錐T型接觸部。加工穿過半導(dǎo)體晶粒的TSV和加工穿透介電層的穿透通道可以通過各式各樣的工藝實現(xiàn)。在一些情況下，組合的工藝可以提供制造益處，例如，等離子體蝕刻可用于加工穿透硅的厚度以產(chǎn)生錐形通道，并且通過激光蝕刻產(chǎn)生延伸穿過結(jié)合墊的孔。所產(chǎn)生的結(jié)構(gòu)具有這樣的優(yōu)點，即穿過硅的錐角有助于施加覆層至TSV的壁，而激光蝕刻可以用于產(chǎn)生穿過結(jié)合墊的小直徑孔。互連可以因此而具有階變直徑結(jié)構(gòu)，如圖7中所示的由重構(gòu)晶片形成的晶粒。這增大了定位許用公差，并且還允許接觸到比主孔基部面積小的結(jié)合墊。一個附加優(yōu)點是，同純豎直通道相比，具有錐角的TSV可以大體上制作成具有低電阻，這時因為同具有平行側(cè)面的通道相比，在給定沉積時間內(nèi)施加的金屬既具有更大表面面積又具有加大的厚度。使用這樣的兩步式工藝(圖7)來形成TSV，對于這種結(jié)構(gòu)的某些實施方式來說具有益處。如前所述，當(dāng)TSV延伸穿過半導(dǎo)體晶粒時，通常要求TSV的壁上的金屬與半導(dǎo)體基底和其所穿過的任何其它導(dǎo)電結(jié)構(gòu)電隔離，當(dāng)然，除了其需要連接的結(jié)合墊以外。電泳介電膜，例如，通過電泳沉積，是一種有效且可靠的措施來向某個零件的所有表面施加連續(xù)且均勻厚度的介電膜，而不論它們是暴露表面還是因為具有大的高寬比而受到阻礙。共同擁有的美國專利申請N0.11/590，616 (2006年10月31日提交)和11/789，694 (2007年4月25日提交)描述了電泳沉積介電層的方法，然后在介電層上形成導(dǎo)電層，例如跡線或其它導(dǎo)電互連。上述申請的公開內(nèi)容以引用方式并入本申請。圖8a至8f示出了根據(jù)本發(fā)明一個實施方式的用于形成TSV的工藝。圖8f示出了根據(jù)本發(fā)明一個實施方式的延伸穿過半導(dǎo)體晶粒的TSV的剖視圖。圖8a示出了穿過半導(dǎo)體晶粒801的局部剖視圖。晶粒的前表面802背對即遠(yuǎn)離其后表面803，并且包括通過介電膜805與半導(dǎo)體晶粒801隔離的結(jié)合墊804。晶粒被顯示為具有覆蓋其全部特征的保護(hù)介電膜806。該膜806是可以存在于某些類型的晶粒封裝件中的結(jié)構(gòu)的代表例，例如，可以是任何類型的柔順層、晶粒貼附膜、晶粒層疊粘合劑或它們之間的組合。圖8b不出了形成從晶粒801的后表面802至晶粒的有源表面延伸的第一孔。對于一種實施方式，第一孔807的底表面安置在介電膜805上。根據(jù)一個實施方式，等離子體蝕刻工藝可以用于形成穿透硅厚度的第一孔807。由于等離子體工藝是材料選擇型的，第一孔807終止于其上置有結(jié)合墊804的介電膜805。第一孔807可具有錐形輪廓，在晶粒后表面803具有最大面積。這樣的錐形輪廓可以有助于隨后涂覆其表面。作為備選實施方式，第一孔807可以通過濕式蝕刻或機(jī)械磨銷被形成。圖8c示出了根據(jù)一個實施方式在晶粒后表面803上形成絕緣覆層808。絕緣覆層808在第一孔807中形成絕緣層。在一個實施方式中，介電膜例如電泳材料可以施加至晶粒的后表面，例如通過電泳沉積。由于電泳材料的性質(zhì)，該介電膜將是隨形的并且因此而涂覆于第一孔807的壁以及結(jié)合墊804下面的介電膜805。作為備選實施方式，其它介電膜例如阻焊劑或光阻劑可以使用。圖8d示出了根據(jù)一個實施方式形成延伸穿過絕緣層808、介電膜805和結(jié)合墊804的第二孔809。如可見于圖8d，第二孔809的直徑限定在結(jié)合墊804內(nèi)。作為一個實施方式，激光蝕刻可以用于穿透絕緣材料808、介電膜805和結(jié)合墊804的厚度形成第二孔809。如果結(jié)合墊上沒有任何東西，則會產(chǎn)生通孔。然而，在這種條件下，晶粒的前表面被介電材料816覆蓋。在這種情況下，可以激光燒蝕穿過介電膜和結(jié)合墊并且終止于晶粒罩層816的第二孔，從而有效地形成封閉孔或盲孔。作為一個實施方式，晶粒罩層816可以由阻焊劑形成。此外，晶粒罩層816可以用于形成晶粒和玻璃層(未示出)之間的空腔的側(cè)壁。穿透晶粒801和結(jié)合墊804的臺階式通孔815由第一孔807和第二孔809形成并且從晶粒后表面803延伸穿過結(jié)合墊804。圖Se示出了根據(jù)一個實施方式形成導(dǎo)電層810，其可包括金屬。導(dǎo)電層810然后被施加至由第一和第二孔形成的通孔815的內(nèi)側(cè)表面。由于臺階式通孔815穿過結(jié)合墊804，因此將形成徑向?qū)ΨQ的T型接觸部811。通過用金屬涂覆孔或用金屬充填孔，TSV可以被形成。一種可以用于施加金屬覆層的工藝是氣相沉積，其例子包括蒸鍍和濺鍍。這些過程還能將金屬沉積到晶粒的后表面。通過將膜圖案化，可以產(chǎn)生BGA界面812，其中每個用于焊料球的部位連接著通道和晶粒結(jié)合墊，如可見于圖8f。通過附加工藝?yán)珉婂?，所施加的金屬的厚度可以增加大約一個數(shù)量級。在另一個實施方式中，通道可以完全由導(dǎo)電材料充填。之后，介電材料層813可以被沉積而層疊于孔中的導(dǎo)電層810上，如示于圖8f。配線跡線的暴露金屬可以被覆蓋上有機(jī)保護(hù)介電覆層。常用的材料是阻焊劑。完成了的結(jié)構(gòu)可以然后呈現(xiàn)為圖8f中的形態(tài)。圖8a至8f示出了根據(jù)本發(fā)明一個實施方式形成通道，以提供形成于晶粒上的結(jié)合墊與BGA界面之間的電接觸?？讖木Я：蟊砻嫜由齑┻^結(jié)合墊。此外，第二孔的直徑不延伸超出結(jié)合墊的周邊。作為備選實施方式，第一和第二孔不需要是圓形的。第一孔可以顯著加長以形成跨越若干結(jié)合墊的刻槽或溝槽。第二孔然后以單體的形式在刻槽或溝槽的基部穿過結(jié)合墊。這種實施方式要求涂覆于刻槽或溝槽的側(cè)壁上的金屬被圖案化，除非希望一排結(jié)合墊被并聯(lián)連接。后面這種情況有時出現(xiàn)于利用結(jié)合墊向半導(dǎo)體供應(yīng)電能時。晶粒結(jié)合墊或重構(gòu)晶片的介電區(qū)上的結(jié)合墊的典型尺寸為一側(cè)100 μ m的范圍內(nèi)。如果是平行側(cè)面的，典型的TSV的直徑為大約50 μ m ;如果是錐形的，則基部直徑為大約50 μ m,開口處直徑為大約80 μ m。穿過結(jié)合墊的TSV延伸段略小，具有大約20 μ m的直徑。所有前述例子涉及一個TSV與單一結(jié)合墊或結(jié)合墊的疊層相交的情況。其中一個原因是通道上的導(dǎo)電涂層是單一金屬片材并且因此而提供出一個電路徑?，F(xiàn)有對通道內(nèi)部的金屬進(jìn)行圖案化的技術(shù)。因此，單一通道可以用于與多個結(jié)合墊相交和連接。在這種條件下，每個T型接觸部將不是完整圓或橢圓，而是弧。這種實施方式顯示于圖9。圖9提供了根據(jù)本發(fā)明一個實施方式的安置在四個結(jié)合墊上的一個TSV的俯視圖。該TSV在其側(cè)壁具有圖案化金屬，這允許單獨的路徑形成在每個結(jié)合墊上。四個結(jié)合墊901、902、903和904暴露于晶粒的前表面。錐形通道905穿過全部四個結(jié)合墊的一部分。TSV上的金屬在部位906、907、908和909被圖案化，以提供通向結(jié)合墊的彼此獨立的弧形T型接觸部。TSV的形成優(yōu)選以晶片級工藝實現(xiàn)，因為這允許所有結(jié)構(gòu)被并行加工，從而加工成本被所有產(chǎn)出部件分擔(dān)。在這種工藝完成后，晶片必須被分離以形成自由的單個晶粒。這可以通過機(jī)械鋸切實現(xiàn)。備選地，其可以被有機(jī)化，從而當(dāng)半導(dǎo)體被加工以形成TSV的孔時，材料還從切分構(gòu)造去除，如示于圖10a。然后，分離涉及去除或切斷晶片前部切分溝槽中的任何材料，或簡單地鋸斷。同切斷半導(dǎo)體加上這些層的全部厚度相比，所有上述過程都能更快地完成。盡管用于電連接的TSV優(yōu)選為圓形的，但顯然，為了分離出晶片上的晶粒，溝槽中制作的TSV可以采用各晶粒之間溝槽(切分線)中的凹槽的形式，如示于圖10b。晶?？梢栽诿總€角部由半導(dǎo)體材料的小韌帶維持連接，因為這樣可以維持晶片整個后表面相對于單一電接接觸部的電連續(xù)性。這種配置可能有助于后面的加工步驟，即施加電泳介電膜。
圖1Oa和IOb顯示了根據(jù)一個實施方式本發(fā)明的用于形成TSV的工藝如何能夠用于同時從切分溝槽(切分線)去除半導(dǎo)體材料，這有助于隨后從晶片分離出單個晶粒。示于圖1Oa的是晶片的兩個相鄰晶粒1010和1020之間的切分溝槽1001。每個晶粒具有TSV1011/1021孔，其形成為穿過硅到達(dá)結(jié)合墊1013/1023下面的介電膜1012/1022。通過用于形成將被用于電連接的TSV的同一加工過程，另一 TSV1002在切分溝槽中制作出來。通過去除晶片材料的這一部分，晶粒被有效地分離，而不需要隨后的切分步驟。圖1Ob是晶片上若干相鄰晶粒的后表面的俯視圖1050。圓形TSV1051被形成為接觸每個結(jié)合墊，而作為分離過程的一個步驟，凹槽形TSV1052被同時加工于切分溝槽中。半導(dǎo)體材料韌帶1054保留在四個晶粒角部的每個交叉部，以提供晶片表面的電連續(xù)性，以便用于后續(xù)的電泳工藝。這里描述的各種實施方式的特征可以相互組合以形成微電子單元，其中微電子單元具有一個所述實施方式中的一些或全部特征和另一所述實施方式中的一個或以上特征。申請人旨在通過這里的公開內(nèi)容涵蓋所有這樣的特征組合，即使這種組合并未專門描述。
權(quán)利要求
1.一種微電子單兀，包括: 半導(dǎo)體元件，其具有前表面、與前表面相反的后表面、靠近前表面的微電子半導(dǎo)體器件以及位于前表面的接觸部，所述半導(dǎo)體元件具有從所述后表面延伸穿過半導(dǎo)體元件并且穿過接觸部的通孔，所述接觸部具有背對半導(dǎo)體元件的外表面以及與外表面相反的內(nèi)表面，所述通孔限定出在接觸部中從所述內(nèi)表面朝向所述外表面延伸的壁表面； 單塊式介電層，其鋪襯于所述通孔的一些部分且至少部分地層疊于所述內(nèi)表面；以及 導(dǎo)電元件，其層疊于位于通孔中的介電層，所述導(dǎo)電元件至少接觸所述接觸部中的所述壁表面，從而將所述接觸部與單元接觸部導(dǎo)電互連。
2.如權(quán)利要求1所述的微電子單元，其中，半導(dǎo)體元件還包括層疊于所述后表面的接觸部。
3.如權(quán)利要求2所述的微電子單元，其中，所述孔是錐形的，所述孔隨著與所述后表面之間距離的增大而縮小。
4.如權(quán)利要求3所述的微電子單元，其中，所述孔的壁相對于所述后表面的法線以大約5度或以上的角度定向。
5.如權(quán)利要求4所述的微電子單元，其中，所述壁相對于所述后表面的法線以小于或等于大約40度的角度定向。
6.如權(quán)利要求1所述的微電子單元，其中，每個孔的總面積被包圍在一個所述接觸部的面積內(nèi)。
7.如權(quán)利要求1所述的微電子單元，還包括層疊于接觸部內(nèi)表面的介電膜，其中，所述單塊式介電層部分地覆 蓋所述介電膜。
8.一種微電子單兀，包括: 層疊和結(jié)合在一起的多個半導(dǎo)體元件，每個半導(dǎo)體元件具有限定出水平面的前表面以及與前表面相反的后表面，并且具有位于所述前表面的接觸部，所述半導(dǎo)體元件沿橫貫所述水平面的豎直方向?qū)盈B； 延伸穿過層疊著的至少一個半導(dǎo)體元件并且穿過所述至少一個半導(dǎo)體元件的接觸部的多個通孔，所述接觸部具有背對半導(dǎo)體元件的外表面以及與外表面相反的內(nèi)表面，所述通孔限定出在接觸部中從所述內(nèi)表面朝向所述外表面延伸的壁表面，所述多個層疊半導(dǎo)體元件的接觸部暴露于所述通孔中； 單塊式介電層，其鋪襯于所述通孔的一些部分且至少部分地層疊于所述內(nèi)表面；以及 導(dǎo)電層，其層疊于位于通孔中的介電層，所述導(dǎo)電層至少接觸所述接觸部中的所述壁表面，從而與微電子單元的單元接觸部導(dǎo)電連通。
9.如權(quán)利要求8所述的微電子單元，其中，所述單元接觸部暴露于微電子單元的外側(cè)。
10.如權(quán)利要求8所述的微電子單元，其中，所述通孔延伸穿過多個層疊半導(dǎo)體元件的接觸部。
11.如權(quán)利要求8所述的微電子單元，其中，所述通孔不完全延伸穿過全部層疊半導(dǎo)體元件。
12.如權(quán)利要求8所述的微電子單元，其中，至少一個層疊半導(dǎo)體元件的前表面面向下方，并且所述單元接觸部暴露于單元的面向上方的頂表面。
13.如權(quán)利要求8所述的微電子單元，其中，至少一個層疊半導(dǎo)體元件的前表面面向上方，并且所述單元接觸部暴露于單元的面向上方的頂表面。
14.如權(quán)利要求8所述的微電子單元，還包括層疊于接觸部內(nèi)表面的介電膜，其中，所述單塊式介電層部分地覆蓋所述 介電膜。
全文摘要
一種微電子單元可包括半導(dǎo)體元件，所述半導(dǎo)體元件具有前表面、靠近前表面的微電子半導(dǎo)體器件、位于前表面的接觸部和遠(yuǎn)離前表面的后表面。半導(dǎo)體元件可具有從后表面延伸穿過半導(dǎo)體元件并且穿過接觸部的通孔。介電層可鋪襯于通孔。導(dǎo)電層可層疊于通孔中的介電層上。導(dǎo)電層可將接觸部與單元接觸部導(dǎo)電互連。
文檔編號H01L23/48GK103178032SQ20131002262
公開日2013年6月26日 申請日期2008年7月31日 優(yōu)先權(quán)日2007年7月31日
發(fā)明者B·哈巴, G·漢普斯通, M·毛爾高麗特 申請人:英聞薩斯有限公司