專利名稱：一種射頻封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種射頻封裝結(jié)構(gòu)。
背景技術(shù)：
隨著射頻信號(hào)處理芯片發(fā)展的日益高速化，小型化，集成化，芯片中的電學(xué)隔離度問題越發(fā)凸顯，成為影響芯片電學(xué)性能的重要因素。芯片的隔離度指的是射頻信號(hào)泄漏到其他端口的功率與輸入功率之比。實(shí)際生產(chǎn)中，芯片封裝中的管芯和封裝基板之間的電學(xué)連接主要依靠鍵合線或倒裝焊接實(shí)現(xiàn)。圖1A是根據(jù)現(xiàn)有技術(shù)中的射頻封裝結(jié)構(gòu)的基本結(jié)構(gòu)的簡(jiǎn)圖，圖1B是圖1A的側(cè)視圖。如圖1A和圖1B所示，表層地平面由兩塊分立的地平面101和102構(gòu)成，104是封裝基板的底層地平面，兩層地平面之間存在有介質(zhì)層103，地平面101、102與104之間通過過孔105連接。地平面由金屬材料制成，用于接地。兩條鍵合線106、107分別一端連接管芯108、109 一端連接基板上的表層鍵合區(qū)，表層鍵合區(qū)通過過孔穿過介質(zhì)層，與底層的地平面104相連。過孔中澆注有導(dǎo)電材料，因此可以使不同金屬層上的電路連通。當(dāng)信號(hào)的頻率較高時(shí)，鍵合線的電感特性不可忽略。在射頻頻段，鍵合線會(huì)向外輻射電磁場(chǎng)，使得鍵合線之間存在著電磁干擾。這些鍵合線之間的電磁干擾形成了芯片內(nèi)部的信號(hào)泄漏路徑，使得功率通過泄漏路徑耦合至其他端口，從而降低了射頻封裝結(jié)構(gòu)中的芯片之間的電學(xué)隔離度性能。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種射頻封裝結(jié)構(gòu)，能夠增強(qiáng)射頻封裝結(jié)構(gòu)中的芯片之間的電學(xué)隔離度性能。為實(shí)現(xiàn)上述目的，本發(fā)明提供以下技術(shù)方案:—種射頻封裝結(jié)構(gòu)，包括封裝基板和兩個(gè)以上管芯，所述封裝基板的地平面中，至少有一層地平面內(nèi)的連通部分占該層地平面總面積70%以上；所述封裝基板的地平面包括如下一種或幾種:封裝基板的表層地平面，封裝基板的介質(zhì)層中的一層或多層地平面，封裝基板的底層地平面?？蛇x地，所述封裝基板上具有表層鍵合區(qū)；所述表層鍵合區(qū)通過鍵合線與所述管芯連接。可選地，所述管芯以倒裝焊接的方式固定在所述封裝基板上?？蛇x地，所述封裝基板上具有表層鍵合區(qū)，所述表層鍵合區(qū)通過鍵合線與至少一個(gè)所述管芯連接；所述封裝基板上還有至少一個(gè)以倒裝焊接方式固定的所述管芯。根據(jù)本發(fā)明的技術(shù)方案，使封裝基板的至少一個(gè)地平面內(nèi)的連通部分占該層地平面總面積70%以上，或者優(yōu)選地，將其制作成一塊整體，都有助于增強(qiáng)射頻封裝結(jié)構(gòu)中的芯片的電學(xué)隔離度性能。


附圖用于更好地理解本發(fā)明，不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。其中:圖1A是根據(jù)現(xiàn)有技術(shù)中的射頻封裝結(jié)構(gòu)的基本結(jié)構(gòu)的簡(jiǎn)圖；圖1B是圖1A的側(cè)視圖；圖2A是根據(jù)本發(fā)明實(shí)施例的一種射頻封裝結(jié)構(gòu)的基本結(jié)構(gòu)的簡(jiǎn)圖；圖2B是圖2A的側(cè)視圖；圖3是根據(jù)本發(fā) 明實(shí) 施例的另一種射頻封裝結(jié)構(gòu)的基本結(jié)構(gòu)的簡(jiǎn)圖；圖4是根據(jù)本發(fā)明實(shí)施例的又一種射頻封裝結(jié)構(gòu)的基本結(jié)構(gòu)的簡(jiǎn)圖；圖5是根據(jù)本發(fā)明實(shí)施例的又一種射頻封裝結(jié)構(gòu)的基本結(jié)構(gòu)的簡(jiǎn)圖。
具體實(shí)施例方式以下結(jié)合附圖對(duì)本發(fā)明的示范性實(shí)施例做出說明，其中包括本發(fā)明實(shí)施例的各種細(xì)節(jié)以助于理解，應(yīng)當(dāng)將它們認(rèn)為僅僅是示范性的。因此，本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)至IJ，可以對(duì)這里描述的實(shí)施例做出各種改變和修改，而不會(huì)背離本發(fā)明的范圍和精神。同樣，為了清楚和簡(jiǎn)明，以下的描述中省略了對(duì)公知功能和結(jié)構(gòu)的描述。 在實(shí)現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)，芯片中的電磁干擾主要由鍵合線或走線電感之間的電磁場(chǎng)輻射產(chǎn)生，而電磁場(chǎng)輻射的發(fā)散程度強(qiáng)弱與地平面的形狀和位置有關(guān)，所以鍵合線或走線電感之間的電磁干擾強(qiáng)度和芯片整體隔離度與封裝基板的地平面的形狀和位置密切相關(guān)。所以在本實(shí)施例中，主要通過改變地平面的結(jié)構(gòu)來增強(qiáng)芯片的電學(xué)隔離度性能。圖2A是根據(jù)本發(fā)明實(shí)施例的一種射頻封裝結(jié)構(gòu)的基本結(jié)構(gòu)的簡(jiǎn)圖，圖2B是圖2A的側(cè)視圖。如圖2A所示，封裝基板表層地平面201形成一個(gè)整體，即該表層地平面是單塊的連通圖形。表層地平面201與底層地平面204之間通過過孔202穿過介質(zhì)層203相互連接。這種表層地平面連接成一整體的封裝基板與現(xiàn)有技術(shù)中的封裝基板對(duì)鍵合線之間的電磁干擾影響如表I所示。表I中的第二行是現(xiàn)有技術(shù)中的射頻封裝結(jié)構(gòu)的數(shù)據(jù)，第三行是根據(jù)本發(fā)明實(shí)施例的射頻封裝結(jié)構(gòu)的數(shù)據(jù)，其中現(xiàn)有技術(shù)中的射頻封裝結(jié)構(gòu)采用類似于圖1A的分立的表層地平面，現(xiàn)有技術(shù)中和本發(fā)明實(shí)施例中的射頻封裝結(jié)構(gòu)中的鍵合線的空間形貌和空間位置完全相同。LI和L2表示兩條鍵合線的電感值。表權(quán)利要求
1.一種射頻封裝結(jié)構(gòu)，包括封裝基板和兩個(gè)以上管芯，其特征在于， 所述封裝基板的地平面中，至少有一層地平面內(nèi)的連通部分占該層地平面總面積70%以上； 所述封裝基板的地平面包括如下一種或幾種:封裝基板的表層地平面，封裝基板的介質(zhì)層中的一層或多層地平面，封裝基板的底層地平面。
2.根據(jù)權(quán)利要求1所述的射頻封裝結(jié)構(gòu)，其特征在于， 所述封裝基板上具有表層鍵合區(qū)； 所述表層鍵合區(qū)通過鍵合線與所述管芯連接。
3.根據(jù)權(quán)利要求1所述的射頻封裝結(jié)構(gòu)，其特征在于，所述管芯以倒裝焊接的方式固定在所述封裝基板上。
4.根據(jù)權(quán)利要求1所述的射頻封裝結(jié)構(gòu)，其特征在于， 所述封裝基板上具有表層鍵合區(qū)，所述表層鍵合區(qū)通過鍵合線與至少一個(gè)所述管芯連接； 所述封裝基板上還有至少一個(gè)以倒裝焊接方式固定的所述管芯。
全文摘要
本發(fā)明提供一種射頻封裝結(jié)構(gòu)，能夠增強(qiáng)射頻封裝結(jié)構(gòu)中芯片的電學(xué)隔離度性能。本發(fā)明的射頻封裝結(jié)構(gòu)包括封裝基板和兩個(gè)以上管芯，所述封裝基板的地平面中，至少有一層地平面內(nèi)的連通部分占該層地平面總面積70%以上；所述封裝基板的地平面包括如下一種或幾種封裝基板的表層地平面，封裝基板的介質(zhì)層中的一層或多層地平面，封裝基板的底層地平面。
文檔編號(hào)H01L23/552GK103107164SQ20131001583
公開日2013年5月15日 申請(qǐng)日期2013年1月16日 優(yōu)先權(quán)日2013年1月16日
發(fā)明者龐慰, 趙遠(yuǎn), 周沖, 張 浩 申請(qǐng)人:天津大學(xué)