具有低密勒電容的金氧半場(chǎng)效應(yīng)晶體管器件及其制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種功率半導(dǎo)體器件，包含有一具有第一導(dǎo)電型的半導(dǎo)體基底；一外延層，位于所述半導(dǎo)體基底上；一具有第二導(dǎo)電型離子阱，位于所述外延層中，其中所述離子阱具有一接面深度；一柵極溝槽，位于所述外延層中，且所述柵極溝槽的深度大于所述接面深度；一柵極氧化層，位于所述柵極溝槽表面；一柵極，位于所述柵極溝槽內(nèi)；以及一具有所述第二導(dǎo)電型的袋形摻雜區(qū)，位于所述外延層中且緊鄰并至少覆蓋所述柵極溝槽的轉(zhuǎn)角部分。
【專(zhuān)利說(shuō)明】具有低密勒電容的金氧半場(chǎng)效應(yīng)晶體管器件及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明大體上關(guān)于半導(dǎo)體器件【技術(shù)領(lǐng)域】，特別是關(guān)于一種具有低密勒電容的金氧半場(chǎng)效應(yīng)晶體管(MOSFET)器件及其制作方法。
【背景技術(shù)】
[0002]在傳統(tǒng)的功率晶體管中，平面型功率器件(DMOS)因來(lái)自于溝道區(qū)域(channelregion)、積累層(accumulation layer)以及接面場(chǎng)效應(yīng)晶體管(JFET)的貢獻(xiàn),而使得導(dǎo)通電阻(on-resistance)上升。
[0003]為了降低上述區(qū)域的電阻，溝渠型功率器件(UMOS)于是被提出來(lái)，更因?yàn)閁MOS結(jié)構(gòu)不存在的JFET區(qū)域，因此可以縮小UMOS器件的單元尺寸以提高溝道密度(channeldensity)，可以進(jìn)一步降低導(dǎo)通電阻，但另一方面，UMOS器件也因其結(jié)構(gòu)的關(guān)系導(dǎo)致柵極漏極間電容(密勒電容)上升而使得開(kāi)關(guān)速度變慢。

【發(fā)明內(nèi)容】

[0004]因此，本發(fā)明的目的，即在提供一種功率半導(dǎo)體器件及其制作方法，以降低密勒電容。
[0005]根據(jù)本發(fā)明的優(yōu)選實(shí)施例，本發(fā)明提供一種功率半導(dǎo)體器件，包含有一具有第一導(dǎo)電型的半導(dǎo)體基底 ；一外延層，位于所述半導(dǎo)體基底上；一具有第二導(dǎo)電型離子阱，位于所述外延層中，其中所述離子阱具有一接面深度；一柵極溝槽，位于所述外延層中，且所述柵極溝槽的深度大于所述接面深度；一柵極氧化層，位于所述柵極溝槽表面；一柵極，位于所述柵極溝槽內(nèi)；以及一具有所述第二導(dǎo)電型的袋形摻雜區(qū)，位于所述外延層中且緊鄰并至少覆蓋所述柵極溝槽的轉(zhuǎn)角部分。
[0006]為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施方式并配合所附圖式作詳細(xì)說(shuō)明如下。然而如下的優(yōu)選實(shí)施方式與圖式僅供參考與說(shuō)明用，并非用來(lái)對(duì)本發(fā)明加以限制。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0007]圖1至圖8為依據(jù)本發(fā)明一實(shí)施例所繪示的溝渠型功率晶體管器件的制造方法示意圖。
[0008]圖9例示出袋形摻雜區(qū)進(jìn)一步延伸至柵極溝槽底部的示意圖。
[0009]圖10至圖14為依據(jù)本發(fā)明另一實(shí)施例所繪示的溝渠型功率晶體管器件的制造方法示意圖。
[0010]其中，附圖標(biāo)記說(shuō)明如下:
[0011]10 半導(dǎo)體基底 110墊層
[0012]11外延層112開(kāi)口
[0013]Ila主表面120 硬掩膜層[0014]18柵極氧化層 122柵極溝槽
[0015]20a柵極122a底部
[0016]22源極摻雜區(qū)122b轉(zhuǎn)角部分
[0017]26袋形摻雜區(qū)122c垂直側(cè)壁
[0018]30層間介電層210離子阱
[0019]32阻擋層230接觸洞
[0020]34金屬層250接觸摻雜區(qū)
[0021]34a接觸件 【具體實(shí)施方式】
[0022]請(qǐng)參閱圖1至圖8，其為依據(jù)本發(fā)明一實(shí)施例所繪示的溝渠型功率晶體管器件的制造方法示意圖。首先，如圖1所示，提供一半導(dǎo)體基底10，例如N型重?fù)诫s的硅基底，其可作為晶體管器件的漏極(drain)。接著，利用一外延工藝于半導(dǎo)體基底10上形成一外延層11，例如N型外延娃層。接著，可以在外延層11表面形成一墊層110，例如，娃氧墊層。
[0023]如圖2所示，接著于外延層11上沉積一硬掩膜層120，例如氮化硅層，然后，利用光刻膠以及光刻工藝，于硬掩膜層120中形成開(kāi)口 112。接著將光刻膠去除，然后，利用干刻蝕工藝，經(jīng)由硬掩膜層120中的開(kāi)口 112刻蝕外延層11至一預(yù)定深度，如此形成柵極溝槽122。柵極溝槽122包含有一底部122a銜接底部122a的轉(zhuǎn)角部分122b及垂直側(cè)壁122c。
[0024]如圖3所示，接著可以進(jìn)行一氧化工藝，于柵極溝槽122表面形成一犧牲氧化層(未示于圖中)，再將此犧牲氧化層去除。然后，將硬掩膜層120以及墊層110去除，裸露出外延層11的主表面11a。
[0025]如圖4所示，接著進(jìn)行一熱氧化工藝，于裸露出來(lái)的外延層11的表面以及柵極溝槽122的表面，包括底部122a、轉(zhuǎn)角部分122b及垂直側(cè)壁122c，形成一柵極氧化層18，接下來(lái)，進(jìn)行一化學(xué)氣相沉積工藝，全面沉積一多晶硅層(未示于圖中)填滿(mǎn)柵極溝槽122。接著進(jìn)行一刻蝕工藝，將部分厚度的多晶硅層蝕除，裸露出柵極氧化層18，而剩下的多晶硅層則構(gòu)成溝渠柵極20a。
[0026]接著，如圖5所示，進(jìn)行一離子注入工藝，于外延層11中形成一離子阱210，例如P型阱。然后，繼續(xù)進(jìn)行一熱驅(qū)入工藝，將注入外延層11中的摻質(zhì)活化。根據(jù)本發(fā)明實(shí)施例，離子阱210的接面深度小于柵極溝槽122的深度，換句話(huà)說(shuō)，柵極溝槽122的底部122a及轉(zhuǎn)角部分122b均位于外延層11中。根據(jù)本發(fā)明另一實(shí)施例，形成離子阱210的離子注入工藝及熱驅(qū)入工藝也可以在柵極溝槽122形成之前進(jìn)行。
[0027]如圖6所示，利用光刻工藝及離子注入工藝分別于外延層11表面形成一源極摻雜區(qū)22，例如N+源極摻雜區(qū)，以及于外延層11中在靠近柵極溝槽122的轉(zhuǎn)角部分122b形成一袋形摻雜區(qū)26，例如，P型摻雜區(qū)，其中，袋形摻雜區(qū)26可以橫跨離子阱210與外延層11的接面，其至少覆蓋住柵極溝槽122的轉(zhuǎn)角部分122b，或者可以進(jìn)一步延伸至柵極溝槽122的底部122a，如圖9所示。如此即可降低密勒電容。
[0028]根據(jù)本發(fā)明實(shí)施例，袋形摻雜區(qū)26的注入濃度大于外延層11的注入濃度。根據(jù)本發(fā)明實(shí)施例，形成袋形摻雜區(qū)26的離子注入工藝是在形成源極摻雜區(qū)22的離子注入工藝之前進(jìn)行。根據(jù)本發(fā)明實(shí)施例，在形成袋形摻雜區(qū)26及源極摻雜區(qū)22的離子注入工藝依序完成后，進(jìn)行熱驅(qū)入工藝，同時(shí)活化袋形摻雜區(qū)26及源極摻雜區(qū)22的摻質(zhì)。
[0029]根據(jù)本發(fā)明實(shí)施例，形成袋形摻雜區(qū)26的離子注入次數(shù)可以是單次或多次，能量可以介于200KeV至2MeV之間，而劑量可以介于10natoms/cm2至1014atoms/cm2之間。
[0030]最后，如圖7-8所示，進(jìn)行接觸洞及金屬化工藝，包括形成層間介電層30，于層間介電層30中以及外延層11表面刻蝕出一接觸洞230，于接觸洞230底部以離子注入工藝形成接觸摻雜區(qū)250，例如P+摻雜區(qū)，然后沉積阻擋層32及金屬層34，并使金屬層34填滿(mǎn)接觸洞230以構(gòu)成接觸件34a。本發(fā)明由于增加了袋形摻雜區(qū)26，使得垂直溝道200可以延伸進(jìn)入外延層11至接近柵極溝槽122的底部122a，進(jìn)而降低了密勒電容。
[0031]請(qǐng)參閱圖10至圖14，其為依據(jù)本發(fā)明另一實(shí)施例所繪示的溝渠型功率晶體管器件的制造方法示意圖。首先，如圖10所示，同樣先提供一半導(dǎo)體基底10，例如N型重?fù)诫s的硅基底，其可作為晶體管器件的漏極。接著利用一外延工藝于半導(dǎo)體基底10上形成一外延層11，例如N型外延娃層。接著，可以在外延層11表面形成一墊層110，例如，娃氧墊層。接著進(jìn)行一離子注入工藝于外延層11中形成一離子阱210，例如P型阱。然后，繼續(xù)進(jìn)行一熱驅(qū)入工藝，將注入外延層11中的摻質(zhì)活化。根據(jù)本發(fā)明實(shí)施例，離子阱210的接面深度小于柵極溝槽122的深度，換句話(huà)說(shuō)，柵極溝槽122的底部122a及轉(zhuǎn)角部分122b均位于外延層11中。
[0032]如圖11所示，接著于外延層11上沉積一硬掩膜層120，例如氮化硅層，然后，利用光刻膠以及光刻工藝于硬掩膜層12中形成開(kāi)口 112。接著將光刻膠去除，然后，利用干刻蝕工藝經(jīng)由硬掩膜層12中的開(kāi)口 112刻蝕外延層11至一預(yù)定深度，如此形成柵極溝槽122。柵極溝槽122包含有一底部122a、銜接底部122a的轉(zhuǎn)角部分122b，及垂直側(cè)壁122c。
[0033]接著，進(jìn)行離子注入工藝，例如斜角度離子注入工藝，經(jīng)由柵極溝槽122于外延層11中在靠近柵極溝槽122的轉(zhuǎn)角部分122b形成一袋形摻雜區(qū)26，例如P型摻雜區(qū)，其中，袋形摻雜區(qū)26可以橫跨離子陷210與外延層11的接面，其至少覆蓋住柵極溝槽122的轉(zhuǎn)角部分122b。根據(jù)本發(fā)明實(shí)施例，袋形摻雜區(qū)26的注入濃度需大于外延層11的注入濃度。根據(jù)本發(fā)明實(shí)施例，形成袋形摻雜區(qū)26的離子注入次數(shù)可以是單次或多次，能量可以介于200KeV至2MeV之間，而劑量可以介于10natoms/cm2至1014atoms/cm2之間。
[0034]如圖12所示，接著可以進(jìn)行一氧化工藝，于柵極溝槽122表面形成一犧牲氧化層(未示于圖中)，再將此犧牲氧化層去除。然后，將硬掩膜層120以及墊層110去除，裸露出外延層11的主表面11a。
[0035]如圖13所示，接著進(jìn)行一熱氧化工藝，于裸露出來(lái)的外延層11的表面以及柵極溝槽122的表面，包括底部122a、轉(zhuǎn)角部分122b及垂直側(cè)壁122c，形成一柵極氧化層18，接下來(lái)進(jìn)行一化學(xué)氣相沉積工藝，全面沉積一多晶硅層(未示于圖中)，填滿(mǎn)柵極溝槽122。接著進(jìn)行一刻蝕工藝，將部分厚度的多晶硅層蝕除，裸露出柵極氧化層18，而剩下的多晶硅層則構(gòu)成溝渠柵極20a。
[0036]如圖14所示，利用光刻工藝及離子注入工藝，于外延層11表面形成一源極摻雜區(qū)22，例如N+源極摻雜區(qū)。然后，可以進(jìn)行熱驅(qū)入工藝，同時(shí)活化袋形摻雜區(qū)26及源極摻雜區(qū)22的摻質(zhì)。
[0037]最后，進(jìn)行接觸洞及金屬化工藝(步驟同圖7-8)，包括形成層間介電層30，于層間介電層30中以及外延層11表面刻蝕出一接觸洞230，于接觸洞230底部以離子注入工藝形成接觸摻雜區(qū)250，例如P+摻雜區(qū)，然后沉積阻擋層32及金屬層34，并使金屬層34填滿(mǎn)接觸洞230以構(gòu)成接觸件34a。
[0038]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種功率半導(dǎo)體器件，其特征在于，包含: 一半導(dǎo)體基底，具有第一導(dǎo)電型； 一外延層，位于所述半導(dǎo)體基底上； 一離子阱，具有第二導(dǎo)電型且位于所述外延層中，其中所述離子阱具有一接面深度； 一柵極溝槽，位于所述外延層中，且所述柵極溝槽的深度大于所述接面深度； 一柵極氧化層，位于所述柵極溝槽表面； 一柵極，位于所述柵極溝槽內(nèi)；以及 一袋形摻雜區(qū)，具有所述第二導(dǎo)電型并位于所述外延層中，且緊鄰并至少覆蓋所述柵極溝槽的轉(zhuǎn)角部分。
2.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體器件，其特征在于，另包含有一源極摻雜區(qū)，位于所述外延層表面并緊鄰所述柵極溝槽。
3.根據(jù)權(quán)利要求2所述的功率半導(dǎo)體器件，其特征在于，所述源極摻雜區(qū)具有所述第一導(dǎo)電型。
4.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體器件，其特征在于，所述第一導(dǎo)電型為N型，所述第二導(dǎo)電型為P型。
5.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體器件，其特征在于，所述外延層具有所述第一導(dǎo)電型。
6.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體器件，其特征在于，所述袋形摻雜區(qū)橫跨所述離子阱與所述外延層的接面。
7.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體器件，其特征在于，所述袋形摻雜區(qū)的注入濃度大于所述外延層的注入濃度。
8.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體器件，其特征在于，所述袋形摻雜區(qū)延伸至所述柵極溝槽的底部。
【文檔編號(hào)】H01L29/78GK103840000SQ201310012584
【公開(kāi)日】2014年6月4日 申請(qǐng)日期:2013年1月14日 優(yōu)先權(quán)日:2012年11月23日
【發(fā)明者】林永發(fā) 申請(qǐng)人:茂達(dá)電子股份有限公司