專利名稱：內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率mosfet的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，尤其涉及具有多個(gè)多晶硅電極(例如柵極電極與屏蔽電極)分離地內(nèi)嵌設(shè)置于該柵極溝槽，以及提供具有淺溝槽或深溝槽的其中之一的源極溝槽與柵極溝槽的一種金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
背景技術(shù)：
現(xiàn)有技術(shù)中，功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管已被廣泛使用在許多的應(yīng)用上，例如分離元件、光電子元件、電源控制元件、直流對(duì)直流轉(zhuǎn)換器與馬達(dá)驅(qū)動(dòng)等。在上述該些應(yīng)用中所使用的該功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管皆需要一個(gè)特殊的擊穿電壓、低·導(dǎo)通電阻、高開(kāi)關(guān)切換速度、與廣大的安全操作區(qū)域。然而，為了降低該功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中導(dǎo)通功率的損失，該功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管必須有低特定導(dǎo)通阻抗(low specific on-resistance) RSP。其中，該低特定導(dǎo)通阻抗的定義為上述應(yīng)用的產(chǎn)品中具有多層主動(dòng)區(qū)域的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的導(dǎo)通阻抗。一般而言，傳統(tǒng)為借由縮小裝置單元晶胞的高度、增加封裝的密度或增加單位面積內(nèi)晶胞的數(shù)目而用以達(dá)成降低該低特定導(dǎo)通阻抗的目的。然而，隨著該晶胞密度的增加，相關(guān)的固有電容(intrinsic capacitance)亦會(huì)隨之增加,例如該固有電容可為柵極對(duì)源極電容Cgs、柵極對(duì)漏極電容Cgd、總輸入電容Ciss與總輸出電容(；ss。因此，對(duì)于高晶胞密度的裝置，其切換的功率損失將會(huì)大幅增加。此外，在許多的切換應(yīng)用中，例如在可攜行動(dòng)裝置中所進(jìn)行同步的大量直流對(duì)直流轉(zhuǎn)換，其功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管需要操作在高切換頻率的環(huán)境下，例如IMHz或者更高頻。故有必要提供一種新的元件結(jié)構(gòu)，降低因上述固有電容所造成切換或動(dòng)態(tài)功率的損失。

實(shí)用新型內(nèi)容本實(shí)用新型的一個(gè)目的是提供內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)，借由調(diào)整源極溝槽或柵極溝槽的溝槽深度，用以形成淺溝槽或深溝槽而供內(nèi)嵌源極電極、柵極電極或屏蔽電極。本實(shí)用新型的另一目的是提供上述的晶體管，具有彼此分離的多個(gè)多晶硅電極(例如柵極電極與屏蔽電極)，用以達(dá)到高耐壓與降低電場(chǎng)的目的。本實(shí)用新型的再一目的是提供上述的晶體管，在該柵極溝槽與該源極溝槽內(nèi)填充絕緣層，用以內(nèi)嵌該多晶硅電極及/或該源極電極。本實(shí)用新型的又一目的是提供上述的晶體管，提供第一屏蔽井區(qū)與第二屏蔽井區(qū)，用以增加擊穿電壓耐受度與降低漏電流。為達(dá)到上述目的或其它目的，本實(shí)用新型提供一種內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，該功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管由多個(gè)單位晶胞所組成，且這些單位晶胞的任意一個(gè)的結(jié)構(gòu)包含基板、外延層、基體接面、源極接面、絕緣層、柵極電極、屏蔽電極、第一屏蔽井區(qū)與第二屏蔽井區(qū)。其中，該外延層設(shè)置于該基板的一側(cè)，且該外延層具有柵極溝槽與源極溝槽，其中該源極溝槽或該柵極溝槽為淺溝槽或深溝槽的至少其中之一；該基體接面設(shè)置于該外延層的一側(cè)，且該基體接面具有重?fù)诫s區(qū)，該重?fù)诫s區(qū)設(shè)置于該源極溝槽的兩側(cè)邊；該源極接面設(shè)置于該基體接面的一偵牝且該源極接面設(shè)置于該柵極溝槽的兩側(cè)邊；該絕緣層設(shè)置于該源極接面的一側(cè)，且該絕緣層填入該柵極溝槽與該源極溝槽；該柵極電極內(nèi)嵌設(shè)置于該柵極溝槽；該屏蔽電極設(shè)置于該柵極溝槽與分離地設(shè)置于該柵極電極的底部；該第一屏蔽井區(qū)植入于該外延層，且該第一屏蔽井區(qū)包覆該柵極溝槽與該源極溝槽；以及，該第二屏蔽井區(qū)植入于該外延層，且該第二屏蔽井區(qū)形成在該源極溝槽的底部或包覆該源極溝槽的至少一部分。可選地，所述重?fù)诫s區(qū)、所述源極接面的至少一部分與所述源極溝槽構(gòu)成源極接點(diǎn)區(qū)。可選地，所述柵極溝槽的所述柵極電極與所述屏蔽電極通過(guò)所述絕緣層而構(gòu)成柵極端?？蛇x地，所述第二屏蔽井區(qū)經(jīng)由多次植入用以形成多層的第二屏蔽井區(qū)?？蛇x地，所述基板為N+型基板、所述外延層為N型外延層、所述基體接面為P型基體接面、所述源極接面為N+型源極接面、所述重?fù)诫s區(qū)為P+型重?fù)诫s區(qū)、所述第一屏蔽井區(qū)為N型屏蔽井區(qū)，以及所述第二屏蔽井區(qū)為P型屏蔽井區(qū)、V型屏蔽井區(qū)、或型屏蔽井區(qū)的其中之一?？蛇x地，本實(shí)用新型的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率MOSFET還包含源極電極，該源極電極內(nèi)嵌設(shè)置于該源極溝槽。與現(xiàn)有技術(shù)相較，本實(shí)用新型的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管可解決現(xiàn)有技術(shù)中這些固有電容所造成切換或動(dòng)態(tài)功率的損失。

圖I為本實(shí)用新型第一實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的剖面示意圖；圖2為本實(shí)用新型第二實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的剖面示意圖；以及圖3為本實(shí)用新型第三實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的剖面示意圖；圖4-5為說(shuō)明圖3中另一實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的剖面示意圖；圖6為本實(shí)用新型第四實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖；圖7為本實(shí)用新型第五實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖；以及[0023]圖8-9為本實(shí)用新型第六與七實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖。主要部件附圖標(biāo)記
10、10，、10”、10，，，、10，，，，、10，，”，晶體管
12 基板
14外延層
142、142’ 柵極溝槽
144 源極溝槽
16 基體接面
162 重?fù)诫s區(qū)
18 源核>接~面
182 側(cè)邊
20 絕緣層
22 柵極電極
24 屏蔽電極
26 第一屏蔽井區(qū)
28、28，、28”、28”，第二屏蔽井區(qū)
30 源極電極
32 柵極端
34 源極接點(diǎn)區(qū)
36 漏極端
38 源極端
具體實(shí)施方式
為充分了解本新型的目的、特征及有益效果，這里借由下述具體的實(shí)施例，并結(jié)合附圖，對(duì)本新型做詳細(xì)說(shuō)明，說(shuō)明如下參照?qǐng)DI，為本實(shí)用新型第一實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖。在圖I中，該內(nèi)嵌分離式多晶硅電極的溝槽式井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管10由多個(gè)單位晶胞所組成，且這些單位晶胞的任意一個(gè)的結(jié)構(gòu)包含基板12、外延層14、基體接面16、源極接面18、絕緣層20、柵極電極22、屏蔽電極24、第一屏蔽井區(qū)26與第二屏蔽井區(qū)28。在此，該基板12以N+型的基板12為例說(shuō)明。[0029]該外延層14設(shè)置于該基板12的一側(cè)，且該外延層14具有柵極溝槽142與源極溝槽144。在此，該外延層14以N型外延層14為例說(shuō)明。再者，可再依照該柵極溝槽142或該源極溝槽144的溝槽深度進(jìn)一步區(qū)分為淺溝槽或深溝槽的至少其中之一。舉例而言，在圖I中，該柵極溝槽142為深溝槽的溝槽形態(tài)，而該源極溝槽144為淺溝槽的溝槽形態(tài)；在另一實(shí)施例中，該柵極溝槽142與該內(nèi)嵌源極溝槽144同時(shí)為淺溝槽的溝槽形態(tài)，如圖2所示；以及，在又一實(shí)施例中，該柵極溝槽142為淺溝槽的溝槽形態(tài)，而該源極溝槽144為深溝槽的溝槽形態(tài)。回到圖I,該基體接面16設(shè)置于該外延層14的一側(cè),且該基體接面16具有重?fù)诫s區(qū)162，該重?fù)诫s區(qū)162設(shè)置于該源極溝槽144的兩側(cè)。在此，該基體接面16以P型基體接面16為例說(shuō)明。 該源極接面18設(shè)置于該基體接面16的一側(cè)，且該源極接面18設(shè)置于該柵極溝槽142的兩側(cè)。在此，該源極接面18以N+型源極接面18為例說(shuō)明。再者，該基體接面16的厚度大于該源極接面18的厚度。該絕緣層20設(shè)置于該源極接面18的一側(cè)，且該絕緣層20填入該柵極溝槽142與該源極溝槽144。此外，在本實(shí)施例中，該絕緣層20覆蓋該源極接面18的至少一部分，也就是該源極接面18的一部分與該源極接面18的側(cè)邊182未受到該絕緣層20的覆蓋。該柵極電極22通過(guò)該絕緣層20內(nèi)嵌設(shè)置于該柵極溝槽142的上方。該屏蔽電極24設(shè)置于該柵極溝槽142的下方，且該屏蔽電極24分離地設(shè)置于該柵極電極22的底部。此外，位于該柵極溝槽142內(nèi)的該柵極電極22與該屏蔽電極24又通過(guò)該絕緣層20用以形成該晶體管結(jié)構(gòu)的柵極端32。該第一屏蔽井區(qū)26植入于該外延層14，且該第一屏蔽井區(qū)26可包覆該柵極溝槽142與該源極溝槽144。在此，該第一屏蔽井區(qū)26以N型屏蔽井區(qū)為例說(shuō)明。該第二屏蔽井區(qū)28通過(guò)該源極溝槽144植入于該外延層14，且使得該第二屏蔽井區(qū)28將該源極溝槽144包覆。其中，該第二屏蔽井區(qū)28以P型屏蔽井區(qū)為例說(shuō)明。圖2，為本實(shí)用新型第二實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖。在圖2中，該內(nèi)嵌分離式多晶硅電極的溝槽式井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管10’同樣如前述實(shí)施例所述包含該基板12、該外延層14、該基體接面16、該源極接面18、該絕緣層20、該柵極電極22、該屏蔽電極24、該第一屏蔽井區(qū)26與該第二屏蔽井區(qū)28，而與前述實(shí)施例所不同的是，在本實(shí)施例中，該內(nèi)嵌分離式多晶硅電極的溝槽式井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管10’還包含源極電極30內(nèi)嵌設(shè)置于該源極溝槽144。再者，該重?fù)诫s區(qū)162、該源極接面18的至少一部分與該源極電極30形成源極接點(diǎn)區(qū)34。圖3，為本實(shí)用新型第三實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖。在圖3中，該內(nèi)嵌分離式多晶硅電極的溝槽式井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管10’同樣如第一實(shí)施例所述包含該基板12、該外延層14、該基體接面16、該源極接面18、該絕緣層20、該柵極電極22、該屏蔽電極24、該第一屏蔽井區(qū)26與該第二屏蔽井區(qū)28，而與該第一實(shí)施例所不同的是第二屏蔽井區(qū)28’與柵極溝槽142’。其中，該第二屏蔽井區(qū)28’僅包覆該源極溝槽144的至少一部分，而與前述實(shí)施例中該第二屏蔽井區(qū)28完全地包覆該源極溝槽144的方式不同，在此，該第二屏蔽井區(qū)28’以P型屏蔽井區(qū)為例說(shuō)明；以及，該柵極溝槽142’的溝槽深度相較于該第一實(shí)施例中的該柵極溝槽142為淺，也就是上述所定義的淺溝槽。此外，在其它實(shí)施例中，該第二屏蔽井區(qū)28’可置換為V型屏蔽井區(qū)或型屏蔽井區(qū)，其分別地如圖4與圖5所示。圖6，為本實(shí)用新型第四實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖。在圖6中，該內(nèi)嵌分離式多晶硅電極的溝槽式井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管10”’同樣如第一實(shí)施例所述包含該基板12、該外延層14、該基體接面16、該源極接面18、該絕緣層20、該柵極電極22、該屏蔽電極24、該第一屏蔽井區(qū)26與該第二屏蔽井區(qū)28，而與該第一實(shí)施例所不同的是，原先為單層的該第二屏蔽井區(qū)28可經(jīng)由多次植入用以形成多層的第二屏蔽井區(qū)28”。圖7，為本實(shí)用新型第五實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖。在圖7中，該內(nèi)嵌分離式多晶硅電極的溝槽式井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管10””同樣如第一實(shí)施例所述包含該基板12、該外延層14、該基體接面16、該源極接面18、該絕緣層20、該柵極電極22、該屏蔽電極24、該第一屏蔽井區(qū)26與該第二屏蔽井區(qū)28’，而與該第一實(shí)施例所不同的是第二屏蔽井區(qū)28”’的位置。其中，該第二屏蔽井區(qū)28”’形成在該源極溝槽144的下方，在此，該第二屏蔽井區(qū)28’以P型屏蔽井區(qū)為例說(shuō)明，在其它的實(shí)施例中，該P(yáng)型屏蔽井區(qū)如同前述實(shí)施例可置換為V型屏蔽井區(qū)或型屏蔽井區(qū)。圖8-9，為本實(shí)用新型第六與七實(shí)施例的內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖。在圖8與9中，該內(nèi)嵌分離式多晶硅電極的溝槽式井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管10””’如第一實(shí)施例所述包含該基板12、該外延層14、該基體接面16、該源極接面18、該絕緣層20、該柵極電極22、該屏蔽電極24、該第一屏蔽井區(qū)26與該第二屏蔽井區(qū)28。在圖8中，與該第一實(shí)施例所不同的是該重?fù)诫s區(qū)162’的位置；以及，在圖9中，與該第一實(shí)施例所不同的是該絕緣層20又同時(shí)地覆蓋于該源極接點(diǎn)區(qū)34。值得注意的是，上述在該內(nèi)嵌分離式多晶硅電極的溝槽式井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管還包含該基板12的另一側(cè)用以形成漏極端36，使得該內(nèi)嵌分離式多晶硅電極的溝槽式井區(qū)功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管10根據(jù)前述實(shí)施例而具有該柵極端32、該源極端38與該漏極端36。本實(shí)用新型在上文中已以較佳實(shí)施例揭露，然而本領(lǐng)域技術(shù)人員應(yīng)理解的是，該實(shí)施例僅用于描繪本新型，而不應(yīng)解讀為限制本新型的范圍。應(yīng)注意的是，所有與該實(shí)施例等效的變化與置換，均應(yīng)視為涵蓋于本新型的范疇內(nèi)。因此，本新型的保護(hù)范圍當(dāng)以權(quán)利要求書所作限定為準(zhǔn)。
權(quán)利要求1.一種內(nèi)嵌分離式多晶硅電極的溝槽式屏蔽井區(qū)功率MOSFET，其特征在于，該功率MOSFET由多個(gè)單位晶胞所組成,且這些單位晶胞的任意一個(gè)的結(jié)構(gòu)包含 基板； 外延層，設(shè)置于該基板的一側(cè)，且該外延層具有柵極溝槽與源極溝槽，其中該源極溝槽或該柵極溝槽分別為淺溝槽或深溝槽的至少其中之一； 基體接面，設(shè)置于該外延層的一側(cè)，且該基體接面具有重?fù)诫s區(qū)并設(shè)置于該源極溝槽的兩側(cè)邊； 源極接面，設(shè)置于該基體接面的一側(cè)，且該源極接面設(shè)置于該柵極溝槽的兩側(cè)邊； 絕緣層，設(shè)置于該源極接面的一側(cè)，且該絕緣層填入該柵極溝槽與該源極溝槽； 柵極電極，內(nèi)嵌設(shè)置于該柵極溝槽； 屏蔽電極，設(shè)置于該柵極溝槽與分離地設(shè)置于該柵極電極的底部； 第一屏蔽井區(qū)，植入于該外延層，且該第一屏蔽井區(qū)包覆該柵極溝槽與該源極溝槽；以及 第二屏蔽井區(qū)，植入于該外延層，且該第二屏蔽井區(qū)形成于該源極溝槽的底部或包覆該源極溝槽的至少一部分。
2.如權(quán)利要求I所述的功率M0SFET，其特征在于，該重?fù)诫s區(qū)、該源極接面的至少一部分與該源極溝槽構(gòu)成源極接點(diǎn)區(qū)。
3.如權(quán)利要求2所述的功率M0SFET，其特征在于，該柵極溝槽的該柵極電極與該屏蔽電極通過(guò)該絕緣層而構(gòu)成柵極端。
4.如權(quán)利要求3所述的功率M0SFET，其特征在于，該第二屏蔽井區(qū)經(jīng)由多次植入用以形成多層的第二屏蔽井區(qū)。
5.如權(quán)利要求4所述的功率M0SFET，其特征在于，該基板為N+型基板、該外延層為N型外延層、該基體接面為P型基體接面、該源極接面為N+型源極接面、該重?fù)诫s區(qū)為P+型重?fù)诫s區(qū)、該第一屏蔽井區(qū)為N型屏蔽井區(qū)，以及該第二屏蔽井區(qū)為P型屏蔽井區(qū)、V型屏蔽井區(qū)、或n型屏蔽井區(qū)的其中之一。
6.如權(quán)利要求4所述的功率M0SFET，其特征在于，還包含源極電極，該源極電極內(nèi)嵌設(shè)置于該源極溝槽。
專利摘要一種內(nèi)嵌分離式多晶硅端電極的溝槽式屏蔽井區(qū)功率MOSFET，該晶體管由多個(gè)單位晶胞(Unit Cell)所組成，且這些單位晶胞的任意一個(gè)的結(jié)構(gòu)包含基板、外延層、基體接面、源極接面、絕緣層、多個(gè)柵極端電極、源極端電極、第一屏蔽井區(qū)與第二屏蔽井區(qū)。其中，該外延層設(shè)置于該基板的一側(cè)，且該外延層具有柵極溝槽與源極溝槽，而該柵極溝槽內(nèi)嵌有柵極電極與屏蔽電極，又該柵極電極與該屏蔽電極彼此相互分離地設(shè)置。此外，該源極溝槽或該柵極溝槽可為淺溝槽或深溝槽的至少其中之一。故借由本實(shí)用新型的晶體管可用以降低漏電流及加強(qiáng)雪崩能量的耐受度。
文檔編號(hào)H01L29/423GK202796962SQ20122013047
公開(kāi)日2013年3月13日 申請(qǐng)日期2012年3月30日 優(yōu)先權(quán)日2012年3月30日
發(fā)明者穆罕默德·恩·達(dá)維希, 曾軍, 蘇世宗 申請(qǐng)人:馬克斯半導(dǎo)體股份有限公司