專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有薄膜化了的半導(dǎo)體襯底的半導(dǎo)體裝置以及其制造方法。詳細(xì)地說(shuō)，本發(fā)明涉及一種具有貫穿薄膜化了的半導(dǎo)體襯底的布線的半導(dǎo)體裝置以及其制造方法。
背景技術(shù)：
在今天的社會(huì)生活中，在各種各樣的場(chǎng)合，進(jìn)行著利用計(jì)算機(jī)網(wǎng)絡(luò)的信息處理，離可以享受其方便性的無(wú)所不在社會(huì)(ubiquitous society)越來(lái)越近。“無(wú)所不在”來(lái)自拉丁語(yǔ)，其意思為“普遍存在”，其作為可以隨時(shí)隨地將利用計(jì)算機(jī)的信息處理自然融于生活環(huán)境中而不需要意識(shí)到計(jì)算機(jī)的存在的意思使用。實(shí)際上，可以通過(guò)分類為手機(jī)的便攜式電子設(shè)備而利用作為通訊手段的電話、電視廣播，并且可以通過(guò)利用如IC標(biāo)簽、IC卡那樣的安裝有半導(dǎo)體芯片的紙片狀或者卡片狀的媒體來(lái)代替條形碼、磁卡進(jìn)行識(shí)別。為了將形成有集成電路的半導(dǎo)體芯片(以下，也稱為“1C芯片”或者“LSI芯片”等)自然組入在人的生活空間存在的各種各樣的物品中，需要使半導(dǎo)體芯片實(shí)現(xiàn)薄膜化。例如，已知如下IC芯片為了將包括天線線圈、電容器等的IC標(biāo)簽嵌入于紙等附著體(adherend)中而使用，使其厚度薄膜化為3μηι至15μηι (參照專利文件I)。

此外，由于半導(dǎo)體制造技術(shù)的進(jìn)步，大規(guī)模集成電路(LSI Large ScaleIntegration)的高集成化的進(jìn)展,而對(duì)于在一個(gè)娃芯片上集成多個(gè)功能的系統(tǒng)LSI的要求增高。近年來(lái)，研究開(kāi)發(fā)出層疊多個(gè)LSI芯片的三維LSI，以對(duì)應(yīng)系統(tǒng)的高功能化、復(fù)雜化。三維LSI在一個(gè)封裝容器內(nèi)安裝多個(gè)LSI，所以也稱為多芯片封裝(Multi Chip Package)。作為MCP的實(shí)例，有堆積而安裝快閃存儲(chǔ)器和靜態(tài)隨機(jī)存取存儲(chǔ)器的疊層MCP等。作為疊層MCP，已知堆積多個(gè)LSI芯片且利用引線鍵合進(jìn)行連接的疊層MCP(例如，參照專利文件2、3)。此外，作為堆積多個(gè)硅芯片且使它們彼此聯(lián)結(jié)的結(jié)構(gòu)，已知形成垂直彼此連接體(貫穿電極)且層疊多個(gè)LSI芯片的疊層MCP (例如，參照專利文件4)。[專利文件I]日本專利申請(qǐng)公開(kāi)2002-049901號(hào)公報(bào)[專利文件2]日本專利申請(qǐng)公開(kāi)Hei11-204720號(hào)公報(bào)[專利文件3]日本專利申請(qǐng)公開(kāi)2005-228930號(hào)公報(bào)[專利文件4]日本專利申請(qǐng)公開(kāi)Heill-261001號(hào)公報(bào)為了使半導(dǎo)體芯片薄膜化，已經(jīng)使用如下技術(shù)通過(guò)對(duì)形成有集成電路的硅薄片的背面進(jìn)行化學(xué)機(jī)械研磨(CMP Chemical Mechanical Polishing)處理來(lái)使薄片薄層化。在IC芯片的薄膜化中，理想的是，只留下當(dāng)IC芯片的各元件工作時(shí)需要的厚度，即可。
此外，在MCP中，在對(duì)形成有LSI的硅薄片的背面進(jìn)行CMP處理來(lái)使薄片薄層化之后，將它們堆積為多層。從而，為了在與現(xiàn)有同等尺寸內(nèi)層疊多個(gè)LSI芯片，需要將硅薄片的厚度減薄到相應(yīng)的程度。在LSI芯片的薄型化中，理想的是，只留下當(dāng)LSI芯片的各元件工作時(shí)需要的厚度，即可。然而，CMP是在使研磨劑流過(guò)的同時(shí)將薄片按在研磨布上而進(jìn)行加工的技術(shù)，所以雖然可以通過(guò)CMP處理將薄片的厚度加工為IOym左右，但是利用該技術(shù)將如12英寸薄片那樣的大口徑薄片薄層化為不足I μ m的厚度是困難的。

發(fā)明內(nèi)容
于是，本發(fā)明的目的之一在于提供一種可以將IC芯片、LSI芯片等半導(dǎo)體芯片更薄型化的技術(shù)。此外，本發(fā)明的目的之一在于提供一種在以MCP為典型的三維半導(dǎo)體集成電路中通過(guò)將LSI芯片更薄型化且層疊而可以提高集成密度的技術(shù)。本發(fā)明之一的要點(diǎn)在于通過(guò)從其表面設(shè)置有元件形成層且嵌入有電連接到元件形成層的第一布線的半導(dǎo)體襯底的背面一側(cè)照射離子來(lái)形成脆弱層；通過(guò)沿著脆弱層分離半導(dǎo)體襯底的一部分來(lái)形成具有元件形成層以及第一布線的半導(dǎo)體襯底，同時(shí)使第一布線的一部分露出；層疊具有元件形成層以及第一布線的半導(dǎo)體襯底和設(shè)置有第二布線的襯底；使元件形成層和第二布線電連接。本發(fā)明之一的要點(diǎn)在于一種半導(dǎo)體裝置，包括其表面設(shè)置有元件形成層的第一半導(dǎo)體襯底；電連接到元件形成層且貫穿第一半導(dǎo)體襯底的第一布線；設(shè)置在第二襯底中的第二布線，其中第一布線和第二布線電連接。本發(fā)明之一的要 點(diǎn)在于一種半導(dǎo)體裝置，包括其表面設(shè)置有元件形成層的第一半導(dǎo)體襯底；電連接到元件形成層且貫穿第一半導(dǎo)體襯底的第一布線；設(shè)置在第二襯底中的第二布線，其中第一布線和第二布線電連接。優(yōu)選的是，第一布線和第二布線中間夾著導(dǎo)電材料或通過(guò)涂鍍處理而形成的導(dǎo)電膜彼此電連接。本發(fā)明之一的要點(diǎn)在于通過(guò)從其表面設(shè)置有元件形成層且嵌入有電連接到元件形成層的布線的半導(dǎo)體襯底的背面一側(cè)照射離子來(lái)形成脆弱層；將通過(guò)沿著脆弱層分離半導(dǎo)體襯底的一部分來(lái)形成的具有元件形成層以及布線的半導(dǎo)體襯底層疊，來(lái)實(shí)現(xiàn)多芯片化。通過(guò)利用CMP等對(duì)形成有集成電路的半導(dǎo)體襯底進(jìn)行研磨，在半導(dǎo)體襯底中形成脆弱層，而分離半導(dǎo)體襯底的一部分，來(lái)使半導(dǎo)體襯底薄膜化，而可以取得具有至今未有的薄度的IC芯片等半導(dǎo)體芯片。此外，通過(guò)利用CMP等對(duì)形成有LSI等集成電路的半導(dǎo)體襯底進(jìn)行研磨，在半導(dǎo)體襯底中形成脆弱層，而分離半導(dǎo)體襯底的一部分，來(lái)使半導(dǎo)體襯底薄膜化，而可以取得具有至今未有的薄度的LSI芯片。通過(guò)層疊這種薄型化了的LSI芯片，并利用貫穿半導(dǎo)體襯底的布線使它們電連接，而可以取得集成密度提高的三維半導(dǎo)體集成電路。


圖1A至IC是表示本發(fā)明的半導(dǎo)體芯片的制造方法的一個(gè)例子的圖2A和2B是表示本發(fā)明的半導(dǎo)體芯片的制造方法的一個(gè)例子的圖；圖3A和3B是表示具有本發(fā)明的IC芯片的半導(dǎo)體裝置的一個(gè)例子的圖；圖4A和4B是表示貫穿布線的電連接的一個(gè)例子的圖；圖5A和5B是表示貫穿布線的電連接的一個(gè)例子的圖；圖6是表示封裝IC芯片的一個(gè)結(jié)構(gòu)例子的圖；圖7A和7B是表示具有本發(fā)明的LSI芯片的半導(dǎo)體裝置的制造方法的一個(gè)例子的圖；圖8是表示具有本發(fā)明的LSI芯片的半導(dǎo)體裝置的一個(gè)例子的圖；圖9是表示具有本發(fā)明的LSI芯片的半導(dǎo)體裝置的一個(gè)例子的圖；圖10是表示貫穿布線的電連接的一個(gè)例子的圖；圖1lA和IlB是表示貫穿布線的電連接的一個(gè)例子的圖；圖12A和12B是表示具有本發(fā)明的LSI芯片的半導(dǎo)體裝置的一個(gè)例子的圖；圖13是表示具有本發(fā)明的LSI芯片的半導(dǎo)體裝置的一個(gè)例子的圖；圖14A至14C是表示具 有本發(fā)明的LSI芯片的半導(dǎo)體裝置的制造方法的一個(gè)例子的圖；圖15A和15B是表示具有本發(fā)明的LSI芯片的半導(dǎo)體裝置的制造方法的一個(gè)例子的圖；圖16A和16B是表示具有本發(fā)明的LSI芯片的半導(dǎo)體裝置的制造方法的一個(gè)例子的圖；圖17A和17B是表示具有本發(fā)明的LSI芯片的半導(dǎo)體裝置的制造方法的一個(gè)例子的圖；圖18是表示具有本發(fā)明的LSI芯片的半導(dǎo)體裝置的制造方法的一個(gè)例子的圖；圖19是表示具有本發(fā)明的LSI芯片的半導(dǎo)體裝置的制造方法的一個(gè)例子的圖；圖20是表示具有本發(fā)明的LSI芯片的半導(dǎo)體裝置的制造方法的一個(gè)例子的圖；圖21A和21B是表示貫穿布線的電連接的一個(gè)例子的圖；圖22A和22B是表示貫穿布線的電連接的一個(gè)例子的圖。本發(fā)明的選擇圖是圖3A和3B。
具體實(shí)施例方式下面，參照附圖而說(shuō)明本發(fā)明的實(shí)施方式。但是，本發(fā)明不局限于以下說(shuō)明，所屬技術(shù)領(lǐng)域的普通技術(shù)人員可以很容易地理解一個(gè)事實(shí)就是其方式和詳細(xì)內(nèi)容在不脫離本發(fā)明的宗旨及其范圍下可以被變換為各種各樣的形式。因此，本發(fā)明不應(yīng)該被解釋為僅限定在以下所示的實(shí)施方式所記載的內(nèi)容中。在以下說(shuō)明的本發(fā)明的結(jié)構(gòu)中，在不同的附圖中共同使用表示相同部分的附圖標(biāo)記。實(shí)施方式I在本實(shí)施方式中，參照附圖而說(shuō)明具有在使設(shè)置有元件形成層以及貫穿布線的半導(dǎo)體襯底薄膜化之后分離該半導(dǎo)體襯底的一部分的結(jié)構(gòu)的IC芯片、LSI芯片等半導(dǎo)體芯片。具體地說(shuō)，將說(shuō)明具有在使設(shè)置有元件形成層以及貫穿布線的半導(dǎo)體襯底薄膜化之后通過(guò)分離該半導(dǎo)體襯底的一部分而使貫穿布線露出的結(jié)構(gòu)的半導(dǎo)體芯片以及其制造方法。
首先，在半導(dǎo)體襯底100的表面上設(shè)置元件形成層101、貫穿布線102以及支撐襯底110 (參照?qǐng)D1A)。作為半導(dǎo)體襯底100，可以使用硅、鍺等單晶半導(dǎo)體襯底或者多晶半導(dǎo)體襯底。此夕卜，可以使用由鎵砷、銦磷等化合物半導(dǎo)體形成的單晶半導(dǎo)體襯底或者多晶半導(dǎo)體襯底作為半導(dǎo)體襯底100。此外，作為半導(dǎo)體襯底100，也可以使用在晶格中具有畸變的硅、在硅中添加有錯(cuò)的娃錯(cuò)等半導(dǎo)體襯底。具有崎變的娃可以使用其晶格常數(shù)(lattice constant)大于硅的硅鍺或者氮化硅的膜來(lái)形成。元件形成層101由構(gòu)成LSI等集成電路的晶體管、二極管、電容器等元件；電連接到該元件的布線構(gòu)成。在此，示出在元件形成層101中設(shè)置晶體管103a和晶體管103b的實(shí)例。注意，作為設(shè)置在元件形成層101中的晶體管103a和晶體管103b的結(jié)構(gòu)，可以采用各種各樣的方式，而不局限于特定結(jié)構(gòu)。貫穿布線102與元件形成層101的布線電連接，并且其一部分嵌入在半導(dǎo)體襯底100中。貫穿布線102通過(guò)利用選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鑰(Mo)、鎳(Ni)、鉬(Pt)、銅(Cu)、金(Au)、銀(Ag)中的元素或者以這些元素為主要成分的合金材料、化合物材料以單層或疊層設(shè)置。此外，貫穿布線102也可以用作LSI芯片、IC芯片中的貫穿電極。

支撐襯底110設(shè)置在元件形成層101的上方(中間夾著元件形成層101的與半導(dǎo)體襯底100相反一側(cè))，并且可以使用玻璃襯底、石英襯底、塑料襯底等。此外，也可以通過(guò)利用丙烯、聚酰亞胺、環(huán)氧樹(shù)脂等設(shè)置。注意，雖然支撐襯底110不一定必須設(shè)置，但是因?yàn)楫?dāng)對(duì)半導(dǎo)體襯底100進(jìn)行薄膜化處理等時(shí)它用作保護(hù)層，所以優(yōu)選設(shè)置。接著，去掉半導(dǎo)體襯底100的一部分來(lái)實(shí)現(xiàn)薄膜化(參照?qǐng)D1B)。圖1B示出使半導(dǎo)體襯底100薄膜化(去掉虛線所示的部分)而取得半導(dǎo)體襯底120的情況。例如，通過(guò)從半導(dǎo)體襯底100的背面一側(cè)(與設(shè)置有元件形成層101的表面相反一側(cè))進(jìn)行磨削處理、研磨處理或CMP處理，來(lái)使半導(dǎo)體襯底100薄膜化。在此，以不使貫穿布線102露出的程度進(jìn)行半導(dǎo)體襯底100的薄膜化。優(yōu)選的是，在使半導(dǎo)體襯底120的厚度成為50nm以上且不足IOOOnm的范圍內(nèi)進(jìn)行薄膜化。接著，如箭頭所示，從半導(dǎo)體襯底120的背面一側(cè)(與設(shè)置有元件形成層101的表面相反一側(cè))照射由電場(chǎng)加速了的離子107，來(lái)在離半導(dǎo)體襯底120的表面(設(shè)置有元件形成層101的表面)有預(yù)定深度的區(qū)域中形成脆弱層105 (參照?qǐng)D1C)。脆弱層105優(yōu)選通過(guò)離子摻雜法或離子注入法形成。注意，離子注入法是指對(duì)離子進(jìn)行質(zhì)量分離且利用電場(chǎng)只加速具有特定質(zhì)量的離子來(lái)將它照射到對(duì)象物的技術(shù)，而離子摻雜法是指不進(jìn)行質(zhì)量分離而利用電場(chǎng)加速離子來(lái)將它照射到對(duì)象物的技術(shù)。根據(jù)當(dāng)注入離子時(shí)的加速電壓以及離子的劑量，可以控制形成脆弱層105的位置，并且脆弱層105形成在近于離子的平均進(jìn)入深度的深度區(qū)域中。注意，在本說(shuō)明書(shū)中，離子的“注入”是指通過(guò)將加速了的離子照射到半導(dǎo)體襯底，來(lái)將構(gòu)成離子的元素包括在對(duì)象物中。脆弱層105設(shè)置在如下位置當(dāng)以后基于脆弱層105分離半導(dǎo)體襯底120時(shí)，貫穿布線102露出。優(yōu)選的是，將脆弱層105設(shè)置在如下位置當(dāng)將離半導(dǎo)體襯底120的表面的深度設(shè)定為L(zhǎng)時(shí)，使L成為50nm以上且不足lOOOnm、更優(yōu)選為IOOnm以上且500nm以下。作為離子107，可以使用氫離子、氦等稀有氣體離子或者氟、氯等鹵素離子。優(yōu)選的是，將如下離子照射到半導(dǎo)體襯底120 :對(duì)選自氫、稀有氣體或鹵素中的源氣體等進(jìn)行離子體激發(fā)來(lái)產(chǎn)生的一種離子或者由同一個(gè)原子構(gòu)成的具有不同質(zhì)量的多種離子。在照射氫離子的情況下，在包含H+離子、H2+離子、以及H3+離子的同時(shí)，將H3+離子的比例設(shè)定為比H+離子以及H2+離子高，而可以提高離子的注入效率，結(jié)果可以縮短照射時(shí)間。接著，通過(guò)利用脆弱層105將半導(dǎo)體襯底120分離為半導(dǎo)體襯底120a和半導(dǎo)體襯底120b (參照?qǐng)D2A)。在此，進(jìn)行加熱處理，沿著脆弱層105將半導(dǎo)體襯底120分離為半導(dǎo)體襯底120a和半導(dǎo)體襯底120b。例如，通過(guò)在300°C以上且550°C以下的溫度范圍內(nèi)進(jìn)行熱處理，使形成在脆弱層105中的微小空洞發(fā)生體積變化，并且沿著脆弱層105進(jìn)行劈開(kāi)，而可以形成薄的半導(dǎo)體襯底120a。注意，在本說(shuō)明書(shū)中，“劈開(kāi)”是指為了形成設(shè)置有元件形成層101的半導(dǎo)體襯底120a而沿著脆弱層105分離半導(dǎo)體襯底120b的一部分。注意，也可以在將半導(dǎo)體襯底120分離為半導(dǎo)體襯底120a和半導(dǎo)體襯底120b之前，在半導(dǎo)體襯底120的背面一側(cè)設(shè)置支撐襯底。在要分離的半導(dǎo)體襯底120b薄的情況下，通過(guò)預(yù)先與半導(dǎo)體襯底120的背面接觸地設(shè)置支撐襯底，可以容易進(jìn)行半導(dǎo)體襯底120的分離。通過(guò)上述工序，可以取得具有如下結(jié)構(gòu)的IC芯片、LSI芯片等半導(dǎo)體芯片貫穿布線102貫穿設(shè)置有元件形成層101的半導(dǎo)體襯底120a而露出(參照?qǐng)D2B)。一般來(lái)說(shuō)，因?yàn)槔媚ハ魈幚?、研磨處理或CMP處理的襯底的薄膜化難以嚴(yán)密地控制而容易發(fā)生襯底的膜厚度的不均勻性，所以襯底的薄膜化有限度。然而，如本實(shí)施方式所示，通過(guò)在進(jìn)行襯底的薄膜化之后，還利用由離子的照射而形成的脆弱層進(jìn)行半導(dǎo)體襯底的分離，可以使襯底的膜厚度比當(dāng)只進(jìn)行磨削處理、研磨處理或CMP處理時(shí)更薄。實(shí)施方式2 在本實(shí)施方式中，參照附圖而說(shuō)明上述實(shí)施方式I所示的具有設(shè)置有貫穿布線的IC芯片的半導(dǎo)體裝置。具體地示出使IC芯片的貫穿布線電連接到設(shè)置有布線的襯底的情況。在圖3A所示的半導(dǎo)體裝置中，上述實(shí)施方式I所示的IC芯片2130通過(guò)粘結(jié)而提供到設(shè)置有布線2152的插板(interposer) 2150上。在此，分別設(shè)置在多個(gè)IC芯片2130a至2130d中的元件形成層101與布線2152電連接。元件形成層101和布線2152之間的連接通過(guò)使分別設(shè)置在IC芯片2130a至2130d中的貫穿布線102與連接到布線2152的連接端子2151電連接來(lái)形成(參照?qǐng)D3B)。此外，參照?qǐng)D4A和4B而說(shuō)明在中間夾著導(dǎo)電材料來(lái)實(shí)現(xiàn)貫穿布線102和連接端子2151之間的連接的情況下的一個(gè)例子。首先，在露出的貫穿布線102上設(shè)置導(dǎo)電材料2126 (參照?qǐng)D4A)。導(dǎo)電材料2126可以通過(guò)利用液滴噴射法、絲網(wǎng)印刷法等且使用銀膏、銅膏或焊料等材料選擇性地形成來(lái)設(shè)置。接著，通過(guò)將連接端子2151粘結(jié)到形成在貫穿布線102上的導(dǎo)電材料2126，來(lái)使貫穿布線102與連接端子2151電連接(參照?qǐng)D4B)。通過(guò)設(shè)置導(dǎo)電材料2126，可以減少貫穿布線102和連接端子2151之間的連接不良。注意，雖然圖4A和4B示出在貫穿布線102上設(shè)置導(dǎo)電材料2126的實(shí)例，但是也可以通過(guò)在連接端子2151上設(shè)置導(dǎo)電材料2126之后將貫穿布線102粘結(jié)到導(dǎo)電材料2126，來(lái)使貫穿布線102與連接端子2151電連接。
參照?qǐng)D5A和5B而說(shuō)明貫穿布線和連接端子之間的電連接的其他實(shí)例。圖5A和5B示出通過(guò)利用涂鍍處理使貫穿布線102與連接端子2151電連接的情況。首先，將具有貫穿布線102的IC芯片和具有連接端子2151的插板2150以保持間隔(間隙)的方式層疊(參照?qǐng)D5A)。在此，通過(guò)利用球狀隔離物2125在IC芯片和插板2150之間形成間隙2124。以至少在以后進(jìn)行的涂鍍處理中涂鍍液可以進(jìn)入的程度設(shè)置間隙2124。此外，為了保持間隙2124，優(yōu)選利用密封材料等具有粘結(jié)性的樹(shù)脂使IC芯片和插板2150粘結(jié)。注意，雖然在此示出為了形成間隙而使用球狀隔離物的情況，但是只要可以在IC芯片和插板2150之間形成間隙，就不局限于球狀隔離物。作為插板2150，可以使用有機(jī)聚合物或無(wú)機(jī)聚合物等材料、陶瓷襯底、玻璃襯底、帆土襯底、氣化招襯底、金屬襯底等。此外，雖然圖5A示出在重疊設(shè)置的貫穿布線102和連接端子2151之間也設(shè)置間隔的情況，但是也可以以彼此接觸的方式設(shè)置貫穿布線102和連接端子2151。接著，通過(guò)利用涂鍍處理在露出的貫穿布線102和連接端子2151之間堆積形成導(dǎo)電膜，來(lái)形成導(dǎo)電膜2127。將涂鍍處理進(jìn)行到中間夾著導(dǎo)電膜2127使貫穿布線102和連接端子2151電連接的程度(參照?qǐng)D5B)。涂鍍處理可以通過(guò)利用銅(Cu)、鎳(Ni)、金(Au)、鉬(Pt)、銀(Ag)等來(lái)進(jìn)行。通過(guò)利用涂鍍處理使貫穿布線102和連接端子2151連接，可以減少連接不良。此外，參照?qǐng)D6而說(shuō)明封裝IC芯片的一個(gè)結(jié)構(gòu)例子。圖6示出將IC芯片2130安裝到框體2154并且利用散熱器2155提高散熱效果的結(jié)構(gòu)。散熱器2155以覆蓋IC芯片2130的方式設(shè)置，它在防止IC芯片2130被加熱的同時(shí)遮斷放射的電磁波。此 外，通過(guò)使貫穿布線102的一部分與散熱薄片2153接觸，可以通過(guò)貫穿布線102將發(fā)生在IC芯片2130中的熱擴(kuò)散到散熱器2155。如此，通過(guò)進(jìn)行效率好的散熱，可以提高IC芯片的可靠性。IC芯片可以具有選自CPU、存儲(chǔ)器、網(wǎng)絡(luò)處理電路、磁盤(pán)處理電路、圖像處理電路、音頻處理電路、電源電路、溫度傳感器、濕度傳感器、紅外線傳感器等中的一個(gè)或多個(gè)功能。如上所說(shuō)明，根據(jù)本實(shí)施方式，通過(guò)利用CMP等對(duì)形成有集成電路的半導(dǎo)體襯底進(jìn)行研磨來(lái)使半導(dǎo)體襯底薄膜化，并且通過(guò)在半導(dǎo)體襯底中形成脆弱層而分離半導(dǎo)體襯底的一部分來(lái)使半導(dǎo)體襯底進(jìn)一步薄膜化，而可以取得具有至今未有的薄度的IC芯片。實(shí)施方式3在本實(shí)施方式中，參照附圖而說(shuō)明具有層疊有上述實(shí)施方式I所示的LSI芯片的疊層型LSI芯片的半導(dǎo)體裝置。首先，準(zhǔn)備第一 LSI芯片(對(duì)應(yīng)于圖2B所示的LSI芯片)和第二 LSI芯片(對(duì)應(yīng)于在圖1A中沒(méi)有支撐襯底110的LSI芯片)，該第一 LSI芯片具有貫穿設(shè)置有第一元件形成層IOla的半導(dǎo)體襯底120a而露出的第一貫穿布線102a，而第二 LSI芯片在半導(dǎo)體襯底100上設(shè)置有第二元件形成層IOlb以及第二貫穿布線102b。然后，以使第一貫穿布線102a和第二貫穿布線102b電連接的方式層疊第一 LSI芯片和第二 LSI芯片來(lái)形成疊層體(參照?qǐng)D7A)。在此，通過(guò)使露出在第一半導(dǎo)體襯底120a的背面一側(cè)的第一貫穿布線102a與露出在第二元件形成層IOlb的上方一側(cè)(與設(shè)置有半導(dǎo)體襯底100的表面相反一側(cè))的第二貫穿布線102b電連接，可以制造層疊有第一 LSI芯片和第二 LSI芯片的半導(dǎo)體裝置。第一貫穿布線102a和第二貫穿布線102b之間的電連接可以通過(guò)形成清潔表面且進(jìn)行100°C以上且400°C以下左右的熱處理而利用表面活化接合來(lái)形成。此外，也可以通過(guò)形成清潔表面且以常溫利用表面活化接合來(lái)使第一貫穿布線102a和第二貫穿布線102b電連接。第一貫穿布線102a的表面由當(dāng)形成脆弱層時(shí)注入的氫氫化，并且通過(guò)等離子體處理等也使第二貫穿布線102b的表面氫化，可以使第一、第二貫穿布線的表面成為難以氧化的狀態(tài)。當(dāng)在這種狀態(tài)下使第一貫穿布線102a和第二貫穿布線102b密接，并且優(yōu)選以100°C以上且400°C以下左右進(jìn)行加熱，這樣氫脫離而可以形成接合。作為其他方法,可以通過(guò)使用各向異性導(dǎo)電薄膜(ACF :Anisotropic ConductiveFilm)、各向異性導(dǎo)電膠(ACP Anisotropic Conductive Paste)等進(jìn)行壓合,而可以實(shí)現(xiàn)電連接。此外，還可以使用銀膏、銅膏或碳膏等的導(dǎo)電性粘合劑或焊料等實(shí)現(xiàn)連接。注意,通過(guò)在層疊第一 LSI芯片和第二 LSI芯片之后,對(duì)半導(dǎo)體襯底100進(jìn)行磨削處理、研磨處理或CMP處理來(lái)實(shí)現(xiàn)薄膜化，可以實(shí)現(xiàn)疊層體的薄膜化(參照?qǐng)D7B)。此外，對(duì)半導(dǎo)體襯底100除了磨削處理、研磨處理或CMP處理，還進(jìn)行上述實(shí)施方式I所示的分離工序，可以使疊層體進(jìn)一步薄膜化。此外，當(dāng)以直接接觸的方式進(jìn)行第一貫穿布線102a和第二貫穿布線102b之間的電連接時(shí)，優(yōu)選以將第一貫穿布線102a和第二貫穿布線102b彼此嵌入的方式進(jìn)行。例如，通過(guò)將貫穿布線的下部的寬度小于上部的寬度，并且在貫穿布線的上表面設(shè)置凹部，可以將第一貫穿布線102a和第二貫穿布線102b彼此嵌入地連接(參照?qǐng)D1lA和11B)。如此，通過(guò)將貫穿布線彼此嵌入地連接，可以防止連接不良。此外，由于可以縮短層疊的第一 LSI芯片和第二 LSI芯片的間隔，因此可以實(shí)現(xiàn)疊層體的薄膜化。注意，貫穿布線的形狀不局限于圖1A和IB所示的結(jié)`構(gòu)。例如，也可以通過(guò)在貫穿布線的上表面設(shè)置凸部，并且將該凸部扎入于其他貫穿布線的下表面，來(lái)實(shí)現(xiàn)電連接。此外，參照?qǐng)D21A和21B而說(shuō)明在中間夾著導(dǎo)電材料來(lái)實(shí)現(xiàn)第一貫穿布線102a和第二貫穿布線102b之間的電連接的情況下的一個(gè)例子。在此，首先，在露出的第一貫穿布線102a上設(shè)置導(dǎo)電材料126 (參照?qǐng)D21A)。導(dǎo)電材料126可以通過(guò)利用液滴噴射法、絲網(wǎng)印刷法且使用銀膏、銅膏或焊料等材料選擇性地形成來(lái)設(shè)置。接著，通過(guò)將第二貫穿布線102b粘結(jié)到形成在第一貫穿布線102b上的導(dǎo)電材料126，來(lái)使第一貫穿布線102a與第二貫穿布線102b電連接(參照?qǐng)D21B)。通過(guò)設(shè)置導(dǎo)電材料126，可以減少第一貫穿布線102a和第二貫穿布線102b之間的連接不良。注意，雖然圖21A和21B示出在第一貫穿布線102a上設(shè)置導(dǎo)電材料126的實(shí)例，但是也可以通過(guò)在第二貫穿布線102b上設(shè)置導(dǎo)電材料126之后將第一貫穿布線102a粘結(jié)到導(dǎo)電材料126，來(lái)使第一貫穿布線102a與第二貫穿布線102b電連接。此外，雖然圖7A和7B示出制造具有層疊有兩個(gè)LSI芯片的疊層型LSI芯片的半導(dǎo)體裝置的情況，但是層疊的LSI芯片不局限于兩個(gè)。通過(guò)在層疊第一 LSI芯片和第二 LSI芯片之后(圖7A)，進(jìn)行上述實(shí)施方式I所示的工序，來(lái)使第二 LSI芯片的貫穿布線露出，并與第三LSI芯片層疊，而可以層疊三個(gè)LSI芯片。此外，通過(guò)反復(fù)進(jìn)行同樣的工序，可以制造具有層疊有多個(gè)LSI芯片的結(jié)構(gòu)的半導(dǎo)體裝置(參照?qǐng)D8)。圖8示出具有η層(η蘭2)的疊層型LSI芯片的半導(dǎo)體裝置。設(shè)置在第一 LSI芯片中的第一元件形成層1011至設(shè)置在第nLSI芯片中的第η元件形成層1019層疊而設(shè)置，并且各個(gè)元件形成層通過(guò)第一貫穿布線1021至第η貫穿布線1029電連接。此外，可以在第一元件形成層1011至第η元件形成層1019中設(shè)置分別具有不同功能的電路。在此，示出如下情況通過(guò)在第二元件形成層1012中設(shè)置存儲(chǔ)元件而使它用作存儲(chǔ)電路，并且通過(guò)在第(η-1)元件形成層1018中設(shè)置CMOS電路而使它用作CPU (中央處理單元)。注意，在圖8中，第二元件形成層1012與第二貫穿布線1022電連接，并且第(η-1)元件形成層1018與第(η-1)貫穿布線1028電連接。雖然圖8示出在第一 LSI芯片至第nLSI芯片中都設(shè)置貫穿布線，并且使第一元件形成層至第η元件形成層電連接的情況，但是不局限于此，也可以采用惟有一部分的元件形成層彼此電連接的結(jié)構(gòu)。例如，圖9示出具有五層的疊層型LSI芯片的半導(dǎo)體裝置，其中將設(shè)置在第一 LSI芯片中的第一元件形成層1011至設(shè)置在第五LSI芯片中的第五元件形成層1015層疊而設(shè)置。在此，在第二 LSI芯片和第三LSI芯片中分別設(shè)置第二貫穿布線1022和第三貫穿布線1023，并且將第二元件形成層1012至第四元件形成層1014設(shè)置為電連接(參照?qǐng)D9)。注意，雖然在上述的說(shuō)明中示出使露出在第一半導(dǎo)體襯底120a的背面一側(cè)的第一貫穿布線102a與露出在第二元件形成層IOlb的上方一側(cè)的第二貫穿布線102b電連接的情況，但是不局限于此。例如，也可以采用使露出在半導(dǎo)體襯底的背面一側(cè)的貫穿布線彼此電連接而層疊的結(jié)構(gòu)(參 照?qǐng)D10)。通過(guò)進(jìn)行這種連接，即使在層疊多個(gè)LSI芯片的情況下也可以應(yīng)用多個(gè)組合，而可以擴(kuò)大設(shè)計(jì)的自由度。本實(shí)施方式可以與實(shí)施方式I所示的結(jié)構(gòu)、制造方法組合來(lái)實(shí)施。實(shí)施方式4在本實(shí)施方式中，參照附圖而說(shuō)明在不同的LSI芯片之間的貫穿布線的連接方法。具體地示出利用涂鍍處理來(lái)使貫穿布線彼此電連接的情況。首先，將具有第一貫穿布線102a的第一 LSI芯片和具有第二貫穿布線102b的第二 LSI芯片以保持間隔(間隙)的方式層疊(參照?qǐng)D22A)。在此，通過(guò)利用球狀隔離物125在第一 LSI芯片和第二 LSI芯片之間形成間隙124。此外，優(yōu)選的是，以重疊第一貫穿布線102a和第二貫穿布線102b的方式層疊第一 LSI芯片和第二 LSI芯片。以至少在以后進(jìn)行的涂鍍處理中涂鍍液可以進(jìn)入的程度設(shè)置間隙124。此外，為了保持間隙124，優(yōu)選利用密封材料等具有粘結(jié)性的樹(shù)脂使第一 LSI芯片和第二 LSI芯片粘結(jié)。注意，雖然在此示出為了形成間隙而使用球狀隔離物的情況，但是只要可以在第一 LSI芯片和第二 LSI芯片之間形成間隙，就不局限于球狀隔離物。此外，雖然圖22A示出在重疊設(shè)置的第一貫穿布線102a和第二貫穿布線102b之間也設(shè)置間隔的情況，但是也可以以彼此接觸的方式設(shè)置第一貫穿布線102a和第二貫穿布線102b。接著，通過(guò)利用涂鍍處理在露出的第一貫穿布線102a和第二貫穿布線102b之間堆積形成導(dǎo)電膜，來(lái)形成導(dǎo)電膜127。將涂鍍處理進(jìn)行到中間夾著導(dǎo)電膜127使第一貫穿布線102a和第二貫穿布線102b電連接的程度(參照?qǐng)D22B)。涂鍍處理可以通過(guò)利用銅(Cu)、鎳(Ni)、金(Au)、鉬(Pt)、銀(Ag)等來(lái)進(jìn)行。如本實(shí)施方式所示，在層疊LSI芯片的情況下，通過(guò)利用涂鍍處理使不同的LSI芯片之間的貫穿布線彼此連接，可以減少連接不良。本實(shí)施方式可以與實(shí)施方式I及3所示的結(jié)構(gòu)、制造方法組合來(lái)實(shí)施。實(shí)施方式5在本實(shí)施方式中，參照附圖而說(shuō)明具有設(shè)置有貫穿布線的LSI芯片的半導(dǎo)體裝置。具體地示出使LSI芯片的貫穿布線電連接到設(shè)置有布線的襯底的情況。在圖12A所示的半導(dǎo)體裝置中，上述實(shí)施方式I所示的LSI芯片130粘結(jié)到設(shè)置有布線152的襯底150上。在此，分別設(shè)置在多個(gè)LSI芯片130a至130d中的元件形成層101與布線152電連接。元件形成層101和布線152之間的連接通過(guò)使分別設(shè)置在LSI芯片130a至130d中的貫穿布線102與連接到布線152的連接端子151電連接來(lái)形成(參照?qǐng)D 12B)。貫穿布線102和連接端子151之間的電連接既可以通過(guò)以直接接觸的方式來(lái)實(shí)現(xiàn)，又可以通過(guò)利用各向異性導(dǎo)電薄膜、各向異性導(dǎo)電膠等進(jìn)行壓合來(lái)實(shí)現(xiàn)。此外，也可以通過(guò)利用銀膏、銅膏或碳膏等導(dǎo)電粘合劑；焊料等來(lái)實(shí)現(xiàn)連接。

此外，也可以在圖12A所示的結(jié)構(gòu)中使用上述實(shí)施方式3所示的層疊有多個(gè)LSI芯片的層疊型LSI芯片作為L(zhǎng)SI芯片130 (參照?qǐng)D13)。如此，通過(guò)將多個(gè)LSI芯片層疊而實(shí)現(xiàn)多層化，可以實(shí)現(xiàn)半導(dǎo)體裝置的高集成化、小型化。多個(gè)LSI芯片分別可以用作選自CPU、存儲(chǔ)器、網(wǎng)絡(luò)處理電路、磁盤(pán)處理電路、圖像處理電路、音頻處理電路、電源電路、溫度傳感器、濕度傳感器、紅外線傳感器等中的一個(gè)或多個(gè)。此外，通過(guò)在襯底150上形成用作天線的導(dǎo)電膜，并且使層疊型LSI芯片電連接到該天線，可以應(yīng)用于能夠以非接觸的方式進(jìn)行數(shù)據(jù)收發(fā)的半導(dǎo)體裝置(也稱為RFID(射頻識(shí)別技術(shù))標(biāo)簽、ID標(biāo)簽、IC標(biāo)簽、無(wú)線標(biāo)簽、電子標(biāo)簽)。本實(shí)施方式可以與實(shí)施方式1、3及4所示的結(jié)構(gòu)、制造方法組合來(lái)實(shí)施。實(shí)施方式6在本實(shí)施方式中，參照附圖而說(shuō)明具有與上述實(shí)施方式不同結(jié)構(gòu)的具有層疊型LSI芯片的半導(dǎo)體裝置。具體地，將說(shuō)明在層疊LSI芯片之后設(shè)置貫穿布線的情況。首先，在半導(dǎo)體襯底100的表面上設(shè)置第一元件形成層IOla以及支撐襯底110 (參照?qǐng)D14A)。注意，圖14所示的結(jié)構(gòu)是從圖1A所示的結(jié)構(gòu)中去掉貫穿布線102的結(jié)構(gòu)。注意，雖然支撐襯底110不一定必須設(shè)置，但是因?yàn)楫?dāng)對(duì)半導(dǎo)體襯底100進(jìn)行薄膜化處理等時(shí)它用作保護(hù)層，所以優(yōu)選設(shè)置。接著，去掉半導(dǎo)體襯底100的一部分來(lái)實(shí)現(xiàn)薄膜化(參照?qǐng)D14B)。圖14B示出使半導(dǎo)體襯底100薄膜化(去掉虛線所示的部分)而取得半導(dǎo)體襯底120的情況。例如，通過(guò)從半導(dǎo)體襯底100的背面一側(cè)進(jìn)行磨削處理、研磨處理或CMP處理，來(lái)使半導(dǎo)體襯底100薄膜化。在此，以不使用來(lái)分離第一元件形成層IOla以及元件的埋入絕緣膜露出的程度進(jìn)行半導(dǎo)體襯底100的薄膜化。優(yōu)選的是，使半導(dǎo)體襯底120的厚度薄膜化為I μ m以上且30 μ m以下、更優(yōu)選薄膜化為5 μ m以上且15 μ m以下。接著，如箭頭所示，從半導(dǎo)體襯底120的背面一側(cè)照射由電場(chǎng)加速了的離子107，來(lái)在離半導(dǎo)體襯底120的表面有預(yù)定深度的區(qū)域中形成脆弱層105 (參照?qǐng)D14C)。根據(jù)當(dāng)注入離子時(shí)的加速電壓以及離子的劑量，可以控制形成脆弱層105的位置。脆弱層105設(shè)置在如下位置當(dāng)以后基于脆弱層105分離半導(dǎo)體襯底120時(shí)，分離在元件形成層101 —側(cè)的襯底成為盡可能薄。優(yōu)選的是，將脆弱層105設(shè)置在如下位置當(dāng)將離半導(dǎo)體襯底120的表面的深度設(shè)定為L(zhǎng)時(shí)，使L成為IOnm以上且不足lOOOnm、更優(yōu)選為IOOnm以上且500nm以下。一般說(shuō)，因?yàn)槔媚ハ魈幚?、研磨處理或CMP處理的襯底的薄膜化難以嚴(yán)密地控制而容易發(fā)生襯底的膜厚度的不均勻性，所以襯底的薄膜化有限度。然而，如本實(shí)施方式所示，通過(guò)在進(jìn)行襯底的薄膜化之后，還利用由離子的照射而形成的脆弱層進(jìn)行半導(dǎo)體襯底的分離，可以使襯底的膜厚度為比當(dāng)只進(jìn)行磨削處理、研磨處理或CMP處理時(shí)薄。接著，通過(guò)利用脆弱層105將半導(dǎo)體襯底120分離為半導(dǎo)體襯底120a和半導(dǎo)體襯底120b (參照?qǐng)D15A)。在此，進(jìn)行加熱處理，沿著脆弱層105將半導(dǎo)體襯底120分離為半導(dǎo)體襯底120a和半導(dǎo)體襯底120b。注意，也可以在將半導(dǎo)體襯底120分離為半導(dǎo)體襯底120a和半導(dǎo)體襯底120b之前，在半導(dǎo)體襯底120的背面一側(cè)設(shè)置支撐襯底。在要分離的半導(dǎo)體襯底120b薄的情況下，通過(guò)預(yù)先與半導(dǎo)體襯底120的背面接觸地設(shè)置支撐襯底，可以容易進(jìn)行半導(dǎo)體襯底120的分離。接著，將在圖15 A中取得的LSI芯片(以下，寫(xiě)為“第一 LSI芯片”)與具有第二元件形成層IOlb的其他LSI芯片(在圖14A中沒(méi)有支撐襯底110的LSI芯片(以下，寫(xiě)為“第二 LSI芯片”))層疊(參照?qǐng)D15B)?？梢酝ㄟ^(guò)利用具有粘結(jié)性的樹(shù)脂等來(lái)將第一 LSI芯片和第二 LSI芯片貼在一起。接著，在去掉支撐襯底110之后，形成開(kāi)口部111，來(lái)使第一元件形成層IOla的布線以及第二元件形成層IOlb的布線露出(參照?qǐng)D16A)。因?yàn)樵诒緦?shí)施方式中，可以將第一LSI芯片的半導(dǎo)體襯底120a形成得薄，所以容易形成開(kāi)口部111。接著，在開(kāi)口部111中形成貫穿布線1032，來(lái)使第一元件形成層IOla和第二元件形成層IOlb電連接(參照?qǐng)D16B)。貫穿布線1032通過(guò)涂鍍處理來(lái)形成。即使在由于LSI芯片的多層化而開(kāi)口部111很深的情況下，也可以通過(guò)涂鍍處理充分將貫通布線形成到開(kāi)口部111的底部1032。注意，貫通布線1032的形成不局限于涂鍍處理，還可以通過(guò)CVD法、濺射法、絲網(wǎng)印刷法、液滴噴射法等來(lái)形成貫穿布線1032。通過(guò)上述工序，可以制造具有兩層的層疊型LSI芯片的半導(dǎo)體裝置。如本實(shí)施方式所示，通過(guò)在進(jìn)行襯底的薄膜化之后，還利用由離子的照射而形成的脆弱層進(jìn)行半導(dǎo)體襯底的分離，可以使半導(dǎo)體襯底的膜厚度為比當(dāng)只進(jìn)行磨削處理、研磨處理或CMP處理時(shí)薄。結(jié)果，即使在層疊多個(gè)LSI芯片的情況下，也可以抑制疊層體的膜厚度的增加。此外，通過(guò)將疊層體的膜厚度形成得薄，容易形成開(kāi)口部，而可以減小貫穿布線的寬度。
注意，通過(guò)在形成貫穿布線1032之前或之后使第二 LSI芯片的半導(dǎo)體襯底100薄
膜化，可以使疊層體的膜厚度進(jìn)一步薄。此外，雖然在上述說(shuō)明中，示出在去掉支撐襯底110之后從第一元件形成層IOla的上方一側(cè)形成開(kāi)口部111而設(shè)置貫穿布線1032的情況，但是不局限于此。例如，也可以從第二元件形成層IOlb的下方一側(cè)形成開(kāi)口部112而設(shè)置貫穿布線。參照?qǐng)D17A和17B而說(shuō)明該情況。首先，通過(guò)同樣地進(jìn)行直到圖15B的步驟，將第一 LSI芯片和第二 LSI芯片貼在一起來(lái)層疊。接著，使第二 LSI芯片的半導(dǎo)體襯底100薄膜化(參照?qǐng)D17A)。薄膜化通過(guò)磨削處理、研磨處理或CMP處理來(lái)進(jìn)行，既可。此外，通過(guò)在進(jìn)行磨削處理、研磨處理或CMP處理之后，還利用由離子的照射而形成的脆弱層進(jìn)行分離，可以使第二 LSI芯片的半導(dǎo)體襯底
進(jìn)一步薄。接著，從薄膜化了的半導(dǎo)體襯底120a的背面一側(cè)形成開(kāi)口部112，來(lái)使第二元件形成層IOlb的布線以及第一元件形成層IOla的布線露出(參照?qǐng)D17B)。在圖17A中，通過(guò)除了磨削處理、研磨處理或CMP處理以外還進(jìn)行分離的步驟，可以將第二 LSI芯片的半導(dǎo)體襯底形成得薄，所以容易形成開(kāi)口部112。接著，在開(kāi)口部112中形成貫穿布線1042，來(lái)使第一元件形成層IOla和第二元件形成層IOlb電連接(參照?qǐng)D18)。如此，也可以通過(guò)從第二元件形成層IOlb的下方形成開(kāi)口部112而設(shè)置貫穿布線1042。此外，通過(guò)以從第二 LSI芯片的半導(dǎo)體襯底120a露出的方式設(shè)置貫穿布線1042，還可以與其他LSI芯片、設(shè)置有布線的襯底層疊。

此外，在以多層化的方式設(shè)置LSI芯片的情況下，也可以通過(guò)在將設(shè)置有貫穿布線的LSI芯片和沒(méi)有設(shè)置貫穿布線的LSI芯片層疊而設(shè)置之后，如上所述地設(shè)置貫穿布線，來(lái)實(shí)現(xiàn)設(shè)置在多個(gè)LSI芯片中的元件形成層之間的電連接。例如，將沒(méi)有設(shè)置貫穿布線的第一 LSI芯片、沒(méi)有設(shè)置貫穿布線的第二 LSI芯片、設(shè)置有貫穿布線1033的第三LSI芯片、設(shè)置有貫穿布線1034的第四LSI芯片依次層疊而設(shè)置(參照?qǐng)D19)。然后，在以貫穿第一 LSI芯片的第一元件形成層1011和第二 LSI芯片的第二元件形成層1012的方式形成開(kāi)口部之后，在該開(kāi)口部形成貫穿布線1052，可以使第一元件形成層1011至第四元件形成層1014電連接(參照?qǐng)D20)。注意，雖然在此示出層疊四個(gè)LSI芯片的情況，但是LSI芯片的數(shù)目不局限于此。本實(shí)施方式可以與實(shí)施方式I及3至5所示的結(jié)構(gòu)、制造方法組合來(lái)實(shí)施。本說(shuō)明書(shū)根據(jù)2007年8月24日在日本專利局受理的日本專利申請(qǐng)編號(hào)2007-218891而制作，所述申請(qǐng)內(nèi)容包括在本說(shuō)明書(shū)中。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括 其表面設(shè)置有元件形成層的第一半導(dǎo)體襯底； 電連接到所述元件形成層且貫穿所述第一半導(dǎo)體襯底的第一布線； 設(shè)置在第二襯底中的第二布線；以及 用來(lái)粘結(jié)所述第一布線和所述第二布線的導(dǎo)電材料。
2.—種半導(dǎo)體裝置，包括 其表面設(shè)置有第一元件形成層的第一半導(dǎo)體襯底； 電連接到所述第一元件形成層且貫穿所述第一半導(dǎo)體襯底的第一布線； 其表面設(shè)置有第二元件形成層的第二半導(dǎo)體襯底； 貫穿所述第二元件形成層的第二布線；以及 用來(lái)粘結(jié)所述第一布線和所述第二布線的導(dǎo)電材料。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，所述導(dǎo)電材料由銀膏、銅膏或焊料形成。
4.一種半導(dǎo)體裝置，包括 其表面設(shè)置有元件形成層的第一半導(dǎo)體襯底； 電連接到所述元件形成層且貫穿所述第一半導(dǎo)體襯底的第一布線； 設(shè)置在第二襯底中的第二布線；以及 通過(guò)利用涂鍍處理設(shè)置在所述第一布線和所述第二布線之間的導(dǎo)電膜。
5.一種半導(dǎo)體裝置，包括 其表面設(shè)置有第一元件形成層的第一半導(dǎo)體襯底； 電連接到所述第一元件形成層且貫穿所述第一半導(dǎo)體襯底的第一布線； 其表面設(shè)置有第二元件形成層的第二半導(dǎo)體襯底； 貫穿所述第二元件形成層的第二布線；以及 通過(guò)利用涂鍍處理設(shè)置在所述第一布線和所述第二布線之間的導(dǎo)電膜。
6.根據(jù)權(quán)利要求4或5所述的半導(dǎo)體裝置，其特征在于，所述涂鍍處理使用銅、鎳、金、或者鉬來(lái)進(jìn)行。
7.根據(jù)權(quán)利要求1、2、4和5中任一權(quán)利要求所述的半導(dǎo)體裝置，其特征在于，所述第一半導(dǎo)體襯底的厚度為IOOnm以上且500nm以下。
全文摘要
本發(fā)明涉及半導(dǎo)體裝置，本發(fā)明的目的在于提供一種可以使IC芯片、LSI芯片等半導(dǎo)體芯片實(shí)現(xiàn)進(jìn)一步的薄型化的技術(shù)。此外，本發(fā)明的目的還在于提供一種在三維半導(dǎo)體集成電路中通過(guò)使LSI芯片更薄型化且層疊而可以提高集成密度的技術(shù)。通過(guò)利用CMP等對(duì)形成有集成電路的半導(dǎo)體襯底進(jìn)行研磨，在半導(dǎo)體襯底中形成脆弱層，然后通過(guò)分離半導(dǎo)體襯底的一部分，來(lái)使半導(dǎo)體襯底薄膜化，而取得具有至今未有的薄度的IC芯片、LSI芯片等半導(dǎo)體芯片。此外，通過(guò)層疊這種薄型化了的LSI芯片，并利用貫穿半導(dǎo)體襯底的布線使它們電連接，而取得集成密度提高的三維半導(dǎo)體集成電路。
文檔編號(hào)H01L23/367GK103066033SQ20121059356
公開(kāi)日2013年4月24日 申請(qǐng)日期2008年8月22日 優(yōu)先權(quán)日2007年8月24日
發(fā)明者山崎舜平, 湯川干央 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所