制造半導體器件的方法
【專利摘要】本發(fā)明公開了一種制造半導體器件的方法，所述方法包括以下步驟：在襯底之上形成金屬層；在金屬層之上形成覆蓋層；以及經(jīng)由熱處理將金屬層致密化。
【專利說明】制造半導體器件的方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年6月29日提交的申請?zhí)枮?0-2012-0070952的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性實施例涉及一種半導體器件，更具體而言，涉及一種用于消除金屬層的缺陷的方法以及一種利用所述方法來制造半導體器件的方法。
【背景技術(shù)】
[0004]隨著半導體器件的集成度的增加，制造半導體器件的難度也增大到接近其極限。例如，DRAM可能隨著集成度的增加而減小高k電介質(zhì)層的厚度。因此，可能產(chǎn)生嚴重的泄漏電流。泄漏電流受到形成電容的金屬層以及電介質(zhì)層的特性和界面缺陷的顯著影響。
[0005]圖1示出現(xiàn)有的電容器的金屬層的透射電子顯微鏡(TEM)照片。
[0006]參見圖1，用作電容器的金屬層的氮化鈦的表面粗糙度高，并且發(fā)現(xiàn)不均勻的多晶晶粒和微缺陷。
[0007]具體地，在高k電介質(zhì)層和金屬層的層疊結(jié)構(gòu)中，這些層可能包含許多在層形成工藝期間產(chǎn)生的缺陷和雜質(zhì)。缺陷和雜質(zhì)可能導致要進行二次考慮。
[0008]圖2和圖3是說明現(xiàn)有的金屬層和高k電介質(zhì)層的層疊結(jié)構(gòu)的特點的截面圖。
[0009]參見圖2，在層形成期間可能在金屬層中形成諸如懸掛鍵的缺陷，并且缺陷易于與高k電介質(zhì)層中包含的氧反應。因此，氧從高k電介質(zhì)層中逸出，造成高k電介質(zhì)層內(nèi)部的空位缺陷。結(jié)果，產(chǎn)生泄漏電流。
[0010]參見圖3，具有柱狀結(jié)構(gòu)的金屬層在沿著豎直方向的晶粒邊界處具有低能量，所述金屬層更易于提供氧逸出的路徑。因此，缺陷可能增加。此外，高k電介質(zhì)層和金屬層中包含的大量的碳易于與氧反應，并且氧易于經(jīng)由晶粒邊界逸出。因此，加速了氧空位的產(chǎn)生。結(jié)果，產(chǎn)生泄漏電流。
[0011]為了改善金屬層或高k電介質(zhì)層的特性，在形成金屬層之后執(zhí)行熱處理。然而，在熱處理期間，可能加速氧空位的產(chǎn)生。因此，即使在氧氛圍下執(zhí)行熱處理以抑制氧空位的產(chǎn)生，也可能由于外部氧的滲透而產(chǎn)生界面氧化。在這種情況下，電阻可能增加。

【發(fā)明內(nèi)容】

[0012]本發(fā)明的一個實施例針對一種制造半導體器件的方法，所述半導體器件能夠通過減少其中包括的金屬層的缺陷來防止泄漏電流的產(chǎn)生并且改善半導體器件的特性范圍。
[0013]根據(jù)本發(fā)明的一個實施例，一種制造半導體器件的方法包括以下步驟:在襯底之上形成金屬層；在金屬層之上形成覆蓋層；以及經(jīng)由熱處理將金屬層致密化。
[0014]根據(jù)本發(fā)明的另一個實施例，一種制造半導體器件的方法包括以下步驟:在襯底之上形成柵電介質(zhì)層；在柵電介質(zhì)層之上形成金屬層；在金屬層之上形成覆蓋層；經(jīng)由熱處理將金屬層致密化；去除覆蓋層；以及通過刻蝕金屬層和柵電介質(zhì)層來形成柵圖案。
[0015]根據(jù)本發(fā)明的另一個實施例，一種制造電容器的方法包括以下步驟:形成下電極；在下電極之上形成電介質(zhì)層；在電介質(zhì)層之上形成上電極金屬層；在上電極金屬層之上形成上電極覆蓋層；經(jīng)由第一熱處理將上電極金屬層致密化；去除上電極覆蓋層；以及通過刻蝕上電極金屬層來形成上電極。
【專利附圖】

【附圖說明】
[0016]圖1是示出現(xiàn)有的電容器的金屬層的TEM照片。
[0017]圖2和圖3是說明現(xiàn)有的金屬層和高k電介質(zhì)層的層疊結(jié)構(gòu)的特點的截面圖。
[0018]圖4A至圖4D是說明根據(jù)本發(fā)明的一個實施例的制造金屬層的方法的截面圖。
[0019]圖5A至圖5E是說明根據(jù)本發(fā)明的另一個實施例的制造包括金屬層的電容器的方法的截面圖。
[0020]圖6A至圖6E是說明根據(jù)本發(fā)明的另一個實施例的制造包括金屬層的半導體器件的方法的截面圖。
[0021]圖7A和圖7B是根據(jù)比較性實施例和本發(fā)明的實施例來比較金屬層的表面粗糙度的TEM照片。
[0022]圖8是根據(jù)比較性實施例和本發(fā)明的實施例來比較金屬層的表面粗糙度的原子力顯微鏡(AFM)圖。
[0023]圖9A至圖9C是根據(jù)比較性實施例和本發(fā)明的實施例來比較金屬層的特性的圖?！揪唧w實施方式】
[0024]以下將參照附圖更詳細地描述本發(fā)明的示例性實施例。但是，本發(fā)明可以用不同的方式實施，而不應解釋為限定為本文所列的實施例。確切地說，提供這些實施例使得本說明書充分與完整，并向本領(lǐng)域技術(shù)人員充分傳達本發(fā)明的范圍。在說明書中，相同的附圖標記在本發(fā)明的不同附圖與實施例中表示相似的部分。
[0025]附圖并非按比例繪制，在某些情況下，為了清楚地示出實施例的特征可能對比例做夸大處理。當提及第一層在第二層“上”或在襯底“上”時，其不僅涉及第一層直接形成在第二層上或在襯底上的情況，還涉及在第一層與第二層之間或在第一層與襯底之間存在第三層的情況。
[0026]圖4A至圖4D是說明根據(jù)本發(fā)明的一個實施例的制造金屬層的方法的截面圖。
[0027]參見圖4A，在半導體襯底10之上形成高k電介質(zhì)層11。
[0028]高k電介質(zhì)層11可以用作導電圖案的絕緣層或電容器的電介質(zhì)層。高k電介質(zhì)層11可以由金屬氧化物形成。金屬氧化物可以包括選自Ti02、Ta203、Hf03、Al203、Zr02、La0、Nb0以及CeO中的兩種化合物。替代地，金屬氧化物可以包括選自HfSiO、ZrSiO、LaSiO、DySiO、GdSiO, YSiO, CeSiO, PrSiO, HfAlO, ZrAIO, DyScO, GdAlO, YA10、NdAlO, CeAlO 以及 PrAlO 中的三種化合物。
[0029]可以通過化學氣相沉積(CVD)或原子層沉積(ALD)來形成高k電介質(zhì)層11。
[0030]在高k電介質(zhì)層11之上形成金屬層12。金屬層12可以用作導電圖案的電極或電容器的上/下電極。金屬層12可以由具有柱狀晶粒邊界的材料形成。金屬層12可以包括TiN或TiN/Ti的層疊結(jié)構(gòu)。
[0031]金屬層12被形成為具有一致的厚度，以提供大的臺階覆蓋。例如，可以通過ALD來形成金屬層12。
[0032]如上所述，由于具有柱狀晶粒邊界的金屬層12在豎直晶粒邊界處具有低能量，所以金屬層12提供氧逸出的路徑，由此導致缺陷。此外，高k電介質(zhì)層11和金屬層12中包括的大量的碳(C)易于與氧反應，并且氧可能易于經(jīng)由晶粒邊界逸出，由此加速氧空位的產(chǎn)生。此外，當執(zhí)行熱處理時，還可能進一步地加速氧空位的產(chǎn)生。
[0033]因此，在本發(fā)明的本實施例中，如圖4B所示，在金屬層12之上形成覆蓋層13。覆蓋層13可以用作能夠防止在高k電介質(zhì)層11中產(chǎn)生氧空位的阻擋層，并且覆蓋層13可以由易于被去除的材料形成。例如，覆蓋層13包含氧，并且可以在氧不與金屬層12和高k電介質(zhì)層11的材料反應的溫度下形成覆蓋層13。
[0034]覆蓋層13包括氧化物。更具體地，覆蓋層13包括在大約10° C至100° C的溫度下形成的低溫氧化物，例如，低溫氧化物(LTO)或超低溫氧化物(ULTO)。此外，可以通過ALD來形成覆蓋層13以具有良好的臺階覆蓋，使得覆蓋層13可以一致地沉積在金屬層上。
[0035]照此，由低溫氧化物形成的覆蓋層13不與金屬層12和高k電介質(zhì)層11反應，因為覆蓋層13的沉積溫度低。因此，覆蓋層13對金屬層12和高k電介質(zhì)層11的特性沒有影響。此外，由于覆蓋層13具有低密度，所以覆蓋層13具有高刻蝕速率并且易于被去除。
[0036]參見圖4C，執(zhí)行熱處理以將金屬層12A致密化。可以通過快速熱退火(RTA)設(shè)備在氮(N2)氛圍下執(zhí)行熱處理。此外，可以在大約400° C至700° C的溫度下執(zhí)行熱處理。
[0037]由于通過熱處理將金屬層12A致密化，可以改善金屬層12A的表面粗糙度和晶粒邊界的不均勻性，并且可以消除缺陷。此外，由于形成在金屬層12A之上的覆蓋層13在熱處理期間用作高k電介質(zhì)層11的氧阻擋層，所以可以防止在高k電介質(zhì)層11中產(chǎn)生氧空位。
[0038]參見圖4D，去除覆蓋層13?？梢酝ㄟ^濕法清潔來去除覆蓋層13，例如可以利用HF來執(zhí)行濕法清潔。具體地，由于覆蓋層13具有低密度，所以覆蓋層13具有高刻蝕速率并且易于被去除。
[0039]結(jié)果，可以減少金屬層12A和高k電介質(zhì)層11的缺陷，并且可以改善諸如Rs電阻和泄漏電流的電特性，而不影響電容等效厚度(CET )。
[0040]圖5A至圖5E是說明根據(jù)本發(fā)明的另一個實施例的制造包括金屬層的電容器的方法的截面圖。
[0041]參見圖5A，在半導體襯底20之上形成下電極21。半導體襯底20包括含硅的材料。例如，半導體襯底20可以包括硅襯底、硅鍺襯底等。半導體襯底20可以包括已經(jīng)完成了晶體管和互連工藝的襯底，并且半導體襯底20可以在其上形成有指定的圖案和層間電介質(zhì)層。此外，半導體襯底20可以包括通過穿通層間電介質(zhì)層而與襯底連接的接觸插塞(未示出)。
[0042]下電極21可以由金屬、金屬氮化物、或金屬和金屬氮化物的疊層形成。可以通過CVD或ALD來形成下電極21。例如，下電極21可以由T1、TiN、或Ti和TiN的疊層形成。
[0043]更具體地，形成下電極21的工藝執(zhí)行如下。首先，在半導體襯底之上形成下電極金屬層。然后，在下電極金屬層之上形成下電極覆蓋層。此時，下電極覆蓋層可以包括在大約10° C至100° C的溫度下形成的氧化物。然后，經(jīng)由熱處理將下電極金屬層致密化。此時，可以在一分鐘內(nèi)通過RTA設(shè)備在大約400° C至700° C的溫度下執(zhí)行用于致密化的熱處理。然后，去除下電極覆蓋層。可以通過濕法刻蝕來去除下電極覆蓋層。最后，刻蝕下電極金屬層以形成下電極。
[0044]下電極21可以被形成為凹型、圓筒型、柱型或平面型的電容器電極結(jié)構(gòu)。在本發(fā)明的本實施例中，說明圓筒型的下電極21以便于表述。
[0045]參加圖5B，在包括下電極21的所得結(jié)構(gòu)的整個表面上形成電介質(zhì)層22。
[0046]電介質(zhì)層22可以包括金屬氧化物。金屬氧化物可以包括選自Ti02、Ta2O3> HfO3>A1203、ZrO2, LaO, NbO以及CeO中的兩種化合物。替代地，金屬氧化物可以包括選自HfSiO、ZrSiO,LaSiO,DySiO,GdSiO,YSiO,CeSiO,PrSiO,HfAlO,ZrAIO,DyScO,GdAlO,YA10、NdAlO,CeAlO以及PrAlO中的三種化合物。
[0047]可以通過CVD或ALD來形成電介質(zhì)層22。
[0048]在電介質(zhì)層22之上形成上電極金屬層23。上電極金屬層23可以包括具有柱狀晶粒邊界的材料。例如，上電極金屬層23可以包括TiN。上電極金屬層23被形成為具有一致的厚度，以提供大的臺階覆蓋。例如，可以通過ALD來形成上電極金屬層23。上電極金屬層23可以被形成為具有IOnm或更小的厚度。
[0049]參見圖5C，在上電極金屬層23之上形成上電極覆蓋層24。上電極覆蓋層24由這樣的材料形成，即所述材料可以用作能夠防止在電介質(zhì)層22內(nèi)產(chǎn)生氧空位的阻擋層，并且可以易于被去除。上電極覆蓋層24包含氧，并且可以在氧不與上電極金屬層23和電介質(zhì)層22的材料反應的溫度下形成上電極覆蓋層24。
[0050]上電極覆蓋層24可以包括氧化物。上電極覆蓋層24可以包括在大約10° C至100° C的溫度下形成的低溫氧化物，例如LTO或ULT0。此外，可以通過ALD來形成上電極覆蓋層24以具有良好的臺階覆蓋，使得上電極覆蓋層24可以一致地沉積在上電極金屬層23上。上電極覆蓋層24可以被形成為具有20nm或更小的厚度。
[0051]如上所述，上電極覆蓋層24是在低沉積溫度(即大約10° C至100° C)下形成的，因而上電極覆蓋層24不與上電極金屬層23和電介質(zhì)層22反應。因此，上電極覆蓋層24對上電極金屬層23和電介質(zhì)層22的特性沒有影響。此外，由于上電極覆蓋層24具有低密度，所以上電極覆蓋層24具有高刻蝕速率并且易于被去除。
[0052]參見圖執(zhí)行熱處理以將上電極金屬層23A致密化?？梢酝ㄟ^RTA設(shè)備在氮(N2)氛圍下執(zhí)行熱處理。此外，可以在大約400° C至700° C的溫度下執(zhí)行熱處理。此時，可以在一分鐘內(nèi)執(zhí)行熱處理。
[0053]由于通過熱處理將上電極金屬層23A致密化，可以改善上電極金屬層23A的表面粗糙度和晶粒邊界的不均勻性，并且可以消除缺陷。此外，由于形成在上電極金屬層23A之上的上電極覆蓋層24在熱處理期間用作電介質(zhì)層22的氧阻擋層，所以可以防止在電介質(zhì)層22中產(chǎn)生氧空位。
[0054]參見圖5E，去除上電極覆蓋層24。可以通過濕法清潔來去除上電極覆蓋層24，例如可以利用氫氟酸(HF)來執(zhí)行濕法清潔。具體地，由于上電極覆蓋層24具有低密度，所以上電極覆蓋層24具有高刻蝕速率并且易于被去除。
[0055]隨后，可以在上電極金屬層23上額外地沉積金屬層以便執(zhí)行間隙填充。此時，額外沉積的金屬層可以被形成為具有30nm或更小的厚度。此外，可以刻蝕上電極金屬層23A和額外沉積的金屬層以形成上電極。
[0056]結(jié)果，在減少了上電極金屬層23和電介質(zhì)層22的缺陷的同時，包括上電極金屬層23和電介質(zhì)層22的電容器可以在不影響CET的情況下改善其電特性，諸如Rs電阻和泄漏電流。
[0057]圖6A至圖6E是說明根據(jù)本發(fā)明的另一個實施例的制造包括金屬層的半導體器件的方法的截面圖。
[0058]參見圖6A，在半導體襯底30之上形成界面層31。
[0059]半導體襯底20由含硅的材料形成，例如，半導體襯底20可以包括硅襯底、硅鍺襯底等。界面層31可以包括氧化物，氧化物可以包括氧化硅(Si02)?？梢酝ㄟ^干法氧化或濕法氧化來形成界面層31。界面層31可以被形成為具有1.2nm或更小的厚度。
[0060]然后，在界面層31之上形成柵電介質(zhì)層32。柵電介質(zhì)層32可以由金屬氧化物形成。金屬氧化物可以包括選自Ti02、Ta203、Hf03、Al203、Zr02、La0、Nb0以及CeO的兩種化合物。替代地，金屬氧化物可以包括選自HfSiO, ZrSiO, LaSiO, DySiO, GdSiO, YSiO, CeSiO,PrSiO, HfAlO, ZrAIO, DyScO, GdAlO, YA10、NdAlO, CeAlO 以及 PrAlO 的三種化合物。
[0061]可以通過諸如CVD、ALD或物理氣相沉積(PVD)的沉積方法來形成柵電介質(zhì)層32。
[0062]在形成柵電介質(zhì)層32之后，可以額外地執(zhí)行氮化和RTA。
[0063]在柵電介質(zhì)層32之上形成導電層33。導電層33用作導電圖案的電極。導電層33可以由金屬或金屬氮化物形成。導電層33可以包括選自T1、TiN、Ta以及TaN中的至少一種。此外，在形成導電層33之后,可以在碳(C)和氮(N)氛圍下通過后處理來控制導電層33的成分比。
[0064]參見圖6B，在導電層33之上形成覆蓋層34。覆蓋層34由這樣的材料形成，即所述材料可以用作能夠防止在柵電介質(zhì)層32內(nèi)部產(chǎn)生氧空位的阻擋層，并且可以易于被去除。覆蓋層34包含氧，并且可以在氧不與導電層33和柵電介質(zhì)層32的材料反應的溫度下形成覆蓋層34。
[0065]覆蓋層34可以包括氧化物。更具體地，覆蓋層34可以包括在大約10° C至100° C的溫度下形成的低溫氧化物，例如LTO或ULT0。此外，可以通過ALD來形成覆蓋層34以具有良好的臺階覆蓋，使得覆蓋層34可以一致地沉積。可以將覆蓋層34形成為具有20nm或更小的厚度。
[0066]如上所述，由低溫氧化物形成的覆蓋層34具有低沉積溫度，因而覆蓋層34不與導電層33和柵電介質(zhì)層32反應。因此，覆蓋層34對導電層33和柵電介質(zhì)層32的特性沒有影響。此外，由于覆蓋層34具有低密度，所以覆蓋層34具有高刻蝕速率并且易于被去除。
[0067]參見圖6C，執(zhí)行熱處理以將導電層33A致密化?？梢酝ㄟ^RTA設(shè)備在氮(N2)氛圍下執(zhí)行熱處理。此外，可以在大約400° C至700° C的溫度下執(zhí)行熱處理。此時，可以在一分鐘內(nèi)執(zhí)行熱處理。
[0068]由于通過熱處理將導電層33A致密化，可以改善導電層33A的表面粗糙度和晶粒邊界的不均勻性，并且可以消除缺陷。此外，由于形成在導電層33A之上的覆蓋層34在熱處理期間用作柵電介質(zhì)層32的氧阻擋層，所以可以防止在柵電介質(zhì)層32中產(chǎn)生氧空位。
[0069]參見圖6D，去除覆蓋層34。可以通過濕法清潔來去除覆蓋層34，例如可以利用HF來執(zhí)行濕法清潔。具體地，由于覆蓋層34具有低密度，所以覆蓋層34具有高刻蝕速率并且易于被去除。
[0070]然后，在導電層33A之上形成硬掩模層35。硬掩模層35用作用于刻蝕導電層33A和下層的刻蝕阻擋層，以及用作導電圖案的硬掩模。例如，硬掩模層35可以包括氮化物，氮化物例如可以包括氮化硅。
[0071]在硬掩模層35之上形成掩模圖案36。掩模圖案36限定導電圖案區(qū)，可以通過用光致抗蝕劑來涂覆硬掩模層35并且經(jīng)由曝光和顯影將硬掩模層35圖案化來形成掩模圖案36。
[0072]參見圖6E，通過利用掩模圖案36作為刻蝕阻擋層將所得結(jié)構(gòu)圖案化來形成柵硬掩模層35A。
[0073]去除掩模圖案36。當掩模圖案36由光致抗蝕劑形成時，可以通過干法刻蝕來去除掩模圖案36。干法刻蝕可以包括氧剝離工藝。
[0074]利用柵硬掩模層35A作為刻蝕阻擋層來將導電層33A、柵電介質(zhì)層32以及界面層31圖案化。
[0075]因此，在半導體襯底30之上形成了層疊有柵電介質(zhì)層31A和32A、柵電極33B以及柵硬掩模層35A的導電圖案。
[0076]圖7A和圖7B是根據(jù)比較性實施例和本發(fā)明的實施例來比較金屬層的表面粗糙度的TEM照片。
[0077]參見圖7A，通過ALD形成的金屬層具有高的表面粗糙度和不均勻的晶粒邊界，并且金屬層可能包括形成在其中的微缺陷。
[0078]另一方面，參見圖7B，根據(jù)本發(fā)明的實施例的在形成覆蓋層之后經(jīng)受熱處理的金屬層可以形成為表面粗糙度改善并且微缺陷顯著減少的一致的金屬層。
[0079]圖8是根據(jù)比較性實施例和本發(fā)明的實施例來比較金屬層的表面粗糙度的原子力顯微鏡(AFM)圖。
[0080]參見圖8，根據(jù)比較性實施例的金屬層具有2.833nm的p_v值(峰值差)和0.251nm的RMS(粗糙度)，而根據(jù)本發(fā)明的實施例的金屬層具有1.546nm的p_v值和0.155nm的RMS。即，根據(jù)本發(fā)明的實施例的金屬層具有改善的質(zhì)量。
[0081]圖9A至圖9C是根據(jù)比較性實施例和本發(fā)明的實施例來比較金屬層的特性的圖。圖9A是比較金屬層的薄層電阻的圖，圖9B是對金屬層的CET以及范圍進行比較的圖，圖9C是比較金屬層的泄漏電流的圖。
[0082]參見圖9A，未經(jīng)受后處理的金屬層Base具有1050 Ω /cm2的薄層電阻，而根據(jù)本發(fā)明的實施例的在形成覆蓋層之后經(jīng)受熱處理的金屬層具有640Q/cm2的薄層電阻。S卩，根據(jù)本發(fā)明的實施例的金屬層的薄層電阻減小了大約50%。結(jié)果，通過表面粗糙度的改善和缺陷的減小而抑制了載流子散射。
[0083]參見圖9B，當對具有不同厚度或熱處理條件的金屬層的CET和范圍進行比較時，厚度為HA的金屬層(未經(jīng)受熱處理)具有15.9A的CET和0.5的范圍。此外，厚度為30A的金屬層具有15.0A的CET和0.4的范圍，厚度為ISA的金屬層具有IS lA的CET和0.5的范圍。這里，厚度為15A的金屬層的15.L4的CET似乎變得飽和，因而，厚度為30A的金屬層的15.0A的CET與厚度為15A的金屬層的15.1A的CET大體相同。此外，厚度為42A的金屬層具有15.4.4的CET和2.0的范圍，在形成金屬層而未形成覆蓋層之后僅經(jīng)受熱處理的金屬層具有15.5A的CET和0.3的范圍。
[0084]如在圖中所示，當金屬層的CET隨著金屬層的厚度減小而減小時，意味著氧不斷地逸出。當執(zhí)行熱處理時，氧也不斷地逸出。
[0085]另一方面，當如在本發(fā)明的實施例中那樣在形成覆蓋層之后執(zhí)行RTA時，金屬層具有15 8\的CET和0.2的范圍，意味著范圍減小了 60%或更多。即，由于在形成覆蓋層之后執(zhí)行熱處理時氧未逸出，因此通過在保持金屬層的CET的同時減少缺陷而改善了金屬層的特性范圍。
[0086]參見圖9C，未經(jīng)受后處理的金屬層具有1.3SA/Cm2的泄漏電流，而根據(jù)本發(fā)明的實施例的經(jīng)受了后處理的金屬層具有1.21 A/cm2和1.17A/cm2的泄漏電流，意味著泄漏電流分別降低了 11%和14%。
[0087]根據(jù)本發(fā)明的實施例，在形成金屬層之后，形成覆蓋層并且執(zhí)行熱處理，由此改善金屬層的表面粗糙度和晶粒邊界的不均勻性，并減少缺陷。
[0088]結(jié)果，可以減少金屬層和高k電介質(zhì)層的缺陷，并且可以在不影響CET的情況下改善電特性，諸如Rs電阻和泄漏電流。
[0089]盡管已經(jīng)參照具體的實施例描述了本發(fā)明，但是對本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進行各種變化和修改。
【權(quán)利要求】
1.一種制造半導體器件的方法，包括以下步驟: 在襯底上形成金屬層； 在所述金屬層之上形成覆蓋層；以及 經(jīng)由熱處理將所述金屬層致密化。
2.如權(quán)利要求1所述的方法，其中，所述金屬層包括具有柱狀晶粒邊界的金屬性材料。
3.如權(quán)利要求1所述的方法，其中，所述金屬層包括氮化鈦、或者鈦和氮化鈦的層疊結(jié)構(gòu)。
4.如權(quán)利要求1所述的方法，還包括以下步驟:在形成所述金屬層之前，在所述襯底之上形成電介質(zhì)層。
5.如權(quán)利要求1所述的方法，其中，所述覆蓋層包括在大約10°C至100° C的溫度形成的氧化物。
6.如權(quán)利要求1所述的方法，其中，在大約400°C至700° C的溫度、在氮N2氛圍下執(zhí)行所述熱處理。
7.如權(quán)利要求1所述的方法，其中，通過快速熱退火RTA設(shè)備來執(zhí)行所述熱處理。
8.—種制造半導體器件的方法，所述方法包括以下步驟: 在襯底之上形成柵電介質(zhì)層； 在所述柵電介質(zhì)層`之上形成金屬層； 在所述金屬層之上形成覆蓋層； 經(jīng)由熱處理將所述金屬層致密化； 去除所述覆蓋層；以及 通過刻蝕所述金屬層和所述柵電介質(zhì)層來形成柵圖案。
9.如權(quán)利要求8所述的方法，其中，所述金屬層包括具有柱狀晶粒邊界的金屬性材料。
10.如權(quán)利要求8所述的方法，其中，所述金屬層包括選自鈦、氮化鈦、鉭、以及氮化鉭中的至少一種。
11.如權(quán)利要求8所述的方法，其中，所述覆蓋層包括在大約10°C至100° C的溫度形成的氧化物。
12.如權(quán)利要求8所述的方法，其中，在大約400°C至700° C的溫度、在氮N2氛圍下執(zhí)行所述熱處理。
13.—種制造電容器的方法，所述方法包括以下步驟: 形成下電極； 在所述下電極之上形成電介質(zhì)層； 在所述電介質(zhì)層之上形成上電極金屬層； 在所述上電極金屬層之上形成上電極覆蓋層； 經(jīng)由第一熱處理將所述上電極金屬層致密化； 去除所述上電極覆蓋層；以及 通過刻蝕所述上電極金屬層來形成上電極。
14.如權(quán)利要求13所述的方法，其中，形成所述下電極的步驟包括以下步驟: 形成下電極金屬層； 在所述下電極金屬層之上形成下電極覆蓋層；經(jīng)由第二熱處理將所述下電極金屬層致密化； 去除所述下電極覆蓋層；以及 通過刻蝕所述下電極金屬層來形成所述下電極。
15.如權(quán)利要求14所述的方法，其中，所述下電極覆蓋層包括在大約10°C至100° C的溫度形成的氧化物。
16.如權(quán)利要求14所述的方法，其中，通過快速熱退火RTA設(shè)備在氮N2氛圍下在大約400° C至700° C的溫度執(zhí)行所述第二熱處理。
17.如權(quán)利要求13所述的方法，其中，所述上電極包括氮化鈦。
18.如權(quán)利要求13所述的方法，其中，所述上電極金屬層包括鈦、或者鈦和氮化鈦的層疊結(jié)構(gòu)。
19.如權(quán)利要求13所述的方法，其中，所述上電極覆蓋層包括在大約10°C至100° C的溫度形成的氧化物。
20.如權(quán)利要求13所述的方法，其中，通過快速熱退火RTA設(shè)備在氮N2氛圍下在大約400° C至700° C的溫度執(zhí)行所述`第一熱處理。
【文檔編號】H01L21/02GK103515194SQ201210526119
【公開日】2014年1月15日 申請日期:2012年12月7日 優(yōu)先權(quán)日:2012年6月29日
【發(fā)明者】金范庸, 池連赫, 李承美 申請人:愛思開海力士有限公司