專利名稱：一種利用fpga芯片進(jìn)行集成電路制造工藝缺陷檢測的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路制造工藝缺陷檢測的方法，特別是一種利用FPGA芯片進(jìn)行集成電路制造工藝缺陷檢測的方法。
背景技術(shù)：
集成電路生產(chǎn)線工藝異常精密而復(fù)雜，新工藝在正式量產(chǎn)啟用前需要進(jìn)行大量的投片試驗和驗證研究，通過對試驗圓片進(jìn)行精確的缺陷定位和機(jī)理檢測，找到系統(tǒng)性的制造工藝缺陷原因，同時建立合適的版圖設(shè)計規(guī)則體系，確保正式生產(chǎn)時的成品率。目前，廣泛使用的方法是利用SRAM芯片進(jìn)行工藝缺陷檢測檢測，這是由于SRAM單元規(guī)則排列，有唯一的地址信息，方便進(jìn)行故障定位，容易進(jìn)行缺陷機(jī)理檢測。但是SRAM芯片的結(jié)構(gòu)和單元排布非常規(guī)律，只能反應(yīng)與它類似結(jié)構(gòu)的缺陷情況，而生產(chǎn)線實際投入使用時的用戶設(shè)計 是千變?nèi)f化的，SRAM很難覆蓋更多的缺陷類型。另外，還可以專門設(shè)計DFT/DFM (可測性設(shè)計/可制造性設(shè)計)芯片，這種類型芯片雖然能覆蓋更多的缺陷情況，但是需求很高的芯片設(shè)計水平，也會帶來更復(fù)雜的缺陷檢測過程。雖然以往的方法也能實現(xiàn)工藝缺陷檢測，但是其檢測速度比較低，覆蓋的缺陷類型少于實際情況，或者需要定制設(shè)計測試芯片，代價高昂。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)解決問題是克服現(xiàn)有技術(shù)的不足，提供一種利用FPGA芯片進(jìn)行集成電路制造工藝缺陷檢測的方法，大大加快了工藝缺陷的定位和檢測速度，覆蓋了更多種類的缺陷類型。本發(fā)明的技術(shù)解決方案是一種利用FPGA芯片進(jìn)行集成電路制造工藝缺陷檢測的方法，包括如下步驟(I)利用四種類型的配置碼流向量對FPGA芯片的配置存儲器進(jìn)行回讀測試，獲得配置存儲器的測試數(shù)據(jù)；(2)檢測測試數(shù)據(jù)，獲得發(fā)生故障的配置存儲器的坐標(biāo)信息；(3)根據(jù)故障坐標(biāo)信息，統(tǒng)計出子模塊級別、芯片級別和圓片級別三種級別的故障分布圖；(4)對三種級別下的故障分布圖分別進(jìn)行壘疊，獲得故障點分布密度；(5)對分布密度均勻性進(jìn)行檢測，獲得工藝缺陷高發(fā)區(qū)域從而完成檢測。所述步驟(I)中四種類型的配置碼流向量分別為測試全O、測試全1、間隔測試01和間隔測試10。所述步驟(2)中配置存儲器的坐標(biāo)信息為配置存儲器的物理地址信息，包括塊地址、主地址、輔地址、幀地址和位地址。所述步驟(3)中的子模塊級別為可編程配置模塊CLB，包含CLB模塊內(nèi)每個配置存儲器的錯誤數(shù)。所述步驟(3)中的芯片級別為完整FPGA芯片，包含F(xiàn)PGA芯片內(nèi)所有CLB模塊的
錯誤數(shù)。所述步驟(3)中的圓片級別為完整圓片，包含圓片內(nèi)所有FPGA芯片的錯誤數(shù)。所述步驟(4)中的故障圖壘疊是指對故障數(shù)量進(jìn)行累加，獲得總的故障數(shù)。所述步驟(5)中的實現(xiàn)過程為故障分布均勻性是指單位面積上的故障數(shù)量平均值，計算單位面積上的故障數(shù)量平均值，當(dāng)某單位面積上的故障數(shù)量超過平均值的20%，SP判定為工藝缺陷高發(fā)區(qū)。本發(fā)明與現(xiàn)有技術(shù)相比的有益效果是
(I)現(xiàn)場可編程門陣列(FPGA)芯片的架構(gòu)采用基于陣列的整體布局形式，雖然FPGA的可編程配置位單元結(jié)構(gòu)一樣，但是在各個模塊內(nèi)都是分散布局的，每個單元的版圖環(huán)境都可能完全不同，每個配置位都會控制不同的邏輯資源，因此能覆蓋更多的缺陷情況。(2)本發(fā)明利用FPGA芯片獨(dú)特的設(shè)計結(jié)構(gòu)，通過對所有可編程存儲單元進(jìn)行回讀測試，能夠?qū)λ械墓收宵c都可以進(jìn)行快速的精確定位和測試檢測，獲得缺陷分布密度圖，提高了工藝缺陷原因檢測速度。(3)本發(fā)明利用實際的FPGA產(chǎn)品進(jìn)行缺陷檢測，無需專門設(shè)計投片測試專用集成電路,大大節(jié)省了成本。


圖1為FPGA的基本結(jié)構(gòu)示意圖；圖2為配置存儲器的結(jié)構(gòu)組成示意圖；圖3為CLB級別的故障分布示意圖。
具體實施例方式FPGA的基本結(jié)構(gòu)如圖1所示，其主體結(jié)構(gòu)由可編程邏輯模塊(CLB) 1，互連資源線段2和可編程開關(guān)矩陣(SM) 3組成，互連資源線段2和可編程開關(guān)矩陣3環(huán)繞可編程邏輯模塊1，形成網(wǎng)狀堆疊結(jié)構(gòu)，這些模塊都通過處于后臺的配置存儲器來組合實現(xiàn)各種功能。而一個FPGA芯片根據(jù)規(guī)模大小，會有數(shù)十萬至數(shù)百萬位的配置存儲器，所有配置存儲器都是可編程的，都有唯一確定的物理地址，可以進(jìn)行寫訪問和讀訪問。配置存儲器的結(jié)構(gòu)如圖2所示，通過兩個反相器互相鎖定實現(xiàn)數(shù)據(jù)存儲功能，每個單元都有唯一的地址控制線，可以實現(xiàn)逐位的尋址寫入和讀出。而每個單元都可能從Q端或者QB端引出控制信號接入到FPGA的用戶邏輯中，根據(jù)芯片設(shè)計情況會有不同的接入方法，例如連接到NMOS晶體管的控制端、連接到NMOS晶體管的源漏端、連接到反相器的輸入端、或者是與非門等數(shù)字邏輯的輸入端等等。大量不同的連接方式使FPGA芯片更類似于實際的芯片設(shè)計情況，也能比標(biāo)準(zhǔn)SRAM芯片反映出更多的缺陷情況。本發(fā)明主要是通過對FPGA的配置存儲器進(jìn)行回讀測試，定位和統(tǒng)計出故障分布圖，快速獲得缺陷位置信息，進(jìn)而為下一步的缺陷原因檢測提供數(shù)據(jù)。下面對本發(fā)明進(jìn)一步詳細(xì)說明，其主要特征在于分為如下5個步驟(I)對FPGA芯片的配置存儲器進(jìn)行回讀測試，獲得配置存儲器的測試數(shù)據(jù)。一個完整的配置存儲器回讀測試向量應(yīng)該包括4種配置碼流，即全部寫入O、全部寫入1、全部間隔寫入Ol和全部間隔寫入10，將四種配置碼流寫入到FPGA所有的配置存儲器后，再利用Jtag回讀功能或者Selectmap回讀功能將所有的配置存儲器的測試值回讀出來，通過與原始寫入的回讀測試向量進(jìn)行逐位的對比即完成了回讀測試；(2)檢測測試數(shù)據(jù)，獲得發(fā)生故障的配置存儲器的坐標(biāo)信息。測試保存的回讀數(shù)據(jù)包括了所有的故障信息，全部O的回讀測試可以確定固定O型故障；全部I的回讀測試可以確定固定I型故障；全部01和全部10的回讀測試可以確定臨近寫入/讀出故障。由于配置存儲器配置位的數(shù)量根據(jù)FPGA的規(guī)模，會有數(shù)十萬甚至數(shù)百萬位，因此可以利用計算機(jī)軟件進(jìn)行故障位的故障坐標(biāo)信息統(tǒng)計。通常在SRAM型FPGA中，所有的配置位都有唯一確定的物理地址，一般包括塊地址、主地址、輔地址、幀地址和位地址等等，根據(jù)步驟(2)中統(tǒng)計出的故障信息，進(jìn)一步將其轉(zhuǎn)換為按地址統(tǒng)計的坐標(biāo)信息，這些坐標(biāo)信息可以在FPGA版圖上指示出故障點的精確位置。(3)根據(jù)故障坐標(biāo)信息，統(tǒng)計出子模塊級別、芯片級別和圓片級別三種級別的故障 分布圖。子模塊級別的故障分布圖是指單個CLB范圍內(nèi)，每一個配置存儲器是否存在故障的信息，存在故障標(biāo)識為1，不存在故障標(biāo)識為O ;芯片級別的故障分布圖是指單個芯片范圍內(nèi)，每一個CLB模塊的故障數(shù)量的信息，按實際故障數(shù)量進(jìn)行標(biāo)識；圓片級別的故障分布圖是指單個圓片范圍內(nèi)，每一個FPGA芯片的故障數(shù)量的信息，按實際故障數(shù)量進(jìn)行標(biāo)識。(4)對三種級別下的故障分布圖分別進(jìn)行壘疊，獲得故障點分布密度。對故障圖進(jìn)行壘疊時，將錯誤次數(shù)進(jìn)行累加，這樣在子模塊級別的故障密度分布圖上可以顯示出每個配置存儲器的故障總數(shù)；在芯片級別的故障密度分布圖上可以顯示出每個CLB子模塊的故障總數(shù)；在圓片級別的故障分布圖上可以顯示出每個FPGA芯片的故障總數(shù)。(5)對分布密度均勻性進(jìn)行檢測，獲得精確的工藝缺陷高發(fā)區(qū)域。根據(jù)步驟(4)獲得的故障分布密度，即可得知不同單元工藝缺陷發(fā)生概率的區(qū)別，當(dāng)某個單元的故障數(shù)量超過平均值的20%，即可認(rèn)為是工藝缺陷高發(fā)區(qū)。一般來說子模塊級別的故障密集區(qū)域，代表了版圖設(shè)計規(guī)則上有不合適的地方，可以通過進(jìn)一步的定位檢測來確定具體是什么規(guī)則不合理。而芯片級的故障分布圖，可以用來判斷不同類型子模塊之間的缺陷率區(qū)別，通常代表了系統(tǒng)性的工藝缺陷原因。而圓片級的故障分布圖可以反映出集成電路生產(chǎn)線設(shè)備自身的原因?qū)е碌娜毕?，以及圓片制造工藝上的缺失。通過上述5個步驟的FPGA芯片測試和數(shù)據(jù)檢測，可以快速獲得三種層次的故障分布密度，精確定位工藝缺陷高發(fā)區(qū)域。而且，不同級別的故障分布密度指向不同的可能因素，為進(jìn)一步的工藝缺陷機(jī)理檢測指出了明確方向，大大加快了集成電路工藝缺陷因素的檢測速度。本發(fā)明未詳細(xì)描述內(nèi)容為本領(lǐng)域技術(shù)人員公知技術(shù)。
權(quán)利要求
1.一種利用FPGA芯片進(jìn)行集成電路制造工藝缺陷檢測的方法，其特征在于包括如下步驟(1)利用四種類型的配置碼流向量對FPGA芯片的配置存儲器進(jìn)行回讀測試，獲得配置存儲器的測試數(shù)據(jù)；(2)檢測測試數(shù)據(jù)，獲得發(fā)生故障的配置存儲器的坐標(biāo)信息；(3)根據(jù)故障坐標(biāo)信息，統(tǒng)計出子模塊級別、芯片級別和圓片級別三種級別的故障分布圖；(4)對三種級別下的故障分布圖分別進(jìn)行壘疊，獲得故障點分布密度；(5)對分布密度均勻性進(jìn)行檢測，獲得工藝缺陷高發(fā)區(qū)域從而完成檢測。
2.根據(jù)權(quán)利要求1所述的一種利用FPGA芯片進(jìn)行集成電路制造工藝缺陷檢測的方法， 其特征在于所述步驟(I)中四種類型的配置碼流向量分別為測試全O、測試全1、間隔測試 01和間隔測試10。
3.根據(jù)權(quán)利要求1所述的一種利用FPGA芯片進(jìn)行集成電路制造工藝缺陷檢測的方法， 其特征在于所述步驟(2)中配置存儲器的坐標(biāo)信息為配置存儲器的物理地址信息，包括塊地址、主地址、輔地址、幀地址和位地址。
4.根據(jù)權(quán)利要求1所述的一種利用FPGA芯片進(jìn)行集成電路制造工藝缺陷檢測的方法， 其特征在于所述步驟(3)中的子模塊級別為可編程配置模塊CLB，包含CLB模塊內(nèi)每個配置存儲器的錯誤數(shù)。
5.根據(jù)權(quán)利要求1所述的一種利用FPGA芯片進(jìn)行集成電路制造工藝缺陷檢測的方法， 其特征在于所述步驟(3)中的芯片級別為完整FPGA芯片，包含F(xiàn)PGA芯片 內(nèi)所有CLB模塊的錯誤數(shù)。
6.根據(jù)權(quán)利要求1所述的一種利用FPGA芯片進(jìn)行集成電路制造工藝缺陷檢測的方法， 其特征在于所述步驟⑶中的圓片級別為完整圓片，包含圓片內(nèi)所有FPGA芯片的錯誤數(shù)。
7.根據(jù)權(quán)利要求1所述的一種利用FPGA芯片進(jìn)行集成電路制造工藝缺陷檢測的方法， 其特征在于所述步驟(4)中的故障圖壘疊是指對故障數(shù)量進(jìn)行累加，獲得總的故障數(shù)。
8.根據(jù)權(quán)利要求1所述的一種利用FPGA芯片進(jìn)行集成電路制造工藝缺陷檢測的方法， 其特征在于所述步驟(5)中的實現(xiàn)過程為計算單位面積上的故障數(shù)量平均值，當(dāng)某單位面積上的故障數(shù)量超過平均值的20%，即判定為工藝缺陷高發(fā)區(qū)。
全文摘要
一種利用FPGA芯片進(jìn)行集成電路制造工藝缺陷檢測的方法，包括如下步驟(1)對FPGA芯片的配置存儲器進(jìn)行回讀測試，獲得配置存儲器的測試數(shù)據(jù)；(2)檢測測試數(shù)據(jù)，獲得發(fā)生故障的配置存儲器的坐標(biāo)信息；(3)根據(jù)故障坐標(biāo)信息，統(tǒng)計出子模塊級別、芯片級別和圓片級別三種級別的故障分布圖；(4)對三種級別下的故障分布圖分別進(jìn)行壘疊，獲得故障點分布密度；(5)對分布密度均勻性進(jìn)行檢測，獲得精確的工藝缺陷高發(fā)區(qū)域和可能原因。本發(fā)明利用FPGA芯片獨(dú)特的設(shè)計結(jié)構(gòu)和測試方法，能夠迅速獲得多個級別的故障分布密度圖，快速定位缺陷區(qū)域和指向可能的工藝因素，提高了工藝缺陷的檢測速度。
文檔編號H01L21/66GK103000548SQ201210516210
公開日2013年3月27日 申請日期2012年11月30日 優(yōu)先權(quán)日2012年11月30日
發(fā)明者周濤, 張帆, 王嵐施, 陳雷, 李學(xué)武, 張彥龍, 劉增榮, 王思聰 申請人:北京時代民芯科技有限公司, 北京微電子技術(shù)研究所