間距減半集成電路工藝及通過(guò)該工藝制成的集成電路結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供一種間距減半集成電路工藝及通過(guò)該工藝制成的集成電路結(jié)構(gòu)。在基板上方形成平行的基線圖案，每個(gè)基線圖案都與位于這些基線圖案的第一側(cè)或第二側(cè)的錘頭圖案相連。這些錘頭圖案交替地布置在所述第一側(cè)和第二側(cè)，并且所述第一側(cè)或第二側(cè)的錘頭圖案以交錯(cuò)的方式布置。隨后對(duì)上述圖案進(jìn)行修整。隨后在每個(gè)基線圖案和對(duì)應(yīng)錘頭圖案的側(cè)壁上形成間隔物，所述間隔物包含一對(duì)衍生線圖案、環(huán)繞所述錘頭圖案的圈狀圖案，以及位于所述基線圖案另一端的轉(zhuǎn)折圖案。隨后將所述基線圖案和錘頭圖案移除。隨后將每個(gè)圈狀圖案的一部分以及每個(gè)轉(zhuǎn)折圖案的至少一部分移除，以使每對(duì)衍生線圖案彼此不電連接。
【專利說(shuō)明】間距減半集成電路工藝及通過(guò)該工藝制成的集成電路結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路(integrated circuit ;簡(jiǎn)稱IC)制造,確切地說(shuō),涉及一種間距減半集成電路工藝及通過(guò)該工藝制成的集成電路結(jié)構(gòu)。

【背景技術(shù)】
[0002]光刻工藝中的分辨率取決于曝光的波長(zhǎng)、光學(xué)系統(tǒng)的數(shù)值孔徑(numericalaperture ;簡(jiǎn)稱NA)及光掩模的設(shè)計(jì)，并且具有根據(jù)曝光條件而定的一定極限。當(dāng)圖案陣列所需的分辨率超過(guò)光刻系統(tǒng)的分辨率極限時(shí)，例如，在形成高密度存儲(chǔ)器(例如，下一代的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM))的柵極線陣列的情況下，需要一種減小間距的方法，這種方法主要基于間隔物(spacer)形成技術(shù)。
[0003]例如，超出光刻分辨率的密集導(dǎo)電線圖案可以通過(guò)以下方式形成:用光刻法定義平行的基線圖案再修整之，以在基線圖案的側(cè)壁上形成寬度/間距較小且數(shù)目加倍的線狀間隔物，隨后移除基線圖案，留下線狀間隔物作為超出光刻分辨率的目標(biāo)線圖案。
[0004]然而，由于進(jìn)行充分電接觸所需的接觸墊(contact pad)寬度較大，因而此類小間距導(dǎo)電線的接觸墊難以在線的末端處形成。


【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種間距減半集成電路工藝及通過(guò)該工藝制成的集成電路結(jié)構(gòu)，該工藝尤其適用于定義和形成超出光刻分辨率的密集導(dǎo)電線以及所述導(dǎo)電線的接觸墊。
[0006]本發(fā)明的間距減半集成電路工藝的描述如下。在基板上方形成多個(gè)平行的基線圖案，每個(gè)基線圖案都與所述多個(gè)基線圖案的第一側(cè)或第二側(cè)的錘頭圖案相連接。這些錘頭圖案交替地布置在所述第一側(cè)和第二側(cè)，并且所述第一側(cè)或第二側(cè)的錘頭圖案以交錯(cuò)的方式布置。隨后對(duì)每個(gè)基線圖案和每個(gè)錘頭圖案進(jìn)行修整。隨后，在每個(gè)基線圖案和對(duì)應(yīng)錘頭圖案的側(cè)壁上形成間隔物，所述間隔物包含一對(duì)衍生線圖案(derivative line pattern)、環(huán)繞所述錘頭圖案的圈狀圖案，以及轉(zhuǎn)折圖案，所述轉(zhuǎn)折圖案位于所述基線圖案的不具有對(duì)應(yīng)錘頭圖案的末端。隨后，將所述基線圖案和所述錘頭圖案移除。隨后將每個(gè)圈狀圖案的一部分以及每個(gè)轉(zhuǎn)折圖案的至少一部分移除，以使每對(duì)衍生線圖案彼此不電連接，其中每個(gè)剩余的圈狀圖案包含兩個(gè)接觸墊圖案。
[0007]在一個(gè)示例性實(shí)施例中，上述工藝進(jìn)一步包含:將所述衍生線圖案和剩余的圈狀圖案的圖案轉(zhuǎn)移到下方的導(dǎo)電層。如此圖案化的下方導(dǎo)電層包含:對(duì)應(yīng)于所述衍生線圖案的多根導(dǎo)電線，以及對(duì)應(yīng)于所述剩余的圈狀圖案的多個(gè)接觸墊。在另一個(gè)示例性實(shí)施例中，所述衍生線圖案和剩余的圈狀圖案分別直接作為導(dǎo)電線和所述導(dǎo)電線的接觸墊。
[0008]另外，本發(fā)明的間距減半集成電路工藝可以進(jìn)一步包含:在所述接觸墊上方形成多個(gè)接觸插塞(contact plug)。
[0009]本發(fā)明的集成電路結(jié)構(gòu)包含多根平行的導(dǎo)電線以及所述導(dǎo)電線的接觸墊。所述導(dǎo)電線被布置成多對(duì)。每個(gè)接觸墊連接在一根導(dǎo)電線的一個(gè)末端，其中每對(duì)導(dǎo)電線的兩個(gè)接觸墊形成開(kāi)口圈形，所述開(kāi)口圈形交替地布置在所述多根導(dǎo)電線的第一側(cè)和第二側(cè)，并且所述第一側(cè)或第二側(cè)的開(kāi)口圈形以交錯(cuò)的方式布置。
[0010]上述集成電路結(jié)構(gòu)可以進(jìn)一步包括位于所述接觸墊上方的多個(gè)接觸插塞。
[0011]通過(guò)以交錯(cuò)的方式將錘頭圖案布置在基線圖案的同一側(cè)，以及利用環(huán)繞錘頭圖案形成為間隔物的圈狀圖案來(lái)形成接觸墊圖案，本發(fā)明使得所形成的密集導(dǎo)電線觸墊彼此間具有足夠的距離，并且使得裸片面積(die area)的利用效率較高。
[0012]為了使本發(fā)明的前述以及其他目標(biāo)、特征和優(yōu)勢(shì)易于理解，下文將詳細(xì)描述帶有附圖的優(yōu)選實(shí)施例。

【專利附圖】

【附圖說(shuō)明】
[0013]圖1A、圖2A、圖3A和圖4A圖示了根據(jù)本發(fā)明一個(gè)實(shí)施例的間距減半集成電路工藝的俯視圖，其中圖4A還圖示了根據(jù)所述實(shí)施例的集成電路結(jié)構(gòu)示意圖；
[0014]圖1B、圖2B、圖3B和圖4B分別圖示了圖1A、圖2A、圖3A和圖4A所示結(jié)構(gòu)沿線B-B ’截取的截面圖。
[0015]附圖標(biāo)記說(shuō)明:
[0016]10:陣列區(qū)；
[0017]12:基線圖案的第一側(cè)；
[0018]14:基線圖案的第二側(cè)；
[0019]100:基板；
[0020]102:導(dǎo)電層；
[0021]102a:導(dǎo)電線；
[0022]102b:接觸墊；
[0023]102c:開(kāi)口圈形
[0024]103:蝕刻掩模層；
[0025]104:抗反射層；
[0026]106a:基線圖案；
[0027]106b:錘頭圖案；
[0028]106c:修整過(guò)的基線圖案；
[0029]106d:修整過(guò)的錘頭圖案；
[0030]IlOa:衍生線圖案；
[0031]110b:圈狀圖案；
[0032]110c:轉(zhuǎn)折圖案；
[0033]IlOd:剩余的圈狀圖案；
[0034]120a、120b:切除開(kāi)口；
[0035]130:接觸插塞；
[0036]B-B ’:截面線。

【具體實(shí)施方式】
[0037]通過(guò)下述實(shí)施例和附圖，本發(fā)明將得到進(jìn)一步闡釋，但這些實(shí)施例并不意圖限制本發(fā)明的范圍。例如，盡管多個(gè)基線圖案的第一側(cè)和第二側(cè)的外部錘頭圖案與內(nèi)部錘頭圖案在垂直于線的方向上具有同一尺寸，但是外部錘頭圖案在垂直方向上的尺寸可以更大，前提是環(huán)繞任意兩個(gè)相鄰的外部錘頭圖案形成的兩個(gè)圈狀圖案之間可以留出足夠的距離，從而在稍后由兩個(gè)圈狀圖案定義的兩個(gè)相鄰接觸插塞之間留出足夠的距離。
[0038]圖1A、圖2A、圖3A和圖4A圖示了根據(jù)本發(fā)明一個(gè)實(shí)施例的間距減半集成電路工藝的俯視圖，并且圖1B、圖2B、圖3B和圖4B分別圖示了圖1A、圖2A、圖3A和圖4A所示結(jié)構(gòu)沿線B-B’截取的截面圖。
[0039]參考圖1A和圖1B，導(dǎo)電層102、蝕刻掩模層103、抗反射層(ant1-reflect1ncoating ；ARC)104以及正型或負(fù)型圖案化光刻膠層106a+b依次形成于基板100的上方。導(dǎo)電層102可以包含經(jīng)摻雜的多晶硅、金屬，或二者的組合。蝕刻掩模層103可以包含碳層。所提供的基板100上可以已形成有其他材料層。例如，在導(dǎo)電層102將被定義為柵極線的情況下，在導(dǎo)電層102形成之前，基板上就已經(jīng)先形成柵極氧化物層或高k層等柵極介電層了。圖案化光刻膠層106a+b通過(guò)光刻工藝來(lái)形成。
[0040]圖案化光刻膠層包含多個(gè)平行的基線圖案106a，基線圖案106a中的每一者都與多個(gè)基線圖案106a的第一側(cè)12或第二側(cè)14的錘頭圖案106b相連接。錘頭圖案106b交替地布置在第一側(cè)12和第二側(cè)14，而第一側(cè)12或第二側(cè)14的錘頭圖案106b以交錯(cuò)的方式布置。另外，當(dāng)使用本發(fā)明的工藝來(lái)形成高密度存儲(chǔ)器陣列的半間距導(dǎo)電線時(shí)，基板100上存在陣列區(qū)10，各基線圖案106a幾乎全部位于該區(qū)中。所述高密度存儲(chǔ)器陣列可以是高密度DRAM陣列。
[0041]應(yīng)注意，盡管本文中所示的第一側(cè)12或第二側(cè)14的錘頭圖案106b僅包含以分2排的方式進(jìn)行布置的內(nèi)部和外部錘頭圖案組，但是本發(fā)明并不限于此。每一側(cè)的錘頭圖案106b也可以包含多排交錯(cuò)的錘頭圖案，例如，3或4層交錯(cuò)的錘頭圖案。
[0042]盡管在上述情況下，基線圖案106a和錘頭圖案106b包含光刻膠材料，并且是通過(guò)光刻工藝來(lái)形成的，但是本發(fā)明中形成的基線圖案和錘頭圖案并不限于此。它們也可以包含可被修整變窄的其他材料，例如，合適的硬掩模材料，如S1x、Si3N4、碳或多晶硅等。在這種情況下，基線圖案和錘頭圖案由圖案化光刻膠層(未示出)定義，而且用于形成基線圖案和錘頭圖案的未圖案化層(未示出)的下方不需要抗反射層。
[0043]參考圖2A和圖2B，每個(gè)基線圖案106a和每個(gè)錘頭圖案106b都被修整變窄。在基線圖案106a和錘頭圖案106b包含光刻膠材料的情況下，可以利用干蝕刻來(lái)修整。
[0044]隨后，在每個(gè)修整過(guò)的基線圖案106c以及對(duì)應(yīng)修整過(guò)的錘頭圖案106d的側(cè)壁上形成間隔物110a+b+c，所述間隔物包含一對(duì)衍生線圖案110a、環(huán)繞修整過(guò)的錘頭圖案106d的圈狀圖案110b，以及轉(zhuǎn)折圖案110c，所述轉(zhuǎn)折圖案IlOc位于修整過(guò)的基線圖案106c的不具有錘頭圖案106d的末端。間隔物的形成方式通常為:將大體保形的材料層沉積到修整過(guò)的(光刻膠)圖案106c和106d上以及抗反射層104的裸露部分上，隨后對(duì)該材料層進(jìn)行各向異性蝕刻，以僅保留該材料層中位于修整過(guò)的圖案106c和106d的垂直側(cè)壁上的那部分，而移除該材料層中位于水平表面上的那部分，其中所述材料層可以包含二氧化硅。各個(gè)間隔物或衍生線圖案IlOa的寬度由沉積厚度來(lái)控制。在基線圖案106a和錘頭圖案106b包含光刻膠材料的情況下，間隔物可以包含低溫氧化物(low-temperature oxide ；LT0)或原子層沉積(atomic layer deposit1n ;ALD)氧化物。在基線圖案和錘頭圖案包含硬掩模材料的情況下，間隔物可以包含移除率可以比硬掩模材料低得多的另一種材料，例如，S1x,Si3N4、碳或多晶硅。
[0045]參考圖3A和圖3B，將所有修整過(guò)的基線圖案106c和修整過(guò)的錘頭圖案106d移除，這可以使用O2等離子體灰化或溶劑剝離法(solvent stripping)來(lái)進(jìn)行,從而留下衍生線圖案110a、圈狀圖案IlOb以及轉(zhuǎn)折圖案IlOc (圖2A)。例如，如果基線圖案106a和錘頭圖案106b包含光刻膠材料并且間隔物包含低溫氧化物(LT0)，則可以使用氧等離子體來(lái)移除修整過(guò)的基線圖案106c和修整過(guò)的錘頭圖案106d。
[0046]隨后，將每個(gè)轉(zhuǎn)折圖案110c，以及每個(gè)圈狀圖案IlOb中的一部分移除，以使每對(duì)衍生線圖案IlOa彼此不電連接，從而使每個(gè)剩余的圈狀圖案IlOd包含兩個(gè)接觸墊圖案。圈狀圖案IlOb中被移除的部分以及轉(zhuǎn)折圖案IlOc的移除分別可以由切除開(kāi)口(chopopening)120a和120b來(lái)定義。切除開(kāi)口 120a和120b采用光刻法形成于掩模層中，例如，形成于光刻膠層中。
[0047]另外，盡管在上例中每個(gè)轉(zhuǎn)折圖案IlOc都被完全移除，但是，只要將對(duì)應(yīng)的一對(duì)衍生線圖案IlOa之間的連接斷開(kāi)，僅移除每個(gè)轉(zhuǎn)折圖案IlOc中的一部分也是可行的。
[0048]參考圖4A和圖4B，在將其中有切除開(kāi)口 120a和120b的圖案化掩模層移除之后，將衍生線圖案IlOa和剩余的圈狀圖案IlOd的圖案轉(zhuǎn)移到下方的蝕刻掩模層103，并隨后轉(zhuǎn)移到下方的導(dǎo)電層102。轉(zhuǎn)移方式大體為，以衍生線圖案IlOa和剩余的圈狀圖案IlOd為掩模，對(duì)蝕刻掩模層103和導(dǎo)電層102進(jìn)行蝕刻。隨后，將在最終蝕刻階段中用作蝕刻掩模的剩余蝕刻掩模層103移除或剝離，從而僅留下圖案化導(dǎo)電層102。圖案化導(dǎo)電層102包含對(duì)應(yīng)于衍生線圖案IlOa的多根導(dǎo)電線102a，以及對(duì)應(yīng)于剩余的圈狀圖案IlOd的多個(gè)接觸墊102b。導(dǎo)電線102a可以用作存儲(chǔ)器陣列的多根導(dǎo)電線，例如，存儲(chǔ)器陣列的字線。所述存儲(chǔ)器陣列可以是DRAM陣列。
[0049] 隨后，在接觸墊102b的上方形成多個(gè)接觸插塞130，其中每個(gè)接觸插塞130形成于一個(gè)接觸墊102b的上方。接觸插塞130可以包含金屬，例如，鎢(W)。
[0050]盡管在上例中衍生線圖案IlOa和剩余的圈狀圖案IlOd用于將下方的導(dǎo)電層102定義為半間距導(dǎo)電線和所述導(dǎo)電線的接觸墊，但是本發(fā)明并不限于此。也有可能省去下方的導(dǎo)電層，而為基線圖案和錘頭圖案選擇合適的材料，并在每個(gè)修整過(guò)的基線圖案以及對(duì)應(yīng)的修整過(guò)的錘頭圖案的側(cè)壁上形成導(dǎo)電間隔物，例如，金屬(例如，TiN)間隔物，所述導(dǎo)電間隔物包含一對(duì)導(dǎo)電衍生線和導(dǎo)電圈狀圖案。因此，在將修整過(guò)的基線圖案以及修整過(guò)的錘頭圖案都移除并且通過(guò)前述切除開(kāi)口將每個(gè)導(dǎo)電圈狀圖案部分移除之后，衍生線和開(kāi)口圈狀圖案可以直接用作導(dǎo)電線和其接觸墊。
[0051]另一方面，如果原始基線圖案106a的線/空間(line/space ；L/S)寬度為F1^1,每個(gè)修整過(guò)的基線圖案106c的特征尺寸為F2，每個(gè)衍生線圖案IlOa的特征尺寸也為F2，并且&=0.SF1，則衍生線圖案IlOa具有固定間距2F2 (=F1X在一個(gè)實(shí)施例中，F(xiàn)1是光刻分辨率所限制的特征尺寸，F(xiàn)2=0.SF1，原始基線圖案106a的L/S寬度為F^F1，修整過(guò)的基線圖案106c的L/S寬度為F2/3F2，衍生線圖案IlOa的L/S寬度為F2/F2，因此具有固定間距2F2的衍生線圖案IlOa能達(dá)到最大密度。
[0052]圖4A還圖示了根據(jù)本發(fā)明的上述實(shí)施例的集成電路結(jié)構(gòu)示意圖。所述結(jié)構(gòu)包含布置成多對(duì)的多根平行的導(dǎo)電線102a，以及多個(gè)接觸墊102b。每個(gè)接觸墊102b連接在一根導(dǎo)電線102a的一個(gè)末端，其中每對(duì)導(dǎo)電線102a的兩個(gè)接觸墊102b形成開(kāi)口圈形102c。開(kāi)口圈形102c交替地布置在多根導(dǎo)電線102a的第一側(cè)12和第二側(cè)14，并且第一側(cè)12或第二側(cè)14的開(kāi)口圈形102c以交錯(cuò)的方式布置。
[0053]導(dǎo)電線102a的L/S寬度可以是0.5F/0.5F，其中F是光刻分辨率所限制的特征尺寸。此類導(dǎo)電線102a可以用作高密度存儲(chǔ)器陣列的密集導(dǎo)電線，例如，高密度存儲(chǔ)器陣列的密集字線。所述存儲(chǔ)器陣列可以是DRAM陣列。
[0054]如上文所述，通過(guò)以交錯(cuò)的方式布置在基線圖案同一側(cè)的錘頭圖案，以及利用環(huán)繞垂頭圖案形成為間隔物的圈狀圖案來(lái)形成接觸墊圖案，本發(fā)明使得所形成的密集導(dǎo)電線的接觸墊彼此間具有足夠的距離，并且使得裸片面積的利用效率較高。這樣便可形成較大的接觸點(diǎn)，同時(shí)降低鄰近接觸點(diǎn)或?qū)?yīng)接合墊(landing pad)發(fā)生短路的風(fēng)險(xiǎn)。眾所周知，與形成較小接觸點(diǎn)相比，形成較大接觸點(diǎn)更為容易。
[0055]因此，本發(fā)明的方法還允許接觸層與下方字線層之間有較大的對(duì)準(zhǔn)誤差。
[0056]最后應(yīng)說(shuō)明的是:以上各實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。
【權(quán)利要求】
1.一種間距減半集成電路工藝，其特征在于，包括: 在基板上方形成多個(gè)平行的基線圖案，每個(gè)基線圖案都與所述多個(gè)基線圖案的第一側(cè)或第二側(cè)的錘頭圖案相連，這些錘頭圖案交替地布置在所述第一側(cè)和第二側(cè)，并且所述第一側(cè)或第二側(cè)的錘頭圖案以交錯(cuò)的方式布置； 對(duì)每個(gè)基線圖案和每個(gè)錘頭圖案進(jìn)行修整； 在每個(gè)修整過(guò)的基線圖案以及對(duì)應(yīng)的修整過(guò)的錘頭圖案的側(cè)壁上形成間隔物，包含一對(duì)衍生線圖案、環(huán)繞所述修整過(guò)的錘頭圖案的圈狀圖案，以及轉(zhuǎn)折圖案，所述轉(zhuǎn)折圖案位于所述修整過(guò)的基線圖案的不具有錘頭圖案的末端； 將所述修整過(guò)的基線圖案以及所述修整過(guò)的錘頭圖案移除；以及將每個(gè)圈狀圖案的一部分以及每個(gè)轉(zhuǎn)折圖案的至少一部分移除，以使每對(duì)衍生線圖案彼此不電連接，從而使每個(gè)剩余的圈狀圖案包含兩個(gè)接觸墊圖案。
2.根據(jù)權(quán)利要求1所述的間距減半集成電路工藝，其特征在于，還包括:將所述衍生線圖案和剩余的圈狀圖案的圖案轉(zhuǎn)移到下方的導(dǎo)電層，如此圖案化的下方導(dǎo)電層包含:對(duì)應(yīng)于所述衍生線圖案的多根導(dǎo)電線，以及對(duì)應(yīng)于剩余的圈狀圖案的多個(gè)接觸墊。
3.根據(jù)權(quán)利要求2所述的間距減半集成電路工藝，其特征在于，還包括:在所述多個(gè)接觸墊上方形成多個(gè)接觸插塞。
4.根據(jù)權(quán)利要求1所述的間距減半集成電路工藝，其特征在于，所述衍生線圖案和剩余的圈狀圖案分別直接作為多根導(dǎo)電線和所述導(dǎo)電線的多個(gè)接觸墊。
5.根據(jù)權(quán)利要求4所述的間距減半集成電路工藝，其特征在于，還包括:在所述多個(gè)接觸墊上方形成多個(gè)接觸插塞。
6.根據(jù)權(quán)利要求1所述的間距減半集成電路工藝，其特征在于，所述基線圖案和所述錘頭圖案包含光刻膠材料。
7.根據(jù)權(quán)利要求1所述的間距減半集成電路工藝，其特征在于，所形成的所述基線圖案的線/空間寬度為F1ZiF1，所述修整過(guò)的基線圖案的L/S寬度為F2/3F2，F(xiàn)2=0.5Fi，并且所述衍生線圖案的L/S寬度為F2/F2。
8.根據(jù)權(quán)利要求1所述的間距減半集成電路工藝，其特征在于，所述衍生線圖案用于定義存儲(chǔ)器陣列的多根導(dǎo)電線，或者直接作為存儲(chǔ)器陣列的多根導(dǎo)電線。
9.根據(jù)權(quán)利要求8所述的間距減半集成電路工藝，其特征在于，所述存儲(chǔ)器陣列包括DRAM陣列。
10.根據(jù)權(quán)利要求8所述的間距減半集成電路工藝，其特征在于，所述導(dǎo)電線是所述存儲(chǔ)器陣列的字線。
11.一種集成電路結(jié)構(gòu)，其特征在于，包括: 多根平行的導(dǎo)電線，所述導(dǎo)電線布置成多對(duì)； 多個(gè)接觸墊，每個(gè)接觸墊連接在一根導(dǎo)電線的一端，其中每對(duì)導(dǎo)電線的兩個(gè)接觸墊形成開(kāi)口圈形，所述開(kāi)口圈形交替地布置在所述多根導(dǎo)電線的第一側(cè)和第二側(cè)，并且所述第一側(cè)或第二側(cè)的所述開(kāi)口圈形以交錯(cuò)的方式布置。
12.根據(jù)權(quán)利要求11所述的集成電路結(jié)構(gòu)，其特征在于，還包括位于所述接觸墊上方的多個(gè)接觸插塞。
13.根據(jù)權(quán)利要求11所述的集成電路結(jié)構(gòu)，其特征在于，所述導(dǎo)電線的L/S寬度為.0.5F/0.5F，并且F是光刻分辨率所限制的特征尺寸。
14.根據(jù)權(quán)利要求11所述的集成電路結(jié)構(gòu)，其特征在于，所述導(dǎo)電線包括存儲(chǔ)器陣列的多根導(dǎo)電線。
15.根據(jù)權(quán)利要求14所述的集成電路結(jié)構(gòu)，其特征在于，所述存儲(chǔ)器陣列包括DRAM陣列。
16.根據(jù)權(quán)利要求14所述的集成電路結(jié)構(gòu)，其特征在于，所述導(dǎo)電線包括所述存儲(chǔ)器陣列的多根字 線。
【文檔編號(hào)】H01L23/50GK104051345SQ201310464332
【公開(kāi)日】2014年9月17日 申請(qǐng)日期:2013年10月8日 優(yōu)先權(quán)日:2013年3月17日
【發(fā)明者】大衛(wèi)·史托爾斯·普瑞特, 理查·豪斯利 申請(qǐng)人:南亞科技股份有限公司