降低ldmos器件峰值電場(chǎng)的版圖結(jié)構(gòu)及方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)及方法，所述LDMOS器件包括第一導(dǎo)電類(lèi)型的硅襯底，在硅襯底上形成具有與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型的深阱；深阱中形成有場(chǎng)氧化層，場(chǎng)氧化層下方形成第一導(dǎo)電類(lèi)型的埋層，埋層位于深阱的頂部或內(nèi)部；LDMOS器件的源區(qū)由第二導(dǎo)電類(lèi)型的第一摻雜區(qū)組成，該第一摻雜區(qū)形成于第一導(dǎo)電類(lèi)型的阱區(qū)內(nèi)，漏端由第二導(dǎo)電類(lèi)型的第二摻雜區(qū)組成，該第二摻雜區(qū)形成于深阱中，所述埋層至少在靠近源區(qū)的一側(cè)與深阱交替分布。本發(fā)明的埋層與深阱交錯(cuò)形成若干PN結(jié)，該P(yáng)N結(jié)產(chǎn)生一個(gè)自建電場(chǎng)，該自建電場(chǎng)消弱了漏端電壓產(chǎn)生的電場(chǎng)，降低了靠近源端的鳥(niǎo)嘴處的電場(chǎng)強(qiáng)度，提高了器件的耐壓水平。
【專(zhuān)利說(shuō)明】降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件結(jié)構(gòu)，具體屬于一種降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)及方法。
【背景技術(shù)】
[0002]隨著節(jié)能減排的意識(shí)逐漸深入人心，以及智能電網(wǎng)項(xiàng)目的開(kāi)展，功率半導(dǎo)體(Powerlntegrated Circuit,簡(jiǎn)稱(chēng)PIC)特別是超高壓功率半導(dǎo)體在用電和配電領(lǐng)域的市場(chǎng)前景將非常廣闊，如LED市電照明、高效馬達(dá)驅(qū)動(dòng)、配電網(wǎng)的改造、電能的AC/DC轉(zhuǎn)換等。在所有的功率半導(dǎo)體器件中，LDMOS (Lateral Double Diffused M0SFET，即橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管)高壓器件具有工作電壓高、工藝相對(duì)簡(jiǎn)單、開(kāi)關(guān)頻率高的特性，并且LDMOS器件的漏極、源極和柵極都位于其表面，易于同低壓CMOS (ComplementaryMetal Oxide Semiconductor,即互補(bǔ)型金屬氧化物半導(dǎo)體)及 BJT (Bipolar JunctionTransistor,即雙極晶體管)等器件在工藝上相兼容，特別是在AC/DC，DC/DC轉(zhuǎn)換等電路中可以進(jìn)行器件集成，因而LDMOS器件受到廣泛關(guān)注，被認(rèn)為特別適合用作高壓集成電路和功率集成電路中的高壓功率器件。從1979年J.A.Appels提出著名的RESURF(ReduceSurface Field,即降低表面電場(chǎng)技術(shù))原理以來(lái)，LDMOS器件得到了迅速的發(fā)展。
[0003]現(xiàn)有技術(shù)中一種常規(guī)的LDMOS器件，如圖1所示為該LDMOS器件的截面示意圖，圖2所示為該器件的橫向斷面示意圖，它是一種Double RESURF LDMOS器件，以N型為例，包括P型硅襯底1，在硅襯底I上形成N型深阱2，該N型深阱2構(gòu)成漂移區(qū)；N型深阱2中形成有場(chǎng)氧化層7，該場(chǎng)氧化層7下方形成有P型埋層3，該埋層3位于N型深阱2的頂部并與場(chǎng)氧化層7縱向接觸。P型硅襯底I中形成有P型阱區(qū)4，P型阱區(qū)4與N型深阱2橫向接觸，P型阱區(qū)4由P+摻雜區(qū)6引出，源端由第一 N+摻雜區(qū)5形成，第一 N+第一摻雜區(qū)5和P+摻雜區(qū)6橫向相連形成位于P型阱區(qū)4內(nèi)的源區(qū)，N型深阱2中形成由N+第二摻雜區(qū)9組成的漏區(qū)?？拷﹨^(qū)一側(cè)的場(chǎng)氧化層7鳥(niǎo)嘴處和另一側(cè)場(chǎng)氧化層7上形成有多晶場(chǎng)板8。其中，靠近源區(qū)一側(cè)的多晶場(chǎng)板8 —部分位于P型阱區(qū)4上，其下方為溝道區(qū)，另一部分位于場(chǎng)氧化層7上，調(diào)節(jié)下方的電場(chǎng)。N+第一摻雜區(qū)5和P+摻雜區(qū)6通過(guò)金屬場(chǎng)板11引出源極，N+第二摻雜區(qū)9通過(guò)金屬場(chǎng)板11與靠近漏區(qū)一側(cè)的場(chǎng)氧化層7鳥(niǎo)嘴處的多晶場(chǎng)板8相連。
[0004]現(xiàn)有技術(shù)中，靠近源端的場(chǎng)氧化層7鳥(niǎo)嘴邊界的電場(chǎng)比較集中，容易發(fā)生擊穿，導(dǎo)致器件失效。并且，該處是場(chǎng)氧與柵氧的邊界，電場(chǎng)較強(qiáng)，在源端加入電壓時(shí)，會(huì)導(dǎo)致器件的熱載流子效應(yīng)(Hot carrier Effect,簡(jiǎn)稱(chēng)HCE)加大,不利于器件的可靠性。因此降低該處的電場(chǎng)，不但可以提高器件的擊穿電壓，而且還可以提高器件的可靠性。

【發(fā)明內(nèi)容】

[0005]本發(fā)明要解決的技術(shù)問(wèn)題是提供一種降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)及方法，可以降低LDMOS器件中靠近源端的場(chǎng)氧鳥(niǎo)嘴處的峰值電場(chǎng)，防止擊穿，提高器件的耐壓水平。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)，所述LDMOS器件包括具有第一導(dǎo)電類(lèi)型的娃襯底,在娃襯底上形成具有與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型的深阱，所述深阱構(gòu)成漂移區(qū)；深阱中形成有場(chǎng)氧化層，場(chǎng)氧化層下方形成具有第一導(dǎo)電類(lèi)型的埋層，所述埋層位于深阱的頂部或內(nèi)部；所述LDMOS器件的源區(qū)由具有第二導(dǎo)電類(lèi)型的第一摻雜區(qū)組成，該第一摻雜區(qū)形成于具有第一導(dǎo)電類(lèi)型的阱區(qū)內(nèi)，所述阱區(qū)位于場(chǎng)氧化層的一側(cè)，所述漏端由具有第二導(dǎo)電類(lèi)型的第二摻雜區(qū)組成，該第二摻雜區(qū)形成于所述深阱中且位于場(chǎng)氧化層的另一側(cè)，所述埋層至少在靠近源區(qū)的一側(cè)與深阱交替間隔分布。
[0007]優(yōu)選的，所述埋層為連續(xù)的條狀結(jié)構(gòu)，間隔分布在深阱頂部或內(nèi)部，其一端靠近源
區(qū)，另一端靠近漏端。
[0008]優(yōu)選的，所述埋層為分段結(jié)構(gòu)，間隔分布在深阱頂部或內(nèi)部。
[0009]優(yōu)選的，所述埋層靠近源區(qū)的一側(cè)為多指結(jié)構(gòu)，與深阱間隔分布。
[0010]進(jìn)一步的，所述第一摻雜區(qū)所在的阱區(qū)位于硅襯底中，該阱區(qū)與深阱橫向接觸。或者，所述第一摻雜區(qū)所在的阱區(qū)位于深阱中?；蛘撸龅谝粨诫s區(qū)所在的阱區(qū)位于一具有第二導(dǎo)電類(lèi)型的深阱區(qū)中，該深阱區(qū)位于硅襯底中，并與深阱橫向接觸。
[0011]在上述結(jié)構(gòu)中，第一導(dǎo)電類(lèi)型為P型，則第二導(dǎo)電類(lèi)型為N型，相反的，第一導(dǎo)電類(lèi)型為N型，第二導(dǎo)電類(lèi)型則為P型。
[0012]本發(fā)明還提供了降低LDMOS器件峰值電場(chǎng)的方法，所述LDMOS器件包括具有第一導(dǎo)電類(lèi)型的硅襯底，在硅襯底上形成具有與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型的深阱，所述深阱構(gòu)成漂移區(qū)；深阱中形成有場(chǎng)氧化層，場(chǎng)氧化層下方形成具有第一導(dǎo)電類(lèi)型的埋層，所述埋層位于深阱的頂部或內(nèi)部；所述LDMOS器件的源區(qū)由具有第二導(dǎo)電類(lèi)型的第一摻雜區(qū)組成，該第一摻雜區(qū)形成于具有第一導(dǎo)電類(lèi)型的阱區(qū)內(nèi)，所述阱區(qū)位于場(chǎng)氧化層的一側(cè)，所述漏端由具有第二導(dǎo)電類(lèi)型的第二摻雜區(qū)組成，該第二摻雜區(qū)形成于所述深阱中且位于場(chǎng)氧化層的另一側(cè)，所述埋層與深阱至少在靠近源區(qū)的一側(cè)(即靠近源區(qū)的場(chǎng)氧化層鳥(niǎo)嘴處)形成自建電場(chǎng)，該自建電場(chǎng)與漏端電壓所形成的電場(chǎng)相垂直。
[0013]本發(fā)明通過(guò)LDMOS器件的版圖設(shè)計(jì)，使埋層與深阱交錯(cuò)形成若干對(duì)PN結(jié)，器件本身由于漏端電壓產(chǎn)生一個(gè)電場(chǎng)，該P(yáng)N結(jié)產(chǎn)生一個(gè)基本垂直于該電場(chǎng)的自建電場(chǎng)，該自建電場(chǎng)消弱了漏端電壓產(chǎn)生的電場(chǎng)，從而降低了靠近源端的鳥(niǎo)嘴處的電場(chǎng)強(qiáng)度。本發(fā)明僅僅改善了 LDMOS器件的版圖，在沒(méi)有增加額外的制造成本前提下，有效地提高了器件的耐壓水平。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0014]圖1是現(xiàn)有的NLDMOS器件的截面示意圖；
[0015]圖2是圖1中NLDMOS器件的橫向斷面示意圖；
[0016]圖3是本發(fā)明第一實(shí)施例的截面示意圖；
[0017]圖4是圖3所示器件的橫向斷面示意圖及電場(chǎng)分布圖；
[0018]圖5是本發(fā)明第二實(shí)施例的橫向斷面示意圖及電場(chǎng)分布圖；
[0019]圖6是本發(fā)明第三實(shí)施例的橫向斷面示意圖及電場(chǎng)分布圖；[0020]圖7是本發(fā)明第四實(shí)施例的橫向斷面示意圖及電場(chǎng)分布圖。
【具體實(shí)施方式】
[0021]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。
[0022]本發(fā)明提供的降低LDMOS器件峰值電場(chǎng)的方法，所述LDMOS器件包括具有第一導(dǎo)電類(lèi)型的硅襯底，在硅襯底上形成具有與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型的深阱，所述深阱構(gòu)成漂移區(qū)；深阱中形成有場(chǎng)氧化層，場(chǎng)氧化層下方形成具有第一導(dǎo)電類(lèi)型的埋層，所述埋層位于深阱的頂部或內(nèi)部；所述LDMOS器件的源區(qū)由具有第二導(dǎo)電類(lèi)型的第一摻雜區(qū)組成，該第一摻雜區(qū)形成于具有第一導(dǎo)電類(lèi)型的阱區(qū)內(nèi)，所述阱區(qū)位于場(chǎng)氧化層的一側(cè)，所述漏端由具有第二導(dǎo)電類(lèi)型的第二摻雜區(qū)組成，該第二摻雜區(qū)形成于所述深阱中且位于場(chǎng)氧化層的另一側(cè)，所述埋層與深阱至少在靠近源區(qū)的一側(cè)(即靠近源區(qū)的場(chǎng)氧化層鳥(niǎo)嘴處)形成自建電場(chǎng)，該自建電場(chǎng)與漏端電壓所形成的電場(chǎng)相垂直。
[0023]基于上述方法，降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)，以NLDMOS器件為例,第一實(shí)施例如圖3、圖4所示，包括P型硅襯底1，在硅襯底I上形成N型深阱2，所述深阱2構(gòu)成漂移區(qū)；深阱2中形成有場(chǎng)氧化層7，場(chǎng)氧化層7下方形成P型埋層3，所述埋層3位于深阱2的頂部，在縱向上與場(chǎng)氧化層7接觸。NLDMOS器件的源區(qū)由N型的第一摻雜區(qū)5組成，該第一摻雜區(qū)5形成于位于場(chǎng)氧化層7 —側(cè)的P型阱區(qū)4內(nèi)，所述阱區(qū)4形成于硅襯底I中并與深阱2橫向接觸，所述漏端由N型的第二摻雜區(qū)9組成，該第二摻雜區(qū)9形成于所述深阱2中且位于場(chǎng)氧化層7的另一側(cè)。靠近漏端一側(cè)的場(chǎng)氧化層7鳥(niǎo)嘴處和另一側(cè)場(chǎng)氧化層7上形成有多晶場(chǎng)板8，其中靠近源區(qū)一側(cè)的多晶場(chǎng)板8 一部分位于P型阱區(qū)4上，其下方為溝道區(qū)，另一部分位于場(chǎng)氧化層7上以調(diào)節(jié)下方的電場(chǎng)。定義從源區(qū)到漏端的方向?yàn)閄方向，硅襯底頂面到底面的方向?yàn)閅方向，同時(shí)垂直于X方向和Y方向的則為Z方向，如圖3、圖4所示，在該實(shí)施例中，埋層3靠近源區(qū)的一側(cè)(靠近鳥(niǎo)嘴處)沿Z方向?yàn)槎嘀附Y(jié)構(gòu)，該多指結(jié)構(gòu)與深阱形成交錯(cuò)分布構(gòu)成多對(duì)PN結(jié)，該P(yáng)N結(jié)會(huì)在Z方向產(chǎn)生自建電場(chǎng)，這個(gè)自建電場(chǎng)垂直于漏端電壓產(chǎn)生的電場(chǎng)，因此降低了漏端電壓在靠近源區(qū)一側(cè)的鳥(niǎo)嘴處的電場(chǎng)。
[0024]第二實(shí)施例如圖5所示，該P(yáng)型埋層3的版圖與第一實(shí)施例相同，區(qū)別之處在于該實(shí)施例的NLDMOS為源端隔離型結(jié)構(gòu)，其源區(qū)及阱區(qū)4位于深阱2中。第三實(shí)施例與第二實(shí)施例原理相同，也為源端隔離型結(jié)構(gòu)，如圖6所示，不同之處在于漏端位于N型深阱2中，而源區(qū)及阱區(qū)4則位于另一 N型深阱中，兩個(gè)深阱經(jīng)過(guò)一系列的熱過(guò)程最終連在一起。
[0025]第四實(shí)施例如圖7所示，埋層3為多個(gè)連續(xù)的條狀結(jié)構(gòu)，其間隔地分布在深阱2中，該條狀結(jié)構(gòu)的埋層沿X方向的長(zhǎng)度可以相同，也可以不同，各埋層在Z方向上的間距可以相等也可以不等。當(dāng)然，該埋層也可以根據(jù)實(shí)際情況設(shè)置為分段式結(jié)構(gòu)。
[0026]前述結(jié)構(gòu)中，采用相反的導(dǎo)電類(lèi)型就可以得到PLDMOS器件的版圖結(jié)構(gòu)。當(dāng)然，上述實(shí)施例中的埋層3也可以位于深阱2的內(nèi)部，只要其與深阱2部分交錯(cuò)分布形成自建電場(chǎng)即可。
[0027]本發(fā)明通過(guò)LDMOS器件的版圖設(shè)計(jì)，在深阱中注入埋層，并使埋層與深阱交錯(cuò)形成一對(duì)對(duì)PN結(jié)，PN結(jié)在Z方向產(chǎn)生自建電場(chǎng)，而器件本身由于漏端電壓沿著X方向產(chǎn)生一個(gè)電場(chǎng)，Z方向的自建電場(chǎng)與X方向的電場(chǎng)互相垂直，消弱了 X方向的電場(chǎng)，從而降低了鳥(niǎo)嘴處的電場(chǎng)，有效地提高了器件的耐壓水平。[0028]以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員可對(duì)埋層的版圖結(jié)構(gòu)做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種降低LDMOS器件峰值電場(chǎng)的方法，所述LDMOS器件包括具有第一導(dǎo)電類(lèi)型的硅襯底，在硅襯底上形成具有與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型的深阱，所述深阱構(gòu)成漂移區(qū)；深阱中形成有場(chǎng)氧化層，場(chǎng)氧化層下方形成具有第一導(dǎo)電類(lèi)型的埋層，所述埋層位于深阱的頂部或內(nèi)部；所述LDMOS器件的源區(qū)由具有第二導(dǎo)電類(lèi)型的第一摻雜區(qū)組成，該第一摻雜區(qū)形成于具有第一導(dǎo)電類(lèi)型的阱區(qū)內(nèi)，所述阱區(qū)位于場(chǎng)氧化層的一側(cè)，所述漏端由具有第二導(dǎo)電類(lèi)型的第二摻雜區(qū)組成，該第二摻雜區(qū)形成于所述深阱中且位于場(chǎng)氧化層的另一側(cè)，其特征在于，所述埋層與深阱至少在靠近源區(qū)的一側(cè)形成自建電場(chǎng)，該自建電場(chǎng)與漏端電壓所形成的電場(chǎng)相垂直。
2.一種降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)，所述LDMOS器件包括具有第一導(dǎo)電類(lèi)型的硅襯底，在硅襯底上形成具有與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型的深阱，所述深阱構(gòu)成漂移區(qū)；深阱中形成有場(chǎng)氧化層，場(chǎng)氧化層下方形成具有第一導(dǎo)電類(lèi)型的埋層，所述埋層位于深阱的頂部或內(nèi)部；所述LDMOS器件的源區(qū)由具有第二導(dǎo)電類(lèi)型的第一摻雜區(qū)組成，該第一摻雜區(qū)形成于具有第一導(dǎo)電類(lèi)型的阱區(qū)內(nèi)，所述阱區(qū)位于場(chǎng)氧化層的一側(cè)，所述漏端由具有第二導(dǎo)電類(lèi)型的第二摻雜區(qū)組成，該第二摻雜區(qū)形成于所述深阱中且位于場(chǎng)氧化層的另一側(cè)，其特征在于，所述埋層至少在靠近源區(qū)的一側(cè)與深阱交替間隔分布。
3.根據(jù)權(quán)利要求1所述的降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)，其特征在于，所述埋層為連續(xù)的條狀結(jié)構(gòu)，間隔分布在深阱頂部或內(nèi)部，其一端靠近源區(qū)，另一端靠近漏端。
4.根據(jù)權(quán)利要求1所述的降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)，其特征在于，所述埋層為分段結(jié)構(gòu)，間隔分布在深阱頂部或內(nèi)部。
5.根據(jù)權(quán)利要求1所述的降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)，其特征在于，所述埋層靠近源區(qū)的一側(cè)為多指結(jié)構(gòu)，與深阱間隔分布。
6.根據(jù)權(quán)利要求2至5中任一項(xiàng)所述的降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)所在的阱區(qū)位于硅襯底中，該阱區(qū)與深阱橫向接觸。
7.根據(jù)權(quán)利要求2至5中任一項(xiàng)所述的降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)所在的阱區(qū)位于深阱中。
8.根據(jù)權(quán)利要求2至5中任一項(xiàng)所述的降低LDMOS器件峰值電場(chǎng)的版圖結(jié)構(gòu)，其特征在于，所述第一摻雜區(qū)所在的阱區(qū)位于一具有第二導(dǎo)電類(lèi)型的深阱區(qū)中，該深阱區(qū)位于硅襯底中，并與深阱橫向接觸。
【文檔編號(hào)】H01L29/78GK103811547SQ201210460902
【公開(kāi)日】2014年5月21日 申請(qǐng)日期:2012年11月15日 優(yōu)先權(quán)日:2012年11月15日
【發(fā)明者】寧開(kāi)明 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司