一種半導(dǎo)體器件中的銅線鍵接結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明涉及一種封裝有金屬片的半導(dǎo)體器件中銅線鍵接的結(jié)構(gòu)及其制作方法,通過鍵接金線在芯片表面的第二鍍層上形成一個(gè)金的凸塊,以增加覆蓋在第一鍍層上方、作為銅線鍵接緩沖層的厚度,因此,在焊接金屬片和芯片時(shí)的高溫回流焊過程中,能夠有效防止下方鎳的第一鍍層擴(kuò)散到上方金的第二鍍層及凸塊上,從而在銅線鍵接至凸塊上時(shí)保證銅線連接的可靠性。并且,當(dāng)便清洗由于助焊劑揮發(fā)在芯片表面產(chǎn)生的污染物。因此,本發(fā)明能夠有效解決銅線鍵接時(shí)的NSOP第一焊點(diǎn)問題,保證半導(dǎo)體器件的產(chǎn)品質(zhì)量。
【專利說明】一種半導(dǎo)體器件中的銅線鍵接結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域,特別涉及一種封裝有金屬片的半導(dǎo)體器件中的銅線鍵接結(jié)構(gòu)及其制作方法。
【背景技術(shù)】
[0002]在半導(dǎo)體器件的金屬片封裝(clip package)工藝中,原本需要在芯片(die)的相應(yīng)電極上先形成金屬的鍍層,再將銅的金屬片焊接在鍍層上,用以實(shí)現(xiàn)芯片電極與其他器件之間的電性連接。
[0003]這種在芯片的電極上使用的銅鍍層,因?yàn)楹穸忍笫沟弥圃斐杀靖甙憾晦饤?。而現(xiàn)有技術(shù)中,往往是在芯片的電極上形成Ni/Au (鎳金)、Ni/Pd (鎳鈀)或Ni/Pd/Au (鎳鈀金)的若干個(gè)鍍層來取代上述的銅鍍層。
[0004]如在圖1所示的一種現(xiàn)有的半導(dǎo)體器件中,芯片I’的底部電極(例如是漏極)上經(jīng)過背面金屬化處理,并且將該芯片I’的底部電極通過焊接方式固定連接在一個(gè)引線框架41’上。該芯片I’還具有若干個(gè)頂部電極(例如是柵極和源極),芯片的每個(gè)頂部電極上形成有鋁(Al)的金屬層11’、12’,再鋁的金屬層11’、12’上形成有若干個(gè)鍍層。以Ni/Au鍍層為例,就是先形成鎳鍍層21’、22’,再在鎳鍍層21’、22’上形成金鍍層31’、32’。芯片I’上兩個(gè)相鄰的頂部電極(包括上面的鋁金屬層、鎳和金的鍍層)之間,都相互隔開并形成有鈍化層20’來保證絕緣。則,在其中一些頂部電極的金鍍層32’上通過焊接方式固定連接一個(gè)銅的金屬片50’(clip),而在另一些頂部電極的金鍍層31’上通過鍵接方式(wirebonding)連接一個(gè)銅的引線60’,通過金屬片50’及引線60’將這些頂部電極分別與其他的引線框架42’、43’或者外部器件等進(jìn)行電性連接。
[0005]圖2是圖1所示半導(dǎo)體器件的制作方法流程圖。S卩,首先在步驟101中,在一個(gè)晶圓上形成若干個(gè)上述的芯片I’,包括在這些芯片I’的底部電極上進(jìn)行背面金屬化處理,并在頂部電極上對(duì)應(yīng)形成鋁的金屬層11’、12’、鎳和金的鍍層21’、22’和31’、32’,以及在頂部電極之間形成鈍化層20’等的相關(guān)處理。見步驟102,對(duì)晶圓進(jìn)行切割使各個(gè)芯片I’分離;見步驟103,使用焊錫71’和助焊劑將芯片I’的背面金屬層13’連接在引線框架71’上;見步驟104,又使用焊錫73’和助焊劑將銅的金屬片50’連接在芯片I’正面的其中一些頂部電極的金鍍層32’上。見步驟105,再經(jīng)過高溫的回流焊工藝及清潔處理之后,見步驟106將銅的引線60’鍵接到芯片I’正面另一些頂部電極的金鍍層31’上。見步驟107,最后對(duì)半導(dǎo)體器件進(jìn)行塑封和劃片等處理。
[0006]通過一些實(shí)驗(yàn)可以發(fā)現(xiàn),在進(jìn)行回流焊處理之前,金鍍層能夠很好地覆蓋在鎳鍍層的表面上,若此時(shí)將銅線鍵接到金鍍層上,不會(huì)有不良的影響產(chǎn)生。然而,當(dāng)器件在進(jìn)行回流焊的處理時(shí),一般處在300°C以上(例如是380°C)的高溫下,這會(huì)造成鍍層中位于下方的鎳有一部分向上擴(kuò)散到金鍍層的頂面之上,則不能夠保證鍵接的銅線具體是連接在金鍍層上,還是連接在擴(kuò)散出來的鎳鍍層上,因此,會(huì)出現(xiàn)NSOP (non-stick on pad)的第一焊點(diǎn)問題,可以出現(xiàn)由于焊接力不足致使銅線脫落的問題。這種問題不僅僅在Ni/Au鍍層中會(huì)發(fā)生,在其他的Ni/Pd或Ni/Pd/Au的鍍層中都會(huì)發(fā)生,鎳層在回流焊的高溫作用下,擴(kuò)散到頂部其他鍍層的表面,影響銅線鍵接的可靠性。另外,在高溫的回流焊時(shí),由于助焊劑揮發(fā)而在芯片上鎳金混雜的鍍層表面產(chǎn)生污染物,難以清洗去除,也會(huì)產(chǎn)生上述NSOP的第一焊點(diǎn)問題,影響半導(dǎo)體器件的成品質(zhì)量。
【發(fā)明內(nèi)容】
[0007]本發(fā)明的目的是提供一種金屬片封裝半導(dǎo)體器件中新型的銅線鍵接結(jié)構(gòu),以及具有該銅線鍵接結(jié)構(gòu)的半導(dǎo)體器件的制造方法,通過在芯片表面的鍍層上形成較厚的金的凸塊,與金的鍍層一起作為銅線鍵接時(shí)的緩沖層,則在焊接金屬片時(shí)的高溫回流焊過程中,能夠有效防止下方的鎳擴(kuò)散到上方金的鍍層及凸塊上,從而保證銅線鍵接時(shí)的可靠性,確保半導(dǎo)體器件的產(chǎn)品質(zhì)量。
[0008]為了達(dá)到上述目的,本發(fā)明的一個(gè)技術(shù)方案是提供一種半導(dǎo)體器件,其包含: 一個(gè)安裝在一個(gè)引線框架載片臺(tái)上的芯片,該芯片的正面設(shè)有相互隔開的第一頂部電
極和第二頂部電極,每個(gè)所述的第一和第二頂部電極上至少形成有第一鍍層和位于第一鍍層上方的第二鍍層;
在所述第二頂部電極的第二鍍層上焊接有銅的金屬片,所述金屬片的一端焊接在所述第二頂部電極的第二鍍層上,所述金屬片的另一端焊接在一個(gè)第一引線框架引腳上,所述第二頂部電極通過該金屬片與外部器件電性連接;
在所述第一頂部電極的第二鍍層上形成有金的凸塊,在所述凸塊上鍵接有銅線,所述銅線的一端鍵接在所述凸塊上,另一端連接在一個(gè)第二引線框架引腳上,所述第一頂部電極通過該銅線與外部器件電性連接;
其中所述金的凸塊的厚度,大于所述第二鍍層的厚度且小于所述金屬片的厚度。
[0009]在一些實(shí)施例中,在所述芯片的第一頂部電極和第二頂部電極上,所述第一鍍層為鎳層,第二鍍層為金層或鈀層。
[0010]在另一些實(shí)施例中,在所述芯片的第一頂部電極和第二頂部電極上,所述第一鍍層為鎳層,第二鍍層為金層,還在第一鍍層和第二鍍層之間設(shè)有鈀的中間鍍層。
[0011]所述第一頂部電極和第二頂部電極上還分別形成有鋁的金屬層,所述第一頂部電極和第二頂部電極的第一鍍層分別形成在所述鋁的金屬層上。
[0012]所述芯片的正面形成有鈍化層,所述鈍化層填充在所述第一頂部電極的金屬層、第一鍍層、第二鍍層,與所述第二頂部電極的金屬層、第一鍍層、第二鍍層之間,對(duì)所述第一頂部電極和第二底部電極進(jìn)行絕緣分隔。
[0013]所述芯片的背面還設(shè)有底部電極,在所述底部電極上形成有背面金屬層;所述芯片的背面金屬層,焊接在一個(gè)引線框架載片臺(tái)表面形成的第一焊錫層上。
[0014]本發(fā)明的另一個(gè)技術(shù)方案是提供一種半導(dǎo)體器件的制作方法,其包含以下步驟: 步驟201,在一個(gè)晶圓上形成與若干個(gè)芯片相對(duì)應(yīng)的半導(dǎo)體結(jié)構(gòu),其中在每個(gè)芯片的正
面形成相互隔開的若干個(gè)頂部電極,并且在每個(gè)頂部電極上至少形成有第一鍍層和位于第一鍍層上方的第二鍍層;其中一些頂部電極為第一頂部電極,另一些為第二頂部電極;
步驟202,在所述晶圓上形成若干個(gè)金的凸塊,每個(gè)所述凸塊對(duì)應(yīng)設(shè)置于每個(gè)芯片的第一頂部電極的第二鍍層上;步驟203,切割所述晶圓,形成各個(gè)獨(dú)立的芯片;
步驟204,對(duì)于任意一個(gè)所述芯片來說,將該芯片的背面焊接在一個(gè)引線框架載片臺(tái)
上;
步驟205,將銅的金屬片焊接在所述芯片的第二頂部電極的第二鍍層上;
步驟206,進(jìn)行回流焊,從而將所述芯片與引線框架載片臺(tái)的連接固化,并將所述金屬片與芯片的連接固化;之后對(duì)所述芯片表面進(jìn)行清洗;
步驟207,將銅線鍵接在所述芯片的第一頂部電極的凸塊上;
步驟208,進(jìn)行封裝并切割,以形成各個(gè)獨(dú)立的半導(dǎo)體器件。
[0015]在所述步驟201中,還在所述晶圓正面形成若干鈍化層,將兩個(gè)相鄰的頂部電極的第一鍍層、第二鍍層進(jìn)行絕緣分隔;
被鈍化層分隔的兩個(gè)頂部電極分別屬于該晶圓上的兩個(gè)相鄰的芯片;則在步驟203中,從相鄰芯片之間的鈍化層位置進(jìn)行切割,以分離各個(gè)芯片。
[0016]優(yōu)選的,步驟201中,使用無氰化學(xué)鍍工藝,在第一頂部電極上形成厚度為10-100nm的所述第二鍍層。
[0017]步驟202中,用直徑為f2mil的金線進(jìn)行鍵接,形成厚度為0.5^5mil的所述凸塊,以使所述凸塊的厚度大于所述第一頂部電極的第二鍍層的厚度。
[0018]步驟202中,進(jìn)行金線鍵接以形成所述芯片的凸塊的過程中,保持溫度<160°C。
[0019]所述步驟205中,`在所述第二頂部電極的第二鍍層上形成有第三焊錫層(73),使所述金屬片的一端焊接在所述第三焊錫層上;所述金屬片的另一端焊接在一個(gè)第一引線框架引腳表面形成的第二焊錫層上。
[0020]優(yōu)選的,步驟206中,回流焊過程中的溫度>300°C。
[0021]所述步驟207中,將銅線的一端連接在所述芯片的凸塊上,另一端固定連接在一個(gè)第二引線框架引腳上。
[0022]本發(fā)明所述半導(dǎo)體器件及其制作方法,其優(yōu)點(diǎn)在于:與現(xiàn)有技術(shù)中僅僅在鎳的第一鍍層上覆蓋無氰化學(xué)鍍金的第一鍍層作為銅線鍵接的緩沖層相比,本發(fā)明中于160°C以下的較低溫度鍵接金線,進(jìn)一步在芯片表面金的第二鍍層上形成一個(gè)金的凸塊,增加了覆蓋在第一鍍層上、作為緩沖層的厚度,因此,在焊接金屬片和芯片時(shí)的高溫回流焊過程中,能夠有效防止下方鎳的第一鍍層擴(kuò)散到上方金的第二鍍層及凸塊上,從而在后續(xù)銅線鍵接至凸塊上時(shí)保證銅線連接的可靠性;由于采用無氰化學(xué)鍍金,避免了劇毒物質(zhì)氰化物的使用,由利于環(huán)境的保護(hù)。并且,在高溫回流焊時(shí),由于助焊劑揮發(fā)在芯片表面產(chǎn)生的污染物,相比現(xiàn)有技術(shù)中污染物產(chǎn)生在鎳/金混雜的鍍層表面來說,本發(fā)明中即使有污染物,也是產(chǎn)生在金的第二鍍層和凸塊上,清洗起來比較方便。上述凸點(diǎn)也可以形成在Ni/Pd,或Ni/Pd/Au的鍍層表面。因此,本發(fā)明能夠有效解決銅線鍵接時(shí)的NSOP第一焊點(diǎn)問題,保證半導(dǎo)體器件的產(chǎn)品質(zhì)量。
【專利附圖】
【附圖說明】
[0023]圖1是現(xiàn)有一種半導(dǎo)體器件的示意圖,其中銅線鍵接在芯片表面金的鍍層上;
圖2是圖1所示現(xiàn)有半導(dǎo)體器件的制作方法流程圖。
[0024]圖3是本發(fā)明所述一種半導(dǎo)體器件的示意圖,其中銅線鍵接在芯片表面金的凸塊上;
圖4是圖3中虛線部分的結(jié)構(gòu)放大圖;
圖5是圖3所示本發(fā)明半導(dǎo)體器件的制作方法流程圖;
圖圖10是與圖5所示制作方法中各個(gè)步驟相對(duì)應(yīng)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0025]以下結(jié)合【專利附圖】
【附圖說明】本發(fā)明的【具體實(shí)施方式】。
[0026]如圖3所示,本發(fā)明所述的半導(dǎo)體器件中,包含一個(gè)芯片I (die),該芯片I的背面設(shè)有底部電極,在所述底部電極上經(jīng)過背面金屬化處理形成有背面金屬層13 (backmetal),在一個(gè)引線框架載片臺(tái)41 (lead frame)的表面上形成第一焊錫層71 (solder),用于對(duì)芯片I的背面金屬層13進(jìn)行焊接固定。
[0027]所述芯片I的正面設(shè)有第一頂部電極和第二頂部電極,第一頂部電極上依次形成有鋁(Al)的金屬層11,鎳的第一鍍層21、金(Au)的第二鍍層31 ;另外,在第二頂部電極上也依次形成有鋁的金屬層12,鎳(Ni)的第一鍍層22,和金的第二鍍層32。在芯片I表面形成有鈍化層20,將第一、第二頂部電極及其金屬層11、12,第一鍍層21、22和第二鍍層31、32相互分隔,確保第一、第二頂部電極相互絕緣。
[0028]其中,在所述第二頂部電極的金的第二鍍層32上形成第三焊錫層73,用于對(duì)銅(Cu)金屬片50的一端進(jìn)行焊接固定;在一個(gè)第一引線框架引腳42上形成第二焊錫層72,用于對(duì)所述金屬片50的另 一端進(jìn)行焊接固定,以此實(shí)現(xiàn)芯片I第二頂部電極與外部器件的電性連接。
[0029]配合參見圖3、圖4所述,在所述芯片I的第一頂部電極的金的第二鍍層31上,進(jìn)一步形成有金的凸塊90 (stud bump),使得該凸塊90的厚度大于第二鍍層31的厚度。在一個(gè)優(yōu)選的實(shí)施方式中,該凸塊90的厚度小于金屬片50的厚度。將金的凸塊90與第二鍍層31 —起作為緩沖層來進(jìn)行銅線鍵接,使得銅線60的一端連接在所述金的凸塊90上,銅線60的另一端連接至一個(gè)第二引線框架引腳43上,以此實(shí)現(xiàn)芯片I第一頂部電極與外部器件的電性連接。最后在上述半導(dǎo)體結(jié)構(gòu)的表面形成有封裝用的外殼80。
[0030]在一個(gè)優(yōu)選的實(shí)施例中,具體是使用直徑廣2 mil (密耳)的金線通過鍵接工藝,在所述第一頂部電極的金的第二鍍層31上形成厚度h2在0.5^5mil的所述凸塊90。凸塊90的該厚度h2=0.5~5mil,要大于原先在第一頂部電極上所述金的第二鍍層31的厚度hl=l(Tl00 nm (納米),但是小于金屬片50的厚度。在焊接金屬片50時(shí)的高溫回流焊過程中,第一頂部電極的鎳的第一鍍層21不會(huì)向上擴(kuò)散到金的第二鍍層31和所述凸塊90上,因此,在后續(xù)進(jìn)行銅線鍵接時(shí)能夠保證該銅線60是確實(shí)可靠地連接在金的凸塊90上。
[0031]并且,在高溫回流焊時(shí),若助焊劑(solder paste,或稱焊膏)揮發(fā)在芯片I表面產(chǎn)生污染物,相比現(xiàn)有技術(shù)中污染物產(chǎn)生在鎳/金混雜的鍍層表面來說,本發(fā)明中即使有污染物,也是產(chǎn)生在金的第二鍍層31、32和凸塊90上,清洗起來比較方便。因此,本發(fā)明能夠有效解決銅線鍵接時(shí)的NSOP第一焊點(diǎn)問題,保證半導(dǎo)體器件的產(chǎn)品質(zhì)量。
[0032]另外,根據(jù)實(shí)際的應(yīng)用需要,進(jìn)行相關(guān)的前期工藝制程,使得在一些實(shí)施例中,芯片I是一個(gè)金屬氧化物半導(dǎo)體晶體管(MOSFET)芯片,芯片I的底部電極是漏極,第一頂部電極是柵極,第二頂部電極是源極;而在另一些實(shí)施例中,芯片I的底部電極是源極,第一頂部電極是柵極,第二頂部電極是漏極,等等。
[0033]以下請(qǐng)配合參見圖5所示的流程圖,及圖6~圖10所示各步驟下的結(jié)構(gòu)示意圖,介紹上述半導(dǎo)體器件的制作方法。
[0034]參見圖6所示,在步驟201中,經(jīng)過前期的相關(guān)工藝,已經(jīng)在一個(gè)晶圓100上形成了對(duì)應(yīng)若干個(gè)芯片的半導(dǎo)體結(jié)構(gòu),包括:每個(gè)芯片中底部電極上的背面金屬層13,第一頂部電極上依次形成的鋁金屬層11、鎳的第一鍍層21、金的第二鍍層31,第二頂部電極上依次形成的鋁金屬層12、鎳的第一鍍層22、金的第二鍍層32 ;還包括該晶圓100上,任意兩個(gè)相鄰的頂部電極(及上面的鋁金屬層及Ni/Au鍍層)之間用于分隔絕緣的鈍化層20,例如是形成在每個(gè)芯片的第一頂部電極和第二頂部電極之間,和任意一個(gè)芯片的頂部電極與相鄰的另一個(gè)芯片的頂部電極之間。
[0035]例如,使用無氰化學(xué)鍍的方式來形成鎳的第一鍍層21、22,和金的第二鍍層31、32。優(yōu)選的,使其中所述金的第二鍍層31的厚度hi為1(T100 nm。
[0036]參見圖7所示,在步驟202中,在所述晶圓100上對(duì)應(yīng)每個(gè)芯片的表面,分別形成位于第一頂部電極第二鍍層31上的金的凸塊90。
[0037]例如,可以使用直徑廣2 mil的金線在第一鍍層31上進(jìn)行鍵接,來形成厚度h2在
0.5^5mil的所述凸塊90,使得該凸塊90的厚度h2大于其下方金的第二鍍層31的厚度hi。
[0038]并且,不同于原先在>200°C的溫度下進(jìn)行金線鍵接的傳統(tǒng)方法,在本發(fā)明中分別進(jìn)行金線鍵接,以形成一個(gè)晶圓100上所有芯片的凸塊90過程中,溫度應(yīng)當(dāng)控制在<160°C的范圍內(nèi),因而能夠保證在這一個(gè)晶圓100上形成第一個(gè)芯片的凸塊90開始,到歷經(jīng)約4小時(shí)后鍵接形成最后一個(gè)芯片的凸塊90的過程中,位于下方的鎳的第一鍍層21、22不會(huì)擴(kuò)散到金的第二鍍層31、32及凸塊90的表面上。
[0039]上述的步驟20廣202都是在一個(gè)晶圓100上對(duì)應(yīng)多個(gè)芯片進(jìn)行的晶圓級(jí)處理。參見圖疒圖8所示,在步驟203中,從任意兩個(gè)相鄰芯片I之間的鈍化層20處開始,對(duì)晶圓100進(jìn)行切割,以形成各個(gè)獨(dú)立的芯片I。后續(xù)步驟開始,就是對(duì)其中任意一個(gè)芯片I進(jìn)行的芯片級(jí)處理。
[0040]參見圖8所示,在步驟204中,引線框架設(shè)置引線框架載片臺(tái)41和相互分隔開的第一、第二引線框架引腳42、43,將芯片I背面焊接在其中的引線框架載片臺(tái)41上,即,在芯片I的背面金屬層13與引線框架載片臺(tái)41的表面之間形成第一焊錫層71。則芯片I的底部電極能夠通過背面金屬層13,與外部連接在引線框架載片臺(tái)41上的其他器件實(shí)現(xiàn)電性連接。
[0041]參見圖9所示,在步驟205中,在芯片I第二頂部電極的金的第二鍍層32形成第三焊錫層73,使銅的金屬片50 —端焊接在該第三焊錫層73上。還在第一引線框架引腳42上形成第二焊錫層72,使得銅的金屬片50的另一端焊接在該第二焊錫層72上。則,芯片I的第二頂部電極,能夠依次通過該電極上鋁的金屬層12、鎳的第一鍍層22、金的第二鍍層32和銅的金屬片50,與外部連接到第一引線框架引腳42的其他器件實(shí)現(xiàn)電性連接。在一個(gè)優(yōu)選的實(shí)施方式中,銅的金屬片50的厚度大于凸塊90的厚度。
[0042]在步驟206中,在>300°C (如380°C )的高溫下進(jìn)行回流焊,確保芯片I與引線框架載片臺(tái)41上固定連接,并且銅的金屬片50兩端與第二頂部電極的第二鍍層32,和第一引線框架引腳42分別 固定連接。之后,對(duì)芯片I表面進(jìn)行清洗,去除在回流焊過程中因助焊劑揮發(fā)而產(chǎn)生的污染物。
[0043]參見圖10所示,在步驟207中,將芯片I第一頂部電極上金的凸塊90與第二鍍層31 一起作為緩沖層進(jìn)行銅線鍵接,使得銅線60的一端固定連接在所述金的凸塊90上,另一端固定連接在第二引線框架引腳43上。因此,芯片I的第一頂部電極,能夠依次通過該電極上鋁的金屬層11、鎳的第一鍍層21、金的第二鍍層31、金的凸塊90和銅線50,與外部連接到第二引線框架引腳43的其他器件實(shí)現(xiàn)電性連接。
[0044]最后參見圖3所示,在步驟208中,進(jìn)行封裝并切割,以形成一個(gè)獨(dú)立的半導(dǎo)體器件。即,將芯片I及其電極上的金屬層、若干鍍層,若干引線框架引腳,金屬片,凸塊及銅線等,全部封裝在一個(gè)塑封的外殼80內(nèi)。
[0045]至此,完成對(duì)本發(fā)明所述半導(dǎo)體器件的制作。
[0046]本發(fā)明中在芯片I表面金的第二鍍層31上鍵接金線形成凸塊90,由于金線鍵接時(shí)的溫度較低,保持在160°C以下,則下方鎳的第一鍍層21擴(kuò)散較慢;當(dāng)形成一個(gè)金的凸塊90后,金的凸塊90加上第二鍍層31—起增加了緩沖層的厚度,則在焊接金屬片和芯片時(shí)的高溫回流焊過程中,能夠進(jìn)一步防止下方鎳的第一鍍層21擴(kuò)散到上方金的第二鍍層31及凸塊90上,從而在銅線鍵接至凸塊90上時(shí),有效解決了 NSOP的第一焊點(diǎn)問題,從而保證銅線50連接的可靠性,確保半導(dǎo)體器件的產(chǎn)品質(zhì)量。
[0047]另外,在芯片I的第一、第二頂部電極的鋁金屬層11、12上,除了形成上述實(shí)施例描述的Ni/Au鍍層以外,在其他的實(shí)施例中也可以依次形成Ni/Pd的鍍層,或依次形成Ni/Pd/Au的鍍層,則使得本發(fā)明上述金的凸塊90形成在最上方的鍍層表面,也都能夠有效阻止高溫回流焊時(shí)下方的鎳層擴(kuò)散至其他鍍層的表面或凸塊90上。
[0048]盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實(shí)施例作了詳細(xì)介紹,但應(yīng)當(dāng)認(rèn)識(shí)到上述的描述不應(yīng)被認(rèn)為是對(duì)本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后,對(duì)于本發(fā)明的多種修改和替代都將是顯而易見的。因此,本發(fā)明的保護(hù)范圍應(yīng)由所附的權(quán)利要求來限定。
【權(quán)利要求】
1.一種半導(dǎo)體器件,其特征在于,包含: 一個(gè)安裝在一個(gè)引線框架載片臺(tái)(41)上的芯片(1),該芯片(1)的正面設(shè)有相互隔開的第一頂部電極和第二頂部電極,每個(gè)所述的第一和第二頂部電極上至少形成有第一鍍層和位于第一鍍層上方的第二鍍層; 在所述第二頂部電極的第二鍍層(32)上焊接有銅的金屬片(50),所述金屬片(50)的一端焊接在所述第二頂部電極的第二鍍層(32)上,所述金屬片(50)的另一端焊接在一個(gè)第一引線框架引腳(42)上,所述第二頂部電極通過該金屬片(50)與外部器件電性連接; 在所述第一頂部電極的第二鍍層(31)上形成有金的凸塊(90),在所述凸塊(90)上鍵接有銅線(60),所述銅線(60)的一端鍵接在所述凸塊(90)上,另一端連接在一個(gè)第二引線框架引腳(43 )上,所述第一頂部電極通過該銅線(60 )與外部器件電性連接; 其中所述金的凸塊(90)的厚度,大于所述第二鍍層的厚度且小于所述金屬片(50)的厚度。
2.如權(quán)利要求1所述的半導(dǎo)體器件,其特征在于,在所述芯片(1)的第一頂部電極和第二頂部電極上,所述第一鍍層為鎳層,第二鍍層為金層或鈀層。
3.如權(quán)利要求1所述的半導(dǎo)體器件,其特征在于,在所述芯片(1)的第一頂部電極和第二頂部電極上,所述第一鍍層為鎳層,第二鍍層為金層,還在第一鍍層和第二鍍層之間設(shè)有鈀的中間鍍層。
4.如權(quán)利要求1所述的半導(dǎo)體器件,其特征在于,所述第一頂部電極和第二頂部電極上還分別形成有鋁的金屬層(11、12),所述第一頂部電極和第二頂部電極的第一鍍層(21、22)分別形成在所述鋁的金屬層(11、12)上。
5.如權(quán)利要求4所述的半導(dǎo)體器件,其特征在于,所述芯片(1)的正面形成有鈍化層(20),所述鈍化層(20)填充在所述第一頂部電極的金屬層(11)、第一鍍層(21)、第二鍍層(31),與所述第二頂部電極的金屬層(12)、第一鍍層(22)、第二鍍層(32)之間,對(duì)所述第一頂部電極和第二底部電極進(jìn)行絕緣分隔。
6.如權(quán)利要求1所述的半導(dǎo)體器件,其特征在于,所述芯片(1)的背面還設(shè)有底部電極,在所述底部電極上形成有背面金屬層(13);所述芯片(1)的背面金屬層(13),焊接在一個(gè)引線框架載片臺(tái)(41)表面形成的第一焊錫層(71)上。
7.一種半導(dǎo)體器件的制作方法,其特征在于,包含以下步驟: 步驟201,在一個(gè)晶圓(100)上形成與若干個(gè)芯片(1)相對(duì)應(yīng)的半導(dǎo)體結(jié)構(gòu),其中在每個(gè)芯片(1)的正面形成相互隔開的若干個(gè)頂部電極,并且在每個(gè)頂部電極上至少形成有第一鍍層和位于第一鍍層上方的第二鍍層;其中一些頂部電極為第一頂部電極,另一些為第二頂部電極; 步驟202,在所述晶圓(100)上形成若干個(gè)金的凸塊(90),每個(gè)所述凸塊(90)對(duì)應(yīng)設(shè)置于每個(gè)芯片(1)的第一頂部電極的第二鍍層(31)上; 步驟203,切割所述晶圓(100),形成各個(gè)獨(dú)立的芯片(1); 步驟204,對(duì)于任意一個(gè)所述芯片(1)來說,將該芯片(1)的背面焊接在一個(gè)引線框架載片臺(tái)(41)上; 步驟205,將銅的金屬片(50)焊接在所述芯片(1)的第二頂部電極的第二鍍層(32)上;步驟206,進(jìn)行回流焊,從而將所述芯片(I)與引線框架載片臺(tái)(41)的連接固化,并將所述金屬片(50)與芯片(I)的連接固化;之后對(duì)所述芯片(I)表面進(jìn)行清洗; 步驟207,將銅線(60)鍵接在所述芯片(I)的第一頂部電極的凸塊(90)上; 步驟208,進(jìn)行封裝并切割,以形成各個(gè)獨(dú)立的半導(dǎo)體器件。
8.如權(quán)利要求7所述半導(dǎo)體器件的制作方法,其特征在于,步驟201中,還在所述晶圓(100)正面形成若干鈍化層(20),將兩個(gè)相鄰的頂部電極的第一鍍層、第二鍍層進(jìn)行絕緣分隔; 被鈍化層(20)分隔的兩個(gè)頂部電極分別屬于該晶圓(100)上的兩個(gè)相鄰的芯片(I);則在步驟203中,從相鄰芯片(I)之間的鈍化層(20)位置進(jìn)行切割,以分離各個(gè)芯片(I)。
9.如權(quán)利要求7所述半導(dǎo)體器件的制作方法,其特征在于,步驟201中,使用無氰化學(xué)鍍工藝,在第一頂部電極上形成厚度為1(T100 nm的所述第二鍍層(31)。
10.如權(quán)利要求9所述半導(dǎo)體器件的制作方法,其特征在于,步驟202中,用直徑為1~2πι?1的金線進(jìn)行鍵接,形成厚度為0.5^5mil的所述凸塊(90),以使所述凸塊(90)的厚度大于所述第一頂部電極的第二鍍層(31)的厚度。
11.如權(quán)利要求7或9所述半導(dǎo)體器件的制作方法,其特征在于,步驟202中,進(jìn)行金線鍵接以形成所述芯片(I)的凸塊(90)的過程中,保持溫度<160°C。
12.如權(quán)利要求13 所述半導(dǎo)體器件的制作方法,其特征在于,步驟205中,在所述第二頂部電極的第二鍍層(32 )上形成有第三焊錫層(73),使所述金屬片(50)的一端焊接在所述第三焊錫層(73)上;所述金屬片(50)的另一端焊接在一個(gè)第一引線框架引腳(42)表面形成的第二焊錫層(72)上。
13.如權(quán)利要求13所述半導(dǎo)體器件的制作方法,其特征在于,步驟206中,回流焊過程中的溫度>300°C。
14.如權(quán)利要求13所述半導(dǎo)體器件的制作方法,其特征在于, 步驟207中,將銅線(60)的一端連接在所述芯片(I)的凸塊(90)上,另一端固定連接在一個(gè)第二引線框架引腳(43)上。
【文檔編號(hào)】H01L21/60GK103811446SQ201210459713
【公開日】2014年5月21日 申請(qǐng)日期:2012年11月15日 優(yōu)先權(quán)日:2012年11月15日
【發(fā)明者】潘華, 何約瑟, 魯軍, 魯明朕, 牛志強(qiáng), 哈姆扎·依瑪茲 申請(qǐng)人:萬國半導(dǎo)體(開曼)股份有限公司