半導(dǎo)體器件及其制造方法相關(guān)申請的交叉引用本申請要求于2012年4月19日提交至韓國專利局的韓國申請No.10-2012-0040701的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。技術(shù)領(lǐng)域本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，尤其涉及一種具有氣隙的半導(dǎo)體器件及其制造方法。

背景技術(shù)：
最近，隨著半導(dǎo)體器件的集成度的提高，半導(dǎo)體器件的缺陷率增大。將參照圖1A至1D詳細描述相關(guān)技術(shù)的問題。圖1A至1D為橫截面圖，示出根據(jù)相關(guān)技術(shù)的制造NAND快閃存儲器件的存儲器單元的方法。圖1A至1D為沿柵極線截取的NAND快閃存儲器件的存儲器單元的橫截面圖。參照圖1A，半導(dǎo)體層101包括形成有溝槽109的隔離區(qū)，并且有源區(qū)A由溝槽109隔開。隧道絕緣層103和用于浮置柵的第一導(dǎo)電膜105a層疊在各個有源區(qū)A上。可以僅在使要形成溝槽109的區(qū)域開放的隔離掩模107之下保留隧道絕緣層103和第一導(dǎo)電膜105a。隨著集成度的增大，有源區(qū)A的寬度和溝槽109的寬度減小。因此，具有高集成度的半導(dǎo)體器件的有源區(qū)A和溝槽109可以具有極窄的寬度。參照圖1B，在整個結(jié)構(gòu)上形成足夠數(shù)量的隔離層111a，從而填充溝槽109。此處，若具有窄寬度的溝槽109的內(nèi)部沒有完全以隔離層111a填充，則可以在溝槽109內(nèi)的隔離層111a中產(chǎn)生氣隙113。此處，當(dāng)形成氣隙113時，各個溝槽109中的氣隙113的位置和尺寸可能是不規(guī)則的，而不是一致的。參照圖1C，隔離層111a被平坦化，直到暴露出隔離掩模107，并且隨后將隔離掩模107去除。隨后，通過刻蝕工藝降低隔離層111a的高度，從而暴露第一導(dǎo)電膜105a的上側(cè)壁。因此，形成具有目標(biāo)高度的隔離層111b。在所執(zhí)行的用于將隔離層111b的高度調(diào)整為目標(biāo)高度的刻蝕工藝中，可以暴露氣隙113。參照圖1D，在包括隔離層111b的整個結(jié)構(gòu)的表面形成電介質(zhì)膜121，并且在電介質(zhì)膜121上形成用于控制柵的第二導(dǎo)電膜123。形成第二導(dǎo)電膜123以覆蓋第一導(dǎo)電膜105a之間的空間（如圖1C所示）。其后，通過使用柵極掩模125作為刻蝕阻擋的刻蝕工藝刻蝕第二導(dǎo)電膜123、電介質(zhì)膜121和第一導(dǎo)電膜105a。因此，將第二導(dǎo)電膜123在與有源區(qū)A或隔離層111b交叉的方向上圖案化成柵極線。保留第一導(dǎo)電膜105b作為處于柵極線和有源區(qū)A交叉點處的浮置柵。在上文中，在形成電介質(zhì)膜121和第二導(dǎo)電膜123時，若暴露氣隙113，則可以用電介質(zhì)膜121和第二導(dǎo)電膜123填充氣隙113的內(nèi)部。因此，在形成柵極線的刻蝕過程中，可不去除氣隙113內(nèi)的第二導(dǎo)電膜123，并且可將柵極線連接，而不是分離以導(dǎo)致故障。此外，若沒有氣隙113，則有源區(qū)A與浮置柵105b之間的空間以及有源區(qū)A與作為柵極線的第二導(dǎo)電膜123之間的空間可能被隔離層111b填充。在此情況下，有源區(qū)A與浮置柵105b之間的第一電容以及有源區(qū)A與相鄰的存儲器單元的柵極線之間的第二電容由隔離層111b的電容率（permittivity，介電常數(shù)）來確定。隨著集成度的提高，取決于隔離層111b的電容率的第一和第二電容增大。因此，由于有源區(qū)A與浮置柵105b之間的干擾以及有源區(qū)A與柵極線之間的干擾，故障率可能升高。

技術(shù)實現(xiàn)要素：
本發(fā)明的例示性實施例涉及具有低缺陷率和低故障率的半導(dǎo)體器件及其制造方法。根據(jù)本發(fā)明例示性實施例的半導(dǎo)體器件包括：包括由多個溝槽隔開的多個有源區(qū)的襯底；形成于所述有源區(qū)上方的多個隧道絕緣層圖案；形成于所述隧道絕緣膜圖案上方的多個導(dǎo)電膜圖案；形成于所述溝槽的側(cè)壁和底面上的多個第一隔離層；以及形成于所述導(dǎo)電膜圖案之間的多個第二隔離層。根據(jù)本發(fā)明例示性實施例的半導(dǎo)體器件包括：包括由多個溝槽隔開的多個有源區(qū)的襯底；形成于所述有源區(qū)上方的多個導(dǎo)電膜圖案；以及形成于所述有源區(qū)和所述導(dǎo)電膜圖案之間的多個隧道絕緣層圖案，并且所述多個隧道絕緣層圖案具有比所述導(dǎo)電膜圖案和所述有源區(qū)的側(cè)壁進一步突出的側(cè)壁。根據(jù)本發(fā)明例示性實施例的制造半導(dǎo)體器件的方法包括：在包括交替布置的多個第一區(qū)和第二區(qū)的襯底上層疊隧道絕緣層和第一導(dǎo)電膜；刻蝕所述第一導(dǎo)電膜、所述隧道絕緣層和所述襯底的第二區(qū)以在所述第一區(qū)上形成隧道絕緣膜圖案和第一導(dǎo)電膜圖案并且在所述第二區(qū)中形成溝槽；以及，在所述第一導(dǎo)電膜圖案之間并且在所述溝槽的表面上形成隔離結(jié)構(gòu)以在所述溝槽內(nèi)以及在所述隧道絕緣膜圖案之間形成氣隙。附圖說明圖1A至1D為橫截面圖，示出根據(jù)相關(guān)技術(shù)的制造NAND快閃存儲器件的存儲器單元的方法；圖2A至2D為橫截面圖，示出根據(jù)本發(fā)明實施例的半導(dǎo)體器件及其制造方法；圖3示出根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)的配置。具體實施方式在下文中，將參照附圖詳細描述本發(fā)明的一些例示性實施例。提供附圖以使本領(lǐng)域的普通技術(shù)人員能夠理解本發(fā)明實施例的范圍。將參照附圖詳細描述本發(fā)明的實施例。應(yīng)理解，在本發(fā)明中，應(yīng)廣義地解釋“在…上”和“在…上方”的含義，從而“在…上”不僅表示“直接在…上”，還包括其間具有中間零件或中間層的含義；并且，“在…上方”不僅表示“在…上方”的含義，還包括其間無中間部件或中間層的含義（即，直接在…上）。圖2A至2D為橫截面圖，示出根據(jù)本發(fā)明實施例的半導(dǎo)體器件及其制造方法。具體地，圖2A至2D分別為NAND快閃存儲器件的存儲器單元區(qū)的部分的俯視圖以及沿根據(jù)本發(fā)明實施例的俯視圖上所示的虛線截取的橫截面圖。參照圖2A，在包括隔離區(qū)和有源區(qū)的襯底201的第一區(qū)A1上方形成隧道絕緣層圖案203和第一導(dǎo)電膜圖案205a，并在襯底201的第二區(qū)B1中形成溝槽209。在下文中，將詳細描述形成隧道絕緣層圖案203、第一導(dǎo)電膜圖案205a和溝槽209的工藝的實例。首先，在包括第一和第二區(qū)A1和B1的襯底201上順序地層疊隧道絕緣層和第一導(dǎo)電膜，并且在第一導(dǎo)電膜上層疊隔離掩模207。襯底201可以由單晶硅形成。第一區(qū)A1為被限定為具有比有源區(qū)的寬度大的寬度的區(qū)域。第一區(qū)A1包括有源區(qū)和與隔離區(qū)的邊緣相接觸的有源區(qū)的側(cè)面。第二區(qū)B1為被限定為具有比襯底201的隔離區(qū)的寬度短的寬度的區(qū)域。第二區(qū)B1為隔離區(qū)的一部分。第二區(qū)B1將第一區(qū)A1分割。第一區(qū)A1可以被限定為具有比第二區(qū)B1的寬度大的寬度。襯底201的有源區(qū)為由隔離區(qū)分離的區(qū)域。在形成存儲器單元的區(qū)域中，可以在一個方向上平行地布置有源區(qū)和隔離區(qū)。另外，在形成存儲器單元的區(qū)域中，可以交替地布置有源區(qū)和隔離區(qū)?？梢曰谟性磪^(qū)和隔離區(qū)的布置來確定第一區(qū)A1和第二區(qū)B1的布置。因此，在形成存儲器單元的區(qū)域中，可以在一個方向上平行地交替布置第一區(qū)A1和第二區(qū)B1。例如，隧道絕緣層可以由例如氧化硅等氧化物或例如氧氮化硅等氧氮化物（oxy-nitride）形成。替代地，為了改善隧道絕緣層的鳥嘴（bird'sbeak）現(xiàn)象，可以在形成氧化膜之前和之后形成氮化膜，以使隧道絕緣層具有包括氮化膜、氧化膜和氮化膜的層疊結(jié)構(gòu)。第一導(dǎo)電膜可以由多晶硅膜形成。多晶硅膜可以為單一的未摻雜多晶硅膜、單一的摻雜多晶硅膜或未摻雜多晶硅與摻雜多晶硅的層疊膜。在NAND快閃存儲器件的情況下，可以將第一導(dǎo)電膜用作存儲電荷的浮置柵膜。形成隔離掩模207以阻擋第一區(qū)A1并暴露第二區(qū)B1。可以形成隔離掩模207之間的開口以暴露隔離區(qū)。此處，開口的寬度可以短于隔離區(qū)的寬度。隔離掩模207的寬度大于有源區(qū)的寬度，并且可以阻擋有源區(qū)和有源區(qū)兩側(cè)的各個隔離區(qū)的邊緣。隔離掩模207可以由氮化膜或氧化膜形成。在形成隔離掩模207之后，刻蝕通過隔離掩模207暴露的第一導(dǎo)電膜、隧道絕緣層和第二區(qū)B1。因此，在第一區(qū)A1上方形成隧道絕緣層圖案203和第一導(dǎo)電圖案205a。在第二區(qū)B1中形成溝槽209。隧道絕緣層圖案203和第一導(dǎo)電膜圖案205a的寬度可以大于有源區(qū)的寬度，并且可以形成于有源區(qū)和各個隔離區(qū)的邊緣的上方。溝槽209的寬度可以短于隔離區(qū)的寬度，并且可以形成于隔離區(qū)中。參照圖2B，在通過溝槽209暴露的第一區(qū)A1的表面上以及在第一導(dǎo)電膜圖案205a之間形成隔離層210a和210b。在溝槽209內(nèi)以及在隧道絕緣層圖案203之間形成氣隙213。為了形成氣隙213，可以在暴露溝槽209和第一導(dǎo)電膜圖案205a的側(cè)壁（圖2A所示）的狀態(tài)下執(zhí)行氧化。此處，對襯底201和第一導(dǎo)電膜圖案205a的通過溝槽209暴露的部分進行氧化，并且在氧化區(qū)上生長氧化膜。例如，可以通過以1:1的比率混合H2氣體和O2氣體并在介于700℃和800℃之間的溫度下執(zhí)行氧化。在此條件下，多晶硅的氧化速度快于單晶硅的氧化速度，并且在多晶硅被氧化的區(qū)域中的氧化膜的生長快于在單晶硅被氧化的區(qū)域中的氧化膜的生長。在本發(fā)明的本例示性實施例中，通過溝槽209暴露的襯底201可以由單晶硅形成，而第一導(dǎo)電膜圖案205a可以由多晶硅形成。因此，將第一導(dǎo)電膜圖案205a的暴露表面氧化成厚于通過溝槽209暴露的襯底201的表面，因此未被氧化的第二區(qū)A2的寬度大于未被氧化的第一導(dǎo)電膜圖案205b的寬度。此外，在第一導(dǎo)電膜圖案205a的氧化區(qū)上的氧化膜生長快于在襯底201的氧化區(qū)上的氧化膜生長，因此，在溝槽209被氧化膜覆蓋之前，第一導(dǎo)電膜圖案205a之間的空間被氧化膜覆蓋。在溝槽209的暴露表面上形成第一隔離層210a，并且通過上述氧化在第一導(dǎo)電膜圖案205b之間形成第二隔離層210b。此外，在溝...