本發(fā)明涉及一種薄膜電阻，尤其是涉及一種與金屬柵極(metalgate)制作工藝整合的薄膜電阻。

背景技術(shù)：
現(xiàn)今半導(dǎo)體產(chǎn)業(yè)中，金屬氧化物半導(dǎo)體場(chǎng)效晶體管(Metal-Oxide-SemiconductorField-EffectTransistors，MOSFET)多是利用多晶硅(polysilicon)材料來(lái)制作柵極(gate)。然而，多晶硅材料仍具有許多缺點(diǎn)：與大多數(shù)金屬材料相比，多晶硅柵極具有較高的電阻值，因此多晶硅柵極的傳導(dǎo)速率低于金屬導(dǎo)線。而為了彌補(bǔ)此一缺點(diǎn)，多晶硅柵極需要經(jīng)過(guò)硅化金屬處理，以同時(shí)降低接觸電阻及接面寄生電阻(ParasiticResistance，Rp)，并提升其操作速率至可接受的范圍。值得注意的是，傳統(tǒng)上用來(lái)形成柵極的多晶硅材料在混合模式集成電路元件(mixed-modeintegratedcircuitdevices)中也常被用以制作其他的無(wú)源電路元件，如電容、薄膜電阻等。且可通過(guò)調(diào)整多晶硅沉積制作工藝的溫度、壓力，以及調(diào)整多晶硅薄膜本身的厚度、面積與摻雜值濃度等，來(lái)控制多晶硅薄膜電阻的電阻值。然而，隨著以金屬柵極取代傳統(tǒng)多晶硅柵極的半導(dǎo)體制作工藝趨勢(shì)，以往由多晶硅材料整合制作的無(wú)源元件，也可為金屬材料所取代。而與主動(dòng)元件經(jīng)歷的半導(dǎo)體制作工藝技術(shù)相同，無(wú)源元件如薄膜電阻等也是結(jié)合金屬層、介電層的薄膜形成方法與光刻、蝕刻等方法所形成?？上攵?，這使得金屬柵極，尤其是柵極后制(gate-last)制作工藝與其相關(guān)元件的整合技術(shù)與制作工藝控制為更復(fù)雜。因此如何在此一復(fù)雜而嚴(yán)苛的制作工藝環(huán)境中，在不再增加制作工藝復(fù)雜度與成本的前提下，成功地整合金屬柵極與薄膜電阻的制作，實(shí)質(zhì)上是一值得關(guān)注的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：
因此，本發(fā)明的目的在于提供一種成功整合薄膜電阻以及具有金屬柵極的晶體管的制作方法。為達(dá)上述目的，根據(jù)本發(fā)明的一較佳實(shí)施例，提供一種薄膜電阻結(jié)構(gòu)，包含有一基底，一覆蓋于該基底之上的平坦的底層間介電層，多個(gè)位于該底層間介電層之中的第一接觸，且各該第一接觸的一頂面切齊該底層間介電層的一頂面；一位于該底層間介電層之上的平坦的頂層間介電層；多個(gè)位于該頂層間介電層之中的第二接觸，且各該第二接觸的一頂面切齊該頂層間介電層的一頂面；以及一薄膜電阻，位于該底層間介電層與該頂層間介電層之間。根據(jù)本發(fā)明的另一較佳實(shí)施例，提供一種薄膜電阻結(jié)構(gòu)，包含有一基底，一覆蓋于該基底之上的平坦的底層間介電層；多個(gè)位于該底層間介電層之中的第一接觸，且各該第一接觸的一頂面切齊該底層間介電層的一頂面；一位于于該底層間介電層之上的平坦的頂層間介電層；多個(gè)位于該頂層間介電層之中的第二接觸，且各該第二接觸的一頂面切齊該頂層間介電層的一頂面；一薄膜電阻，位于該底層間介電層與該頂層間介電層之間；以及至少一支撐結(jié)構(gòu)，位于該薄膜電阻下方的該底層間介電層中。綜上所述，本發(fā)明提供一種薄膜電阻結(jié)構(gòu)，比起傳統(tǒng)使用多晶硅作為電阻的結(jié)構(gòu)，制作工藝更為簡(jiǎn)單快速。且本發(fā)明薄膜電阻結(jié)構(gòu)位于兩層平坦的層間介電層之間，此結(jié)構(gòu)可廣泛的與現(xiàn)行的金屬柵極(metalgate)制作工藝、高介電常數(shù)優(yōu)先柵極后制制作工藝(high-kfirstgatelastprocess)或高介電常數(shù)后制柵極后制制作工藝(high-klastgatelastprocess)整合，而不需額外繁復(fù)步驟。附圖說(shuō)明圖1至圖5為本發(fā)明第一較佳實(shí)施例的流程步驟示意圖；圖6至圖7為本發(fā)明第二較佳實(shí)施例的流程步驟示意圖；圖8為本發(fā)明第二較佳實(shí)施例的三種實(shí)施態(tài)樣示意圖；圖9為本發(fā)明第二較佳實(shí)施例的另三種實(shí)施態(tài)樣示意圖；圖10為本發(fā)明第二較佳實(shí)施例的上視示意圖。主要元件符號(hào)說(shuō)明100：基底102：半導(dǎo)體元件區(qū)104：電阻區(qū)106：淺溝隔離110：底層間介電層112：金屬柵極結(jié)構(gòu)113：金屬柵極結(jié)構(gòu)114：摻雜區(qū)116：高介電常數(shù)介電層118：金屬材料層120：間隙壁122：接觸蝕刻停止層130：第一接觸131：第一接觸132：第二停止層134：薄膜電阻層136：保護(hù)層140：頂層間介電層144：層間介電層150：第二接觸159：金屬層間介電層160：支撐結(jié)構(gòu)162：金屬線路164：介層插塞M1：第1金屬層M2：第2金屬層M3：第3金屬層具體實(shí)施方式為使熟悉本發(fā)明所屬技術(shù)領(lǐng)域的一般技術(shù)者能更進(jìn)一步了解本發(fā)明，下文特列舉本發(fā)明的較佳實(shí)施例，并配合所附附圖，詳細(xì)說(shuō)明本發(fā)明的構(gòu)成內(nèi)容及所欲達(dá)成的功效。請(qǐng)參考圖1至圖5，圖1至圖5繪示了本發(fā)明的第一較佳實(shí)施例的薄膜電阻結(jié)構(gòu)制作方法示意圖，為了方便說(shuō)明，本發(fā)明的各附圖僅為示意以更容易了解本發(fā)明，其詳細(xì)的比例可依照設(shè)計(jì)的需求進(jìn)行調(diào)整。如圖1所示，首先提供一基底100，基底上規(guī)劃有一半導(dǎo)體元件區(qū)102與一電阻區(qū)104，隨后于基底100內(nèi)形成多個(gè)提供電性絕緣不同區(qū)域的淺溝隔離(shallowtrenchisolation,STI)106位于半導(dǎo)體元件區(qū)102以及電阻區(qū)104中。其中，基底100可以是各種半導(dǎo)體基底，例如是硅基底(siliconsubstrate)、外延硅基底(epitaxialsiliconsubstrate)、硅鍺半導(dǎo)體基底(silicongermaniumsubstrate)、碳化硅基底(siliconcarbidesubstrate)或硅覆絕緣(silicon-on-insulator,SOI)基底等。然后在半導(dǎo)體元件區(qū)102中形成一多晶硅柵極(圖未示)當(dāng)作虛置柵極，并在完成輕摻雜漏極(LDD)、間隙壁(spacer)、源極/漏極、介電層沉積等制作工藝之后，繼之以柵極取代(gatereplacement)與接觸插塞等制作工藝，用來(lái)將多晶硅柵極置換成金屬柵極，并同時(shí)利用一化學(xué)機(jī)械研磨等的平坦化制作工藝而于基底100上全面性形成一平坦的底層間介電層110于基底100之上。然后再于半導(dǎo)體元件區(qū)102內(nèi)的底層間介電層110之中形成多個(gè)第一接觸130。至此，如圖2所示，本實(shí)施例的半導(dǎo)體元件區(qū)102內(nèi)包含至少一金屬柵極結(jié)構(gòu)112，且金屬柵極結(jié)構(gòu)112的一頂面與底層間介電層110的頂面切齊，而各第一接觸130的一頂面也切齊底層間介電層110的頂面，且各第一接觸130形狀并不限定，其可包含柱狀接觸(polecontact)或條狀接觸(slotcontact)等。金屬柵極結(jié)構(gòu)112至少包含一高介電常數(shù)介電層116以及至少一金屬材料層118。其中，高介電常數(shù)介電層116設(shè)置于基底100與金屬材料層118之間，其可選自氧化鉿(hafniumoxide,HfO2)、硅酸鉿氧化合物(hafniumsiliconoxide,HfSiO4)、硅酸鉿氮氧化合物(hafniumsiliconoxynitride,HfSiON)、氧化鋁(aluminumoxide,Al2O3)、氧化鑭(lanthanumoxide,La2O3)、氧化鉭(tantalumoxide,Ta2O5)、氧化釔(yttriumoxide,Y2O3)、氧化鋯(zirconiumoxide,ZrO2)、鈦酸鍶(strontiumtitanateoxide,SrTiO3)、硅酸鋯氧化合物(zirconiumsiliconoxide，ZrSiO4)、鋯酸鉿(hafniumzirconiumoxide,HfZrO4)、鍶鉍鉭氧化物(strontiumbismuthtantalate,SrBi2Ta2O9,SBT)、鋯鈦酸鉛(leadzirconatetitanate,PbZrxTi1-xO3,PZT)與鈦酸鋇鍶(bariumstrontiumtitanate,BaxSr1-xTiO3,BST)所組成的群組。而金屬材料層118則可視其為N型金屬氧化物半導(dǎo)體(NMOS)柵極結(jié)構(gòu)或?yàn)镻型金屬氧化物半導(dǎo)體(PMOS)柵極結(jié)構(gòu)而定來(lái)做調(diào)整，其可具有相對(duì)應(yīng)的底阻障層、功函數(shù)金屬層、頂阻障層與主導(dǎo)電層等。再者，本發(fā)明的第一接觸130也可伴隨柵極取代(gatereplacement)制作工藝一起形成，因此，第一接觸130可具有和金屬柵極結(jié)構(gòu)112相同的功函數(shù)金屬材料與導(dǎo)電材料，例如鋁(aluminum,Al)、鎢(tungsten,W)、銅(copper,Cu)、鋁化鈦(titaniumaluminide,TiAl)、鈦(titanium,Ti)、氮化鈦(titaniumnitride,TiN)、鉭(tantalum,Ta)、氮化鉭(Tantalumnitride,TaN)或氧化鋁鈦(titaniumaluminumoxide,TiAlO)等。此外，金屬柵極結(jié)構(gòu)112的兩側(cè)形成有多個(gè)以氮化硅或氧化硅等材質(zhì)所組成的單層或多層復(fù)合結(jié)構(gòu)的間隙壁120，以及多個(gè)摻雜區(qū)114于金屬柵極結(jié)構(gòu)1...