三維封裝結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明涉及一種三維封裝結(jié)構(gòu)及其制造方法。該三維封裝結(jié)構(gòu)包括第一半導(dǎo)體裝置和第二半導(dǎo)體裝置，第一半導(dǎo)體裝置包括位于底層的第一襯底和位于中間的第一器件層，以及位于頂層的第一鍵合層，第一鍵合層包括一個(gè)或多個(gè)第一焊墊、一個(gè)或多個(gè)與第一器件層中的器件電連接的第一外接焊墊；第二半導(dǎo)體裝置包括位于底層的第二襯底和位于中間的第二器件層，以及位于頂層的第二鍵合層，第二鍵合層包括一個(gè)或多個(gè)第二焊墊，第二鍵合層與第一鍵合層鍵合連接；以及使第一外接焊墊暴露的通孔，通孔的四周填充有介電質(zhì)，通孔的中間填充有與第一外接焊墊電連接的金屬。本發(fā)明將第一半導(dǎo)體裝置和第二半導(dǎo)體裝置通過(guò)鍵合封裝，使得三維封裝結(jié)構(gòu)的封裝體積小。
【專利說(shuō)明】三維封裝結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種三維封裝結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]在當(dāng)前的集成電路產(chǎn)品中，一個(gè)產(chǎn)品內(nèi)往往包括了各種功能不同的系統(tǒng)級(jí)芯片和存儲(chǔ)芯片，由于各個(gè)功能不同的芯片大多是分別獨(dú)立封裝的，這樣形成的結(jié)構(gòu)會(huì)占據(jù)的較大的空間體積，這將極大的限制了集成電路芯片在手機(jī)等小體積移動(dòng)設(shè)備中的應(yīng)用。同時(shí)多種芯片之間需要額外的電路實(shí)現(xiàn)互連，一定程度上增加了設(shè)計(jì)與工藝的復(fù)雜性，同時(shí)可能導(dǎo)致功耗的增加。
[0003]隨著人們對(duì)電子產(chǎn)品的要求向小型化、多功能化發(fā)展，封裝也向著高密度、高集成化的方向發(fā)展，集成電路產(chǎn)品也從二維向三維發(fā)展。而三維封裝正是滿足這幾個(gè)方面要求的一個(gè)具有前景的途徑，其具有減小封裝體積和增加電路可靠性的優(yōu)點(diǎn)，從而實(shí)現(xiàn)一個(gè)系統(tǒng)或者某個(gè)功能在三維結(jié)構(gòu)上的集成。因而，開(kāi)發(fā)新的封裝工藝，將不同功能的芯片實(shí)現(xiàn)整體封裝，以減小芯片封裝的總尺寸就變的很有意義，也是目前急需解決的技術(shù)問(wèn)題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問(wèn)題就是提供一種三維封裝結(jié)構(gòu)及其制造方法，這種封裝結(jié)構(gòu)能夠?qū)MOS集成電路工藝兼容起來(lái)，解決了現(xiàn)有的不同功能半導(dǎo)體裝置單獨(dú)封裝后的封裝尺寸大的問(wèn)題。
[0005]為了解決上述技術(shù)問(wèn)題，本發(fā)明所利用的技術(shù)方案是提供一種三維封裝結(jié)構(gòu)，包括:
[0006]第一半導(dǎo)體裝置，所述第一半導(dǎo)體裝置包括位于底層的第一襯底和位于中間的第一器件層，以及位于頂層的第一鍵合層，所述第一鍵合層包括一個(gè)或多個(gè)第一焊墊，所述第一鍵合層還包括一個(gè)或多個(gè)與所述第一器件層中的器件電連接的第一外接焊墊；
[0007]第二半導(dǎo)體裝置，所述第二半導(dǎo)體裝置包括位于底層的第二襯底和位于中間的第二器件層，以及位于頂層的第二鍵合層，所述第二鍵合層包括一個(gè)或多個(gè)第二焊墊，所述第二鍵合層與所述第一鍵合層鍵合連接，且所述第一焊墊與第二焊墊鍵和連接；以及
[0008]使所述第一外接焊墊暴露的通孔，所述通孔的四周填充有介電質(zhì)，所述通孔的中間填充有與所述第一外接焊墊電連接的金屬。
[0009]采用將兩個(gè)不同功能的半導(dǎo)體裝置之間鍵合的結(jié)構(gòu)，可以有效的減少封裝體積，同時(shí)減少了不同功能的半導(dǎo)體裝置之間所需的輸入輸出控制電路和靜電防護(hù)電路，降低了設(shè)計(jì)和工藝的復(fù)雜性。
[0010]優(yōu)選的，第一半導(dǎo)體裝置的厚度為2um-200um，更優(yōu)選的，第一半導(dǎo)體裝置的厚度為 20um-50um。
[0011]優(yōu)選的，第二半導(dǎo)體裝置的厚度為2um-200um，更優(yōu)選的，第一半導(dǎo)體裝置的厚度為20um-50um。減薄后的芯片可提高熱發(fā)散效率、機(jī)械性能、電性能、減小半導(dǎo)體裝置的封裝體積，減輕了劃片的加工難度和工作量。
[0012]優(yōu)選的，通孔貫穿第一襯底和第一器件層，或貫穿第二半導(dǎo)體裝置。
[0013]優(yōu)選的，第一半導(dǎo)體裝置包括一個(gè)或多個(gè)系統(tǒng)級(jí)芯片。
[0014]優(yōu)選的，第二半導(dǎo)體裝置包括一個(gè)或多個(gè)存儲(chǔ)器芯片。
[0015]在一個(gè)優(yōu)選的實(shí)施例中，通孔的尺寸為2um_200um，通孔可以是圓柱形，也可以是圓臺(tái)形，所形成的圓臺(tái)在襯底表面的尺寸大于位于器件層中的尺寸，這樣有助于金屬的填充，使得金屬在通孔中填充的更加充實(shí)，得到很好的電性能和機(jī)械性能。
[0016]優(yōu)選的，第二鍵合層還包括一個(gè)或多個(gè)與所述第二器件層中的器件電連接的第二外接焊墊；所述三維封裝結(jié)構(gòu)還包括使所述第二外接焊墊暴露的通孔，所述通孔的四周填充有介電質(zhì)，所述通孔的中間填充有與所述第二外接焊墊電連接的金屬。第二鍵合層中的第二外接焊墊可以用作測(cè)試焊墊，通過(guò)外接電路檢測(cè)鍵合后芯片的缺陷和電性能。
[0017]與第二外接焊墊相接觸的通孔可以貫穿第二襯底和第二器件層，也可以貫穿第一半導(dǎo)體裝置。這樣更加方便實(shí)現(xiàn)三維封裝結(jié)構(gòu)中的電連接，針對(duì)不同的半導(dǎo)體裝置，可以增加襯底的利用率、減少設(shè)計(jì)上的復(fù)雜性。
[0018]本發(fā)明還提供一種三維封裝結(jié)構(gòu)的制造方法，包括下列步驟:
[0019]形成第一半導(dǎo)體裝置，所述第一半導(dǎo)體裝置包括位于底層的第一襯底和位于中間的第一器件層，以及位于頂層的第一鍵合層，所述第一鍵合層包括一個(gè)或多個(gè)第一焊墊，所述第一鍵合層還包括一個(gè)或多個(gè)與所述第一器件層的器件電連接的第一外接焊墊；
[0020]形成第二半導(dǎo)體裝置，所述第二半導(dǎo)體裝置包括位于底層的第二襯底和位于中間的第二器件層，以及位于頂層的第二鍵合層，所述第二鍵合層包括一個(gè)或多個(gè)第二焊墊；
[0021]將第一半導(dǎo)體裝置的第一鍵合層和第二半導(dǎo)體裝置的第二鍵合層鍵合連接，所述第一焊墊與第二焊墊鍵和連接；
[0022]形成使所述第一外接焊墊暴露的通孔；
[0023]在所述通孔中沉積介電質(zhì)層；
[0024]在所述介電質(zhì)層中形成與所述第一外接焊墊相接觸的凹槽，使得所述第一外接焊墊暴露出來(lái)；
[0025]在所述凹槽中沉積金屬，使得所述金屬與所述第一外接焊墊形成電連接。
[0026]通過(guò)上述的工藝方法，能夠有效的減少工藝步驟，直接的的實(shí)現(xiàn)不同功能的半導(dǎo)體裝置之間的電連接和機(jī)械連接，同時(shí)能夠減少不同半導(dǎo)體裝置之間封裝的體積。
[0027]優(yōu)選的，通孔貫穿所述第一襯底和第一器件層，在形成使所述第一外接焊墊暴露的通孔之前，將鍵合連接的第一半導(dǎo)體裝置中的第一襯底進(jìn)行減薄。減薄工藝可以是化學(xué)機(jī)械拋光，也可以是等離子體刻蝕或化學(xué)刻蝕，還可以是化學(xué)機(jī)械拋光、等離子體刻蝕或化學(xué)刻蝕的組合工藝。
[0028]優(yōu)選的，通孔貫穿第二半導(dǎo)體裝置，在形成使所述第一外接焊墊暴露的通孔之前，將鍵合連接的第二半導(dǎo)體裝置中的第二襯底進(jìn)行減薄。對(duì)第二襯底進(jìn)行減薄后，可以更加容易的實(shí)現(xiàn)通孔的制備，同時(shí)可以減少通孔的深度，這樣有利于后續(xù)的介電質(zhì)層和金屬的填充。
[0029]優(yōu)選的，第一半導(dǎo)體裝置包括一個(gè)或多個(gè)系統(tǒng)級(jí)芯片，第二半導(dǎo)體裝置包括一個(gè)或多個(gè)存儲(chǔ)器芯片。[0030]優(yōu)選的，第二鍵合層還包括一個(gè)或多個(gè)與所述第二器件層的器件電連接的第二外接焊墊；形成使所述第二外接焊墊暴露的通孔；在所述通孔中沉積介電質(zhì)層；在所述介電質(zhì)層中形成與所述第二外接焊墊相接觸的凹槽，使得所述第二外接焊墊暴露出來(lái)；在所述凹槽中沉積金屬，使得所述金屬與所述第二外接焊墊形成電連接。其中通孔可以是貫穿第二襯底和第二器件層，也可以是貫穿第一半導(dǎo)體裝置。第二外接焊墊可以作為一些擴(kuò)展功能的焊墊，通過(guò)通孔中的金屬實(shí)現(xiàn)第二外接焊墊中的電連接和機(jī)械連接，有利于將來(lái)在存儲(chǔ)器芯片中連接一些擴(kuò)展功能的電路。
[0031]總之，使用本發(fā)明的三維封裝結(jié)構(gòu)和制造方法，可以有效的減小封裝體積，無(wú)需系統(tǒng)級(jí)芯片和存儲(chǔ)器芯片之間的輸入輸出控制電路和靜電防護(hù)電路，降低了設(shè)計(jì)與工藝的復(fù)雜性。同時(shí)系統(tǒng)級(jí)芯片和存儲(chǔ)器芯片的背面減薄有利于三維封裝結(jié)構(gòu)熱量的散發(fā)，并降低了硅通孔的制作工藝。
【專利附圖】

【附圖說(shuō)明】
[0032]圖1是本發(fā)明三維封裝結(jié)構(gòu)的制造方法的流程示意圖。
[0033]圖2至圖8是本發(fā)明第一個(gè)實(shí)施例的三維封裝結(jié)構(gòu)的制造方法的結(jié)構(gòu)示意圖。
[0034]圖9是本發(fā)明第二個(gè)實(shí)施例的三維封裝結(jié)構(gòu)的示意圖。
【具體實(shí)施方式】
[0035]以下配合附圖及本發(fā)明的實(shí)施例，進(jìn)一步闡述本發(fā)明為了達(dá)到目的所采取的技術(shù)方案。
[0036]本發(fā)明所利用的技術(shù)方案是提供一種三維封裝結(jié)構(gòu)，包括第一半導(dǎo)體裝置，所述第一半導(dǎo)體裝置包括位于底層的第一襯底和位于中間的第一器件層，以及位于頂層的第一鍵合層，所述第一鍵合層包括一個(gè)或多個(gè)第一焊墊，所述第一鍵合層還包括一個(gè)或多個(gè)與所述第一器件層中的器件電連接的第一外接焊墊；
[0037]第二半導(dǎo)體裝置，所述第二半導(dǎo)體裝置包括位于底層的第二襯底和位于中間的第二器件層，以及位于頂層的第二鍵合層，所述第二鍵合層包括一個(gè)或多個(gè)第二焊墊，所述第二鍵合層與所述第一鍵合層鍵合連接，且所述第一焊墊與第二焊墊鍵和連接；以及使所述第一外接焊墊暴露的通孔，所述通孔的四周填充有介電質(zhì)，所述通孔的中間填充有與所述第一外接焊墊電連接的金屬。
[0038]所述第一半導(dǎo)體裝置的厚度為2um_200um，在本發(fā)明的一個(gè)實(shí)施例中，第一半導(dǎo)體裝置的厚度為50um。所述通孔貫穿所述第一襯底和第一器件層，在另一個(gè)優(yōu)選的實(shí)施例中，通孔貫穿所述第二半導(dǎo)體裝置。
[0039]所述第一半導(dǎo)體裝置包括一個(gè)或多個(gè)系統(tǒng)級(jí)芯片，所述第二半導(dǎo)體裝置包括一個(gè)或多個(gè)存儲(chǔ)器芯片。本發(fā)明的三維封裝結(jié)構(gòu)可以實(shí)現(xiàn)芯片之間的封裝，還可以實(shí)現(xiàn)晶圓級(jí)的封裝，也可以實(shí)現(xiàn)芯片和晶圓之間的封裝。
[0040]所述第二半導(dǎo)體裝置的厚度為2um_200um。
[0041]本發(fā)明還提供一種三維封裝結(jié)構(gòu)的制造方法，圖1是本發(fā)明三維封裝結(jié)構(gòu)的制造方法的流程示意圖。如圖1所示，包括下列步驟:
[0042]S10，形成第一半導(dǎo)體裝置，所述第一半導(dǎo)體裝置包括位于底層的第一襯底和位于中間的第一器件層，以及位于頂層的第一鍵合層，所述第一鍵合層包括一個(gè)或多個(gè)第一焊墊，所述第一鍵合層還包括一個(gè)或多個(gè)與所述第一器件層的器件電連接的第一外接焊墊；
[0043]S11，形成第二半導(dǎo)體裝置，所述第二半導(dǎo)體裝置包括位于底層的第二襯底和位于中間的第二器件層，以及位于頂層的第二鍵合層，所述第二鍵合層包括一個(gè)或多個(gè)第二焊墊；
[0044]S12，將第一半導(dǎo)體裝置的第一鍵合層和第二半導(dǎo)體裝置的第二鍵合層鍵合連接，所述第一焊墊與第二焊墊鍵和連接；
[0045]S13，形成使所述第一外接焊墊暴露的通孔；
[0046]S14，在所述通孔中沉積介電質(zhì)層；
[0047]S15，在所述介電質(zhì)層中形成與所述第一外接焊墊相接觸的凹槽，使得所述第一外接焊墊暴露出來(lái)；
[0048]S16，在所述凹槽中沉積金屬，使得所述金屬與所述第一外接焊墊形成電連接。
[0049]所述通孔可以貫穿所述第一襯底和第一器件層，在形成使所述第一外接焊墊暴露的通孔之前，將鍵合連接的第一半導(dǎo)體裝置中的第一襯底進(jìn)行減薄。所述通孔還可以是貫穿所述第二半導(dǎo)體裝置，在形成使所述第一外接焊墊暴露的通孔之前，將鍵合連接的第二半導(dǎo)體裝置中的第二襯底進(jìn)行減薄。
[0050]在一個(gè)優(yōu)選的實(shí)施例中，所述第一半導(dǎo)體裝置包括多個(gè)系統(tǒng)級(jí)芯片，所述第二半導(dǎo)體裝置包括多個(gè)存儲(chǔ)器芯片。
[0051]下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例作出詳細(xì)說(shuō)明。
[0052]如圖2所示，第一半導(dǎo)體裝置100包括位于底層的第一襯底101和位于中間的第一器件層102，以及位于頂層的第一鍵合層103，第一鍵合層103包括多個(gè)第一焊墊104，第一鍵合層103還包括一個(gè)或多個(gè)與第一器件層102的器件電連接(圖中未示出)的第一外接焊墊105，其中第一焊墊104和第一外接焊墊105之間還包括第一介電質(zhì)層106。具體工藝流程如下，在第一襯底101上面通過(guò)集成電路工藝流程制備所需要的一個(gè)或多個(gè)系統(tǒng)級(jí)芯片形成第一器件層102,在第一器件層102表面沉積一層二氧化娃的第一介電質(zhì)層106,對(duì)第一介電質(zhì)層106化學(xué)機(jī)械拋光并清洗,在第一介電質(zhì)層106上面涂上光刻膠,之后光刻并刻蝕第一介電質(zhì)層106,在形成的刻蝕槽中形成第一焊墊104和第一外接焊墊105。
[0053]如圖3所示，形成第二半導(dǎo)體裝置200，在第二襯底201上面制備第二器件層202，之后在第二器件層上面制備第二鍵合層203，所制備的第二鍵合層203中包括多個(gè)第二焊墊204，第二鍵合層203還包括第二介電質(zhì)層206，具體工藝過(guò)程是在第二襯底201上面制備所需要的一個(gè)或多個(gè)存儲(chǔ)器芯片形成第二器件層202。其余工藝流程與制備第一半導(dǎo)體裝置100相同，在此不再贅述。
[0054]如圖4所示，將第一半導(dǎo)體裝置100的第一鍵合層103和第二半導(dǎo)體裝置200的第二鍵合層203鍵合連接，即第一焊墊104和第二焊墊204進(jìn)行對(duì)準(zhǔn)后鍵合連接，同時(shí)第一介電質(zhì)層106和第二介電質(zhì)層206鍵合連接，以及第一外接焊墊105和第二介電質(zhì)層206鍵合連接。這樣兩個(gè)半導(dǎo)體裝置之間形成很好的電連接和機(jī)械連接，就可以省去相應(yīng)的輸入輸出控制電路和靜電防護(hù)電路，降低了電路設(shè)計(jì)與工藝的復(fù)雜性。
[0055]如圖5所示，將第一襯底101的背面進(jìn)行減薄，使得第一半導(dǎo)體裝置100的厚度hi為50um，之后對(duì)第二襯底201的背面也進(jìn)行減薄，使得第二半導(dǎo)體裝置200的厚度h2為50um，本領(lǐng)域的技術(shù)人員可知，減薄工藝可以是化學(xué)機(jī)械拋光，可以是等離子體刻蝕或化學(xué)刻蝕，還可以是化學(xué)機(jī)械拋光、等離子刻蝕或化學(xué)刻蝕之間的組合工藝過(guò)程，其中對(duì)第一襯底和第二襯底的減薄過(guò)程并無(wú)先后順序的限制，還可以是先對(duì)第二襯底201減薄，再對(duì)第一襯底101減薄，還可以是同時(shí)對(duì)第一襯底101和第二襯底201進(jìn)行減薄。在其他的實(shí)施例中，可以是對(duì)第一襯底101的背面進(jìn)行減薄，使得第一半導(dǎo)體裝置100的厚度hi為50um，而不對(duì)第二襯底201的背面進(jìn)行減薄。在本實(shí)施例中，第一半導(dǎo)體裝置100的厚度和第二半導(dǎo)體裝置200的厚度并非限定在50um，在其他的實(shí)施例中，第一半導(dǎo)體裝置100的厚度hi和第二半導(dǎo)體裝置200的厚度h2可以是2um-200um之間的任何值。
[0056]如圖6所示，在減薄后的第一襯底101上面利用深反應(yīng)離子刻蝕方法制造硅通孔107，其中硅通孔107位于第一外接焊墊105的上方，且與第一外接焊墊105相對(duì)置。硅通孔107貫穿第一襯底101和第一器件層，且與第一外接焊墊105相連通，使得第一外接焊墊105暴露出來(lái)。圖6中的娃通孔是圓臺(tái)形,娃通孔的側(cè)面與水平面呈一定的角度。在其他的實(shí)施例中，還可以采用激光或化學(xué)腐蝕的方法制備硅通孔，硅通孔還可以是圓柱形。圖6只是示意性的表示了其中的一個(gè)第一外接焊墊，在實(shí)際的實(shí)施例中，根據(jù)具體的電路結(jié)構(gòu)，可以是多個(gè)第一外接焊墊。
[0057]如圖7所示，在硅通孔107和第一襯底的背面沉積介電質(zhì)層108，使得介電質(zhì)層108覆蓋硅通孔107的側(cè)壁和第一襯底的背面。在硅通孔107里面的介電質(zhì)層108中刻蝕出與第一外接焊墊105相接觸的凹槽109，使得第一外接焊墊105暴露出來(lái)，同時(shí)保留覆蓋在娃通孔107側(cè)壁的介電質(zhì)層108。
[0058]如圖8所示，在凹槽109和介電質(zhì)層108上面沉積金屬110，使得金屬110與第一外接焊墊105形成良好的電連接和機(jī)械連接，同時(shí)將沉積在介電質(zhì)層108上面的金屬110刻蝕出與金屬110電連接的金屬焊盤(pán)111，之后在金屬焊盤(pán)111和介電質(zhì)層108的上面形成高分子的絕緣層112，最后在絕緣層112的上面刻蝕出與金屬焊盤(pán)111相連通的凹槽，并在凹槽中填充金屬焊球113，使得金屬焊球與金屬焊盤(pán)111形成電連接。
[0059]圖9示出了本發(fā)明三維封裝結(jié)構(gòu)的第二個(gè)實(shí)施例的三維封裝結(jié)構(gòu)。如圖9所示，與第一個(gè)實(shí)施例基本一樣，區(qū)別在于，在減薄后的第二襯底201上面形成使第一外接焊墊105暴露的硅通孔107，所形成的硅通孔107貫穿第二半導(dǎo)體裝置200。通孔107的側(cè)壁四周填充有介電質(zhì)108，通孔的中間的凹槽109填充有與第一外接焊墊105電連接的金屬110，在金屬110的上面具有金屬焊盤(pán)111，金屬焊盤(pán)111和金屬110形成電連接，在金屬焊盤(pán)111和介電質(zhì)層108的上面覆蓋有絕緣層112，絕緣層112可以是高分子樹(shù)脂材料。在進(jìn)食焊盤(pán)111的上方的絕緣層112的凹槽中具有金屬焊球113，金屬焊球113和金屬焊盤(pán)111形成電連接，并且金屬焊球113的下部分位于絕緣層112中，上部分絕緣層112的表面上。
[0060]上述實(shí)施例是用于例示性說(shuō)明本發(fā)明的原理及其功效，但是本發(fā)明并不限于上述實(shí)施方式。本領(lǐng)域的技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，在權(quán)利要求保護(hù)范圍內(nèi)，對(duì)上述實(shí)施例進(jìn)行修改。因此本發(fā)明的保護(hù)范圍，應(yīng)如本發(fā)明的權(quán)利要求書(shū)所列。
【權(quán)利要求】
1.一種三維封裝結(jié)構(gòu)，其特征在于，包括: 第一半導(dǎo)體裝置，所述第一半導(dǎo)體裝置包括位于底層的第一襯底和位于中間的第一器件層，以及位于頂層的第一鍵合層，所述第一鍵合層包括一個(gè)或多個(gè)第一焊墊，所述第一鍵合層還包括一個(gè)或多個(gè)與所述第一器件層中的器件電連接的第一外接焊墊； 第二半導(dǎo)體裝置，所述第二半導(dǎo)體裝置包括位于底層的第二襯底和位于中間的第二器件層，以及位于頂層的第二鍵合層，所述第二鍵合層包括一個(gè)或多個(gè)第二焊墊，所述第二鍵合層與所述第一鍵合層鍵合連接，且所述第一焊墊與第二焊墊鍵和連接；以及 使所述第一外接焊墊暴露的通孔，所述通孔的四周填充有介電質(zhì)，所述通孔的中間填充有與所述第一外接焊墊電連接的金屬。
2.根據(jù)權(quán)利要求1所述的三維封裝結(jié)構(gòu)，其特征在于，所述第一半導(dǎo)體裝置的厚度為2um-200umo
3.根據(jù)權(quán)利要求1所述的三維封裝結(jié)構(gòu)，其特征在于，所述通孔貫穿所述第一襯底和第一器件層，或貫穿所述第二半導(dǎo)體裝置。
4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的三維封裝結(jié)構(gòu)，其特征在于，所述第一半導(dǎo)體裝置包括一個(gè)或多個(gè)系統(tǒng)級(jí)芯片。
5.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的三維封裝結(jié)構(gòu)，其特征在于，所述第二半導(dǎo)體裝置包括一個(gè)或多個(gè)存儲(chǔ)器芯片。
6.根據(jù)權(quán)利要求1或2所述的三維封裝結(jié)構(gòu)，其特征在于，所述第二半導(dǎo)體裝置的厚度為 2um_200um。
7.—種三維封裝結(jié)構(gòu)的制造方法，其特征在于，包括下列步驟: 形成第一半導(dǎo)體裝置，所述第一半導(dǎo)體裝置包括位于底層的第一襯底和位于中間的第一器件層，以及位于頂層的第一鍵合層，所述第一鍵合層包括一個(gè)或多個(gè)第一焊墊，所述第一鍵合層還包括一個(gè)或多個(gè)與所述第一器件層的器件電連接的第一外接焊墊； 形成第二半導(dǎo)體裝置，所述第二半導(dǎo)體裝置包括位于底層的第二襯底和位于中間的第二器件層，以及位于頂層的第二鍵合層，所述第二鍵合層包括一個(gè)或多個(gè)第二焊墊； 將第一半導(dǎo)體裝置的第一鍵合層和第二半導(dǎo)體裝置的第二鍵合層鍵合連接，所述第一焊墊與第二焊墊鍵和連接； 形成使所述第一外接焊墊暴露的通孔； 在所述通孔中沉積介電質(zhì)層； 在所述介電質(zhì)層中形成與所述第一外接焊墊相接觸的凹槽，使得所述第一外接焊墊暴露出來(lái)； 在所述凹槽中沉積金屬，使得所述金屬與所述第一外接焊墊形成電連接。
8.根據(jù)權(quán)利要求7所述的三維封裝結(jié)構(gòu)的制造方法，其特征在于，所述通孔貫穿所述第一襯底和第一器件層，在形成使所述第一外接焊墊暴露的通孔之前，將鍵合連接的第一半導(dǎo)體裝置中的第一襯底進(jìn)行減薄。
9.根據(jù)權(quán)利要求7所述的三維封裝結(jié)構(gòu)的制造方法，其特征在于，所述通孔貫穿所述第二半導(dǎo)體裝置，在形成使所述第一外接焊墊暴露的通孔之前，將鍵合連接的第二半導(dǎo)體裝置中的第二襯底進(jìn)行減薄。
10.根據(jù)權(quán)利要求7至9中任一項(xiàng)所述的三維封裝結(jié)構(gòu)的制造方法，其特征在于，所述第一半導(dǎo)體裝置包括一個(gè)或多個(gè)系統(tǒng)級(jí)芯片。
11.根據(jù)權(quán)利要求7至9中任一項(xiàng)所述的三維封裝結(jié)構(gòu)的制造方法，其特征在于，所述第二半導(dǎo)體裝置包括一個(gè)或`多個(gè)存儲(chǔ)器芯片。
【文檔編號(hào)】H01L27/04GK103779351SQ201210408830
【公開(kāi)日】2014年5月7日 申請(qǐng)日期:2012年10月23日 優(yōu)先權(quán)日:2012年10月23日
【發(fā)明者】趙立新 申請(qǐng)人:格科微電子（上海）有限公司