專利名稱：一種mom電容的制造方法
技術領域：
本發(fā)明涉及半導體集成電路制造領域，尤其涉及一種金屬-氧化物-金屬(metal-oxide-meter,簡稱Μ0Μ)電容的制造方法。
背景技術：
在半導體集成電路中，與電路制作在同一芯片上的集成電容被廣泛地應用。其形式主要有金屬-絕緣體-金屬(metal-insulator-metal,簡稱MIM)和MOM電容兩種，其中，MIM電容使用上下層金屬作為電容極板，至少需使用2層金屬，其電容量主要由電容所占面積決定，因此，在需要大電容的場合中使用M頂電容會引起成本大大增加；而MOM電容采用指狀結構和疊層相結合的方法可以在相對較小的面積上制作容量更大的電容，因此，在設計大容量集成電容時設計者更青睞這類電容。MOM指狀結構電容在同一金屬層內制作電容的兩個電極，每個電極延伸出數(shù)個指·狀極板，兩個電極的指狀極板相互平行且以相互交錯的形式放置，這些交錯放置的指狀極板之間以當前層的層間介質作為絕緣層形成MOM電容。為了增加電容量，還可以用相同的結構旋轉一定角度制作在當前MOM電容的上層金屬或者下層金屬之中而形成疊層的結構，同一電極不同層的金屬可以通過通孔層連接形成一個整體。這樣的一個疊層MOM電容包含層間電容以及上下金屬層之間的電容，可以進一步提高集成電容的電容量。根據(jù)平板電容的計算公式電容量=真空介電常數(shù)XkX面積/極板間距。即電容量與絕緣層介質的相對介電常數(shù)k以及金屬極板面積成正比，與兩極板間的距離成反比。由于特定工藝中，k值固定，金屬間距受設計規(guī)則和工藝限制，上述的指狀加疊層結構的電容若要提高電容量，只能通過增加指狀極板的長度或者數(shù)量或者增加堆疊金屬層的方法來增加電容量。前者將導致電容面積增加，后者會使其所占據(jù)的金屬層增加并且對電路的后端布局布線產生影響。因此，如何通過一種有效的手段在提高MOM電容容量的同時又可以減小電容所占芯片面積，是業(yè)界急需解決的問題。

發(fā)明內容
本發(fā)明的目的在于提供一種MOM電容的制造方法，該方法通過使用雙重圖形化(double pattern)工藝,分別形成金屬-氧化物-金屬電容(MOM)的兩個電極，從而得到小于設計規(guī)則及光刻工藝約束的極板間間距。為解決上述問題，本發(fā)明提供了一種金屬-氧化物-金屬電容(MOM)的制造方法，其特征在于，包括
一種MOM電容的制造方法,其中，所述MOM電容包括第一電極和第二電極,所述第一電極和第二電極均采用指狀結構，分別由數(shù)個相互平行的指狀極板單端相連而成，所述第一電極與第二電極相對交錯排布，位于同層絕緣介質中；其特征在于，所述制造方法包括如下步驟
提供一半導體基底；在所述半導體基底上沉積絕緣介質層；
通過兩次圖形化工藝，在所述絕緣介質層中分別形成代表第一電極圖形的第一溝槽和代表第二電極圖形的第二溝槽；
在所述第一溝槽和第二溝槽中填充金屬，形成第一電極與第二電極。優(yōu)選的，在所述絕緣介質層中形成代表第一電極圖形的第一溝槽和代表第二電極圖形的第二溝槽的步驟包括
A.在所述絕緣介質層上沉積硬掩膜介質層；
B.在所述硬掩膜介質層上涂布第一光刻膠層，通過光刻、刻蝕，對所述硬掩膜介質層進行第一次圖形化，利用在所述硬掩膜介質層上形成的第一凹槽定義第一電極圖形； C.去除剩余第一光刻膠層，在所述硬掩膜介質層及絕緣介質層表面涂布第二光刻膠層，通過光刻、刻蝕，對所述硬掩膜介質層進行第二次圖形化，利用第二次圖形化中在所述硬掩膜介質層上形成的第二凹槽定義第二電極圖形；
D.去除剩余第二光刻膠層，以經過兩次圖形化后的硬掩膜介質層為掩膜，對所述絕緣介質層進行刻蝕，形成第一溝槽和第二溝槽。優(yōu)選的，在所述絕緣介質層中形成代表第一電極圖形的第一溝槽和代表第二電極圖形的第二溝槽的步驟包括
A.在所述絕緣介質層上涂布第一光刻膠層，通過光刻、刻蝕，對所述絕緣介質層進行第一次圖形化，利用在所述絕緣介質層上形成的第一溝槽定義第一電極圖形；
B.去除剩余第一光刻膠層，在所述絕緣介質層及襯底表面涂布第二光刻膠層，通過光亥IJ、刻蝕，對所述絕緣介質層進行第二次圖形化，利用第二次圖形化中在所述絕緣介質層上形成的第二溝槽定義第二電極圖形；
C.去除剩余第二光刻膠層。優(yōu)選的，在所述第一溝槽和第二溝槽中填充的金屬為銅。優(yōu)選的，在所述第一溝槽和第二溝槽中填充金屬銅所使用的工藝是電鍍。優(yōu)選的，在所述半導體基底上沉積絕緣介質層是利用等離子體增強化學氣相沉積技術實現(xiàn)的。優(yōu)選的，在所述溝槽中填充金屬后還包括利用化學機械拋光技術進行平坦化步驟。優(yōu)選的，所述半導體基底包括襯底及形成在所述襯底上的前道器件和N層后道金屬層，其中，N為大于等于零的整數(shù)。本發(fā)明將雙重圖形化(double pattern)工藝應用于MOM電容制造領域,通過兩次圖形化工藝分別形成MOM電容的兩個電極，可以得到小于光刻工藝約束的圖形間距，大大減少了相鄰兩個電極指狀極板之間的距離，從而在提高MOM電容容量的同時又可以減小電容所占芯片面積。從另一個角度理解，通過使用本發(fā)明的制造方法，在實現(xiàn)同樣電容量的情況下，電容占據(jù)的面積更小，或者使用的金屬層數(shù)更少。


圖I是本發(fā)明實施例中MOM電容的結構俯視 圖2是本發(fā)明MOM電容制造方法的一個較佳實施例的流程示意3 17是圖I沿AA’方向剖切用以說明采用本發(fā)明制造方法形成本發(fā)明MOM電容的剖面結構示意圖。
具體實施例方式為使本發(fā)明的內容更加清楚易懂，以下結合說明書附圖，對本發(fā)明的內容作進一步說明。當然本發(fā)明并不局限于該具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內。本發(fā)明利用示意圖對具體結構及方法進行了詳細的表述，在詳述本發(fā)明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本發(fā)明的限定。請參閱圖I，圖I是本發(fā)明實施例中MOM電容的結構俯視圖。如圖所示，該MOM電容包括第一電極7和第二電極8。第一電極7由多根相互平行的指狀極板7a單端相連而成，第二電極8由多根相互平行的指狀極板8a單端相連而成。所述第一電極7和第二電極8以相互交叉的形式相對交錯排列，且位于同一金屬層中，即制作在同層絕緣介質中。所述 第一電極指狀極板7a的寬度小于所述第二電極相鄰指狀極板8a之間的距離且所述第二電極指狀極板8a的寬度小于所述第一電極相鄰指狀極板7a之間的距離。在本實施例中，所述第一電極指狀極板7a的寬度為W1，所述第一電極相鄰指狀極板之間的距離為W3,所述第二電極的指狀極板8a的寬度為W2,所述第二電極相鄰指狀極板之間的距離為W4,第一電極指狀極板和相鄰的第二電極指狀極板之間的距離為W5。為方便說明及比較，本實施例中的版圖尺寸均以O. 13um銅后道互連工藝第二金屬層的版圖設計規(guī)則為基礎。雖然各廠商就該技術設計規(guī)則的相關數(shù)據(jù)會有些微差距，但并不影響對于本發(fā)明保護范圍的闡述。在傳統(tǒng)的制造工藝中，上述第一電極指狀極板7a的寬度W1和第二電極的指狀極板8a的寬度W2都必須大于等于最小設計規(guī)則尺寸O. 2um,第一電極相鄰指狀極板間的距離W3,第二電極相鄰指狀極板間的距離W4以及相鄰兩電極指狀極板間的距離W5必須大于等于最小設計規(guī)則尺寸O. 21um。由此我們可以看出，如果能通過改變工藝方法減少相鄰兩電極指狀極板之間的間距，在本實施例中為W5，使其小于最小設計規(guī)則，就可以增加電容量，同時達到縮小pitch,減少面積的目的?，F(xiàn)結合附圖2 15，通過一個具體實施例對本發(fā)明形成圖I所述MOM電容的一種新制造方法進行詳細說明。圖2為本發(fā)明MOM電容制造方法的一個較佳實施例的流程示意圖。在本實施例中，MOM電容制造方法包括步驟SOl S07，步驟SOl S07分別通過附圖3_15予以體現(xiàn)，附圖3-15為圖I所示MOM電容沿AA’方向的剖面結構示意圖。請參閱圖2，如圖所示，在本發(fā)明的該實施例中，MOM電容制造方法包括如下步驟 步驟SOl :請參閱圖3，提供一半導體基底I，所述半導體基底包括襯底以及形成在所述
襯底上的前道器件和N層后道金屬層(圖中未示)，其中，N為大于等于零的整數(shù)。當N為零時，所述半導體基底僅包括襯底及形成在所述襯底上的前道器件。步驟S02 :仍參閱圖3，在所述半導體基底I上利用等離子體增強化學氣相沉積(PECVD)技術沉積絕緣介質層2，所述絕緣介質層的材料可以為二氧化硅。步驟S03 :仍參閱圖3，在所述絕緣介質層表面利用等離子體增強化學氣相沉積(PECVD)技術沉積硬掩膜介質層3，所述硬掩膜介質層的材料可以為氮化硅。
步驟S04，請參閱圖3及圖4，首先，在所述硬掩膜介質層3上涂布第一光刻膠層4，利用第一掩膜版乂對所述光刻膠進行曝光、顯影；然后以經過曝光、顯影后的光刻膠為掩膜，對所述硬掩膜介質層3進行刻蝕，實現(xiàn)硬掩膜介質層的第一次圖形化，利用在所述硬掩膜介質層3上形成的第一凹槽T1定義第一電極圖形。所述第一凹槽的寬度為W1,與所述第一電極指狀極板7a的寬度相對應，在本實施例中采用最小設計規(guī)則尺寸O. 2um。相鄰兩第一凹槽間的距離為W3,與所述第一電極相鄰指狀極板之間的距離相對應，該距離只要在大于第二電極指狀極板寬度的同時滿足大于等于最小設計規(guī)則尺寸O. 2Ium即可，在第二電極指狀極板寬度也采用最小設計規(guī)則尺寸O. 2um的情況下，該距離只要大于等于O. 2Ium即可，本實施例中選用O. 44um。步驟S05，請參閱圖5，首先，去除剩余的第一光刻膠層，然后在所述硬掩膜介質層3及絕緣介質層2表面進行第二光刻膠層5的涂布；接著參閱圖6及圖7，利用第二掩膜版M2對所述光刻膠進行曝光、顯影，并以經過曝光、顯影后的光刻膠為掩膜，對經過第一次圖形化后留存的所述硬掩膜介質層3進行刻蝕，實現(xiàn)硬掩膜介質層的第二次圖形化，利用第二次圖形化中在所述硬掩膜介質層3上形成的第二凹槽T2定義第二電極圖形。所述第二凹槽的寬度為W2,與所述第二電極指狀極板8a的寬度相對應，本實施例中采用最小設計規(guī)則尺寸0.2um。相鄰兩第二凹槽間的距離為W4，與所述第二電極相鄰指狀極板之間的距離相對應，該距離只要在大于第一電極指狀極板寬度的同時滿足大于等于最小設計規(guī)則尺寸O. 21um即可，在本實施例中，具體選用O. 44um。為達到較好的技術效果，第二凹槽和相鄰的第一凹槽之間的距離均為W5,與第二電極指狀極板和相鄰的第一電極指狀極板間的距離相對應，在本實施例中具體為((O. 44-0. 2)/2)um,即O. 12um。經常，由于受到工藝的影響，也會出現(xiàn)第二凹槽和相鄰的第一凹槽之間的距離不一致的情況，這些情況也應理解為被涵蓋在本發(fā)明的保護范圍之內。步驟S06，請參閱圖8及圖9，去除剩余第二光刻膠層，以經過兩次圖形化后的硬掩膜介質層3為掩膜，對所述絕緣介質層進行刻蝕，在所述絕緣介質層中形成了暴露襯底的代表第一電極圖形的第一溝槽T3和代表第二電極圖形的第二溝槽T4 ；
步驟S07，請參閱圖10，首先利用物理氣相沉積(PVD)技術在所述第一溝槽T3和第二溝槽!^內沉積擴散阻擋層(圖中未示)，所述擴散阻擋層的材料可以為TaN/Ta;然后，利用電鍍技術對所述第一溝槽T3和第二溝槽T4進行金屬填充，填充的金屬為銅；最后，利用化學拋光工藝對銅金屬層進行平坦化，同時去除溝槽外的擴散阻擋層以及硬掩膜介質層3，最終形成第一電極7與第二電極8。進一步的，本發(fā)明還提供了另外一種制造方法，與上述實施例的區(qū)別在于，在完成步驟S02后，直接在所述絕緣介質層2上涂布第一光刻膠層4，請參閱圖11與圖12，利用第一掩膜版M1對所述光刻膠進行曝光、顯影；然后以經過曝光、顯影后的光刻膠為掩膜，對所述絕緣介質層進行刻蝕，實現(xiàn)絕緣介質層的第一次圖形化，利用在所述絕緣介質層2上形成的第一溝槽T3定義第一電極圖形。接著，請參閱圖13，去除剩余的第一光刻膠層，再在所述絕緣介質層2及襯底I表面進行第二光刻膠層5的涂布；接著請參閱圖14與圖15，利用第二掩膜版M2對所述光刻膠進行曝光、顯影，并以經過曝光、顯影后的光刻膠為掩膜，對經過第一次圖形化后留存的所述絕緣介質層2進行刻蝕，實現(xiàn)絕緣介質層的第二次圖形化，利用第二次圖形化中在所述絕緣介質層3上形成的第二溝槽T4定義第二電極圖形。最后，可參閱圖16與圖17，首先去除剩余的第二光刻膠層，最后進入擴散阻擋層的沉積，金屬銅的填充和平坦化步驟，最終實現(xiàn)第一電極7和第二電極8的制造。在該實施例中兩次圖形化所使用的掩膜版以及對準方式均與上述實施例相同，因此，所得到的各圖形尺寸也與上述實施例一致。根據(jù)圖形轉移機理，從上述說明中可以看出，通過這兩個實施例所最終得到的第一電極指狀極板7a的寬度W1為O. 2 um，第二電極的指狀極板8a的寬度W2為O. 2 um，相鄰兩電極指狀極板間的距離W5為O. 12um。在這兩個實施例中，同一電極相鄰兩個指狀極板之間的距離均選用了 O. 44um,遠大于最小設計規(guī)則尺寸O. 21um，極大地緩解刻蝕壓力，當然，這兩個實施例中的該數(shù)值可以更小，理論上等于O. 21um即可，所以最終所得到的相鄰兩電極指狀極板間的距離W5也可以更小。根據(jù)平板電容的計算公式，電容量=真空介電常數(shù)XkX面積/極板間距。在均采用最小設計規(guī)則尺寸的情況下，利用傳統(tǒng)制造工藝得到的相鄰兩個電極指狀極板間的距·之間的距離僅為O. 12um,后者單位面積的電容密度為前者的2. 05倍。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視權利要求書所界定者為準。
權利要求
1.一種MOM電容的制造方法,其中,所述MOM電容包括第一電極和第二電極,所述第一電極和第二電極均采用指狀結構，分別由數(shù)個相互平行的指狀極板單端相連而成，所述第一電極與第二電極相對交錯排布，位于同層絕緣介質中； 其特征在于，所述制造方法包括如下步驟 提供一半導體基底； 在所述半導體基底上沉積絕緣介質層； 通過兩次圖形化工藝，在所述絕緣介質層中分別形成代表第一電極圖形的第一溝槽和代表第二電極圖形的第二溝槽； 在所述第一溝槽和第二溝槽中填充金屬，形成第一電極與第二電極。
2.如權利要求I所述的一種MOM電容的制造方法，其特征在于，在所述絕緣介質層中形成代表第一電極圖形的第一溝槽和代表第二電極圖形的第二溝槽的步驟包括 A.在所述絕緣介質層上沉積硬掩膜介質層； B.在所述硬掩膜介質層上涂布第一光刻膠層，通過光刻、刻蝕，對所述硬掩膜介質層進行第一次圖形化，利用在所述硬掩膜介質層上形成的第一凹槽定義第一電極圖形； C.去除剩余第一光刻膠層，在所述硬掩膜介質層及絕緣介質層表面涂布第二光刻膠層，通過光刻、刻蝕，對所述硬掩膜介質層進行第二次圖形化，利用第二次圖形化中在所述硬掩膜介質層上形成的第二凹槽定義第二電極圖形； D.去除剩余第二光刻膠層，以經過兩次圖形化后的硬掩膜介質層為掩膜，對所述絕緣介質層進行刻蝕，形成第一溝槽和第二溝槽。
3.如權利要求I所述的一種MOM電容的制造方法，其特征在于，在所述絕緣介質層中形成代表第一電極圖形的第一溝槽和代表第二電極圖形的第二溝槽的步驟包括 A.在所述絕緣介質層上涂布第一光刻膠層，通過光刻、刻蝕，對所述絕緣介質層進行第一次圖形化，利用在所述絕緣介質層上形成的第一溝槽定義第一電極圖形； B.去除剩余第一光刻膠層，在所述絕緣介質層及襯底表面涂布第二光刻膠層，通過光亥IJ、刻蝕，對所述絕緣介質層進行第二次圖形化，利用第二次圖形化中在所述絕緣介質層上形成的第二溝槽定義第二電極圖形； C.去除剩余第二光刻膠層。
4.如權利要求I所述的一種MOM電容的制造方法，其特征在于，在所述第一溝槽和第二溝槽中填充的金屬為銅。
5.如權利要求4所述的一種MOM電容的制造方法，其特征在于，在所述第一溝槽和第二溝槽中填充金屬銅所使用的工藝是電鍍。
6.如權利要求I所述的一種MOM電容的制造方法，其特征在于，在所述半導體基底上沉積絕緣介質層是利用等離子體增強化學氣相沉積技術實現(xiàn)的。
7.如權利要求I所述的一種MOM電容的制造方法，其特征在于，在所述溝槽中填充金屬后還包括利用化學機械拋光技術進行平坦化步驟。
8.如權利要求I所述的一種MOM電容的制造方法，其特征在于，所述半導體基底包括襯底及形成在所述襯底上的前道器件和N層后道金屬層，其中，N為大于等于零的整數(shù)。
全文摘要
本發(fā)明提供一種MOM電容的制造方法，其包括提供一半導體基底；在所述半導體基底上沉積絕緣介質層；通過兩次圖形化工藝，在所述絕緣介質層中分別形成代表第一電極圖形的第一溝槽和代表第二電極圖形的第二溝槽；在所述第一溝槽和第二溝槽中填充金屬，形成第一電極與第二電極。通過本發(fā)明的方法，可以得到小于光刻工藝約束的圖形間距，大大減少了相鄰兩個電極指狀極板之間的距離，從而在提高MOM電容容量的同時又可以減小電容所占芯片面積。
文檔編號H01L21/02GK102881564SQ20121040498
公開日2013年1月16日 申請日期2012年10月22日 優(yōu)先權日2012年10月22日
發(fā)明者王全, 全馮溪, 姚樹歆 申請人:上海集成電路研發(fā)中心有限公司