專利名稱：多層金屬-氧化硅-金屬電容器的制作方法
技術領域：
本發(fā)明涉及半導體制造技術領域，尤其涉及一種多層金屬-氧化硅-金屬電容器的制作方法。
背景技術：
電容器是集成電路中的重要組成單元，廣泛運 用于存儲器、微波、射頻、智能卡、高壓和濾波等芯片中。在芯片中廣為采用的電容器構造是平行于硅片襯底的金屬-絕緣體-金屬(MIM,Metal-Insulator-Metal)電容器。其中金屬是制作工藝易與金屬互連工藝相兼容的銅、鋁等，絕緣體則是氮化硅、氧化硅等高介電常數(k)的電介質材料。改進高k電介質材料的性能是提高電容器性能的主要方法之一。等離子體增強型化學氣相沉積方法(PECVD, Plasma Enhanced Chemical VaporDeposition)因其沉積溫度低而被廣泛用于金屬互連工藝中的薄膜沉積。利用PECVD方法制作的氮化硅薄膜內殘留大量的硅氫鍵(Si-H)，使其內存在較多電荷，這導致該氮化硅薄膜在電性厚度方面的均勻性較差，而利用該氮化硅薄膜制作的MM電容器在擊穿電壓、漏電流等各電特性方面也會相應較差。中國專利CN101577227A介紹了一種改進鋁-氮化硅-鉭化物電容器性能的方法，通過含氧氣體處理該氮化硅薄膜，可以有效地減少氮化硅薄膜內殘留的硅氫鍵，從而有效地改善了電容器的性能。然而，隨著半導體集成電路制造技術的不斷進步，性能不斷提升的同時也伴隨著器件小型化，微型化的進程。越來越先進的制程，要求在盡可能小的區(qū)域內實現盡可能多的器件，獲得盡可能高的性能。因此，如何在有限的面積下獲得高密度的電容成為一個非常有吸引力的課題。而上述中國專利CN101577227A中并沒有獲得高密度的電容。垂直于娃片襯底的金屬-氧化物-金屬(MOM,Metal-Oxide-Metal)電容器由于能在較小的芯片面積內實現較大電容而成為目前研究的熱點。其中的氧化物通常為氧化硅，但在實際應用中也可包括氮化硅等高介電常數(k)的電介質材料。MOM電容器制作工藝與金屬互連工藝的兼容性比較好，電容器兩級的外連可以和金屬互連工藝同步實現。不過，利用PECVD制作氧化硅薄膜也會有大量的硅氫鍵(Si-H)殘留在氧化硅薄膜中，從而影響MOM電容器的性能。中國專利CN111654. I介紹了一種制作MOM電容器的工藝方法。其中的氧化硅采用傳統(tǒng)的PECVD工藝制作。大量的硅氫鍵(Si-H)殘留在氧化硅薄膜中。雖然該制作方法對傳統(tǒng)PECVD工藝制作的氧化硅進行了含氧氣體處理，以減少氧化硅薄膜中殘留的硅氫鍵。然而，該方法制備的氧化硅薄膜中仍然殘留有大量的硅氫鍵(Si-H)，不能滿足高性能MOM電容器的需求。因此，有必要進一步改進聞k電介質材料的性能和提聞MOM電容器的性能，從而滿足不斷微型化的芯片對高性能電容器的要求
發(fā)明內容
本發(fā)明的目的在于提供一種多層金屬-氧化娃-金屬電容器的制作方法，以改進MOM電容器的性能。為解決上述問題，本發(fā)明提出一種多層金屬-氧化硅-金屬電容器的制作方法，包括如下步驟步驟I，提供襯底；步驟2，在所述襯底上沉積低K值介質層；步驟3，對所述低K值介質層進行光刻及刻蝕，在其上形成MOM電容器槽；步驟4，通過等離子體增強化學氣相沉積和含氮氣體處理兩步循環(huán)的方式在所述MOM電容槽中形成氧化硅；
步驟5，在上述化學機械研磨后的結構表面再次沉積低K值介質層；步驟6，通過光刻和刻蝕在低k值介質層中分別形成互連金屬槽及電容金屬槽，其中，電容金屬槽位于氧化硅上方且電容金屬槽的底部連通至氧化硅，互連金屬槽用于后續(xù)形成互連；步驟7，在所述互連金屬槽及電容金屬槽中填充金屬；重復步驟2至步驟7?？蛇x的，所述等離子體增強化學氣相沉積采用的反應氣體包括硅烷和一氧化二氮?？蛇x的，所述硅烷的流量在500sccm至600sccm之間，所述一氧化二氮的流量在9000sccm至15000sccm之間,娃燒與一氧化二氮的流量比為1:15至1:30之間,成膜速率在1500納米/分鐘至5000納米/分鐘之間?？蛇x的，所述含氮氣體包括一氧化氮、一氧化二氮或氮氣。并且優(yōu)選地為氮氣。
可選的,所述含氮氣體處理所采用的含氮氣體流量在2000sccm至6000sccm之間，處理溫度在300攝氏度至600攝氏度之間?？蛇x的，所述通過等離子增強化學氣相沉積和含氮氣體處理兩步循環(huán)的方式形成氧化硅的過程中，每次沉積的氧化硅厚度為I納米至10納米。與現有技術相比，本發(fā)明通過先形成低k值介質和高k值氧化硅的混合層；再利用傳統(tǒng)工藝的光刻蝕刻分別在低K值介質及高k值氧化硅中形成互連金屬槽及電容金屬槽，并在槽中填充金屬；重復上述步驟在高k值氧化硅區(qū)域實現了多層MOM電容結構，在其他區(qū)域實現低k值互連。其中，高k值氧化硅的形成采用PECVD沉積和含氮氣體處理循環(huán)進行的方式，能有效去除氧化硅中的硅氫鍵。與傳統(tǒng)的單一 k值介質結構相比，本發(fā)明既能有效提高層內電容器的電容，又改善了 MOM電容器的擊穿電壓、漏電流等各電特性，以及各器件間的電學均勻性。通過采用垂直電容結構，還能有效提高電容器密度，從而在較小的芯片面積內實現較大電容。


圖I為本發(fā)明實施例形成多層MOM電容的方法流程圖；圖2A 圖2G為本發(fā)明實施例形成多層MOM電容的方法的各步驟對應的器件結構示意圖。
具體實施例方式以下結合附圖和具體實施例對本發(fā)明提出的多層金屬-氧化硅-金屬電容器的制作方法作進一步詳細說明。根據下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用于方便、明晰地輔助說明本發(fā)明實施例的目的。本發(fā)明的核心思想在于，提供一種多層金屬-氧化娃-金屬電容器的制作方法，該方法通過先形成低k值介質和高k值氧化硅的混合層；再利用傳統(tǒng)工藝的光刻蝕刻分別在低K值介質及高k值氧化硅中形成互連金屬槽及電容金屬槽，并在槽中填充金屬；重復上述步驟在高k值氧化硅區(qū)域實現了多層MOM電容結構，在其他區(qū)域實現低k值互連。其中，高k值氧化硅的形成采用PECVD沉積和含氮氣體處理循環(huán)進行的方式，能有效去除氧化硅中的硅氫鍵。與傳統(tǒng)的單一 k值介質結構相比，本發(fā)明既能有效提高層內電容器的電容，又改善了 MOM電容器的擊穿電壓、漏電流等各電特性，以及各器件間的電學均勻性。通過采用垂直電容結構，還能有效提高電容器密度，從而在較小的芯片面積內實現較大電容。

請參考圖I以及圖2A至圖2G，其中，圖I為本發(fā)明實施例形成多層MOM電容的方法流程圖，圖2A 圖2G為本發(fā)明實施例形成多層MOM電容的方法的各步驟對應的器件結構示意圖，結合圖I以及圖2A至圖2G，本發(fā)明提供的多層金屬-氧化硅-金屬電容器的制作方法，包括如下步驟步驟I :提供襯底101 ;本實施例中所提供的襯底101可以為單純的硅襯底，也可以為表面已形成半導體器件的娃襯底；步驟2，在所述襯底101上沉積低K值介質層102，如圖2A所示；所述低k值介質層102采用化學氣相沉積或旋轉涂覆工藝形成，介電常數為2 3 ;步驟3，對所述低K值介質層102進行光刻及刻蝕，在其上形成MOM電容器槽200，如圖2B所示；所述MOM電容器槽200的底部暴露出襯底101表面；步驟4，通過等離子體增強化學氣相沉積和含氮氣體處理兩步循環(huán)的方式在所述MOM電容槽200中形成氧化硅103，如圖2C所示；具體地，先通過等離子體增強化學氣相沉積和含氮氣體處理兩步循環(huán)的方式形成氧化硅103，所述氧化硅103覆蓋所述低K值介質102層及所述MOM電容器槽200 ;然后利用化學機械研磨去除露出在所述MOM電容器槽200外的多余的氧化硅103。為了改善傳統(tǒng)PECVD方法制作的氧化硅薄膜在電性厚度方面的均勻性，本發(fā)明中采用PECVD法沉積氧化硅與含氮氣體處理循環(huán)進行的方式，即沉積一層氧化硅后，隨后進行含氮氣體處理，然后再次沉積氧化硅，再進行含氮氣體處理，如此循環(huán)；每次沉積的氧化硅厚度為I納米至10納米，一直到沉積的氧化硅103達到工藝中需要的厚度為止，然后通過化學機械研磨去除低k值介質層102表面上方多余的氧化硅，形成低k值介質和氧化硅的混合層。其中，PECVD采用的反應氣體包括硅烷和一氧化二氮，反應的工藝條件為硅烷的流量在500sccm至600sccm之間，一氧化二氮的流量在9000sccm至15000sccm之間，娃燒與一氧化二氮的流量比為1:15至1:30之間，成膜速率在1500納米/分鐘至5000納米/分鐘之間；含氮氣體包括一氧化氮、一氧化二氮或氮氣；并且優(yōu)選地為氮氣；含氮氣體處理所采用的含氮氣體流量在2000SCCm至6000SCCm之間，處理溫度在300攝氏度至600攝氏度之間。通過沉積一薄層的氧化硅并緊接著對其進行含氮氣體處理，可以充分地去除氧化硅薄膜內的硅氫鍵Si-H，如此循環(huán)，可以獲得電性厚度均勻性良好的氧化硅。步驟5，在上述化學機械研磨后的結構表面再次沉積低K值介質層102，如圖2D所示；步驟6，通過光刻和刻蝕在低k值介質層102中分別形成互連金屬槽300及電容金屬槽400,如圖2E所不；其中，電容金屬槽400位于氧化娃103上方且電容金屬槽400的底部連通至氧化硅103，電容金屬槽400用于后續(xù)形成多層MOM電容的電容極板；電容金屬槽400可以均勻開設多個，且電容金屬槽400的深度等于氧化硅103表面上方低k值介質層的厚度，即電容金屬槽400的底部暴露出氧化硅103?；ミB金屬槽300用于后續(xù)形成互連， 其深度可以與電容金屬槽400相同，也可以根據實際工藝需求對互連金屬槽300的個數、大小、深度進行調整。步驟7，在所述互連金屬槽300及電容金屬槽400中填充金屬；該步驟完成后的器件結構如圖2F所示；具體地，該步驟包括在互連金屬槽300及電容金屬槽400內進行銅互連工藝的銅的擴散阻擋層沉積、銅電鍍、銅金屬層化學機械研磨等工藝步驟，完成銅填充。接著，重復步驟2至步驟7，在高k值氧化硅區(qū)域實現多層MOM電容結構，如圖2G所示；具體地，包括以下步驟首先在圖2F所示的結構表面沉積低K值介質層；接著通過光刻和刻蝕，在低k值介質層中形成MOM電容器槽；然后通過等離子體增強化學氣相沉積和含氮氣體處理兩步循環(huán)的方式在所述MOM電容器槽中形成氧化硅；然后在上一步驟完成后的結構的表面再次沉積低K值介質層；接下來在低K值介質層中分別形成互連金屬槽及電容金屬槽，其中，電容金屬槽用于后續(xù)形成電容極板，且與圖2E中的電容金屬槽的位置相對應，互連金屬槽用于形成互連；最后在互連金屬槽及電容金屬槽中填充金屬，從而在高K值氧化硅區(qū)域實現多層MOM電容結構，在其他區(qū)域實現低K值互連。當然，也可以根據需要再次或多次重復步驟2至7直至達到所需的MOM電容層數。
綜上所述，本發(fā)明提供了一種多層金屬-氧化硅-金屬電容器的制作方法，該方法通過先形成低k值介質和高k值氧化硅的混合層；再利用傳統(tǒng)工藝的光刻蝕刻分別在低K值介質及高k值氧化硅中形成互連金屬槽及電容金屬槽，并在槽中填充金屬；重復上述步驟在高k值氧化硅區(qū)域實現了多層MOM電容結構，在其他區(qū)域實現低k值互連。其中，高k值氧化硅的形成采用PECVD沉積和含氮氣體處理循環(huán)進行的方式，能有效去除氧化硅中的硅氫鍵。與傳統(tǒng)的單一 k值介質結構相比，本發(fā)明既能有效提高層內電容器的電容，又改善了 MOM電容器的擊穿電壓、漏電流等各電特性，以及各器件間的電學均勻性。通過采用垂直電容結構，還能有效提高電容器密度，從而在較小的芯片面積內實現較大電容。顯然，本領域的技術人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。
權利要求
1.一種多層金屬-氧化硅-金屬電容器的制作方法，其特征在于，包括如下步驟 步驟I，提供襯底； 步驟2，在所述襯底上沉積低K值介質層； 步驟3，對所述低K值介質層進行光刻及刻蝕，在其上形成MOM電容器槽； 步驟4，通過等離子體增強化學氣相沉積和含氮氣體處理兩步循環(huán)的方式在所述MOM電容槽中形成氧化硅； 步驟5，在上述化學機械研磨后的結構表面再次沉積低K值介質層； 步驟6，通過光刻和刻蝕在低k值介質層中分別形成互連金屬槽及電容金屬槽，其中，電容金屬槽位于氧化硅上方且電容金屬槽的底部連通至氧化硅，互連金屬槽用于后續(xù)形成互連； 步驟7，在所述互連金屬槽及電容金屬槽中填充金屬； 重復步驟2至步驟7。
2.如權利要求I所述的多層金屬-氧化硅-金屬電容器的制作方法，其特征在于，所述等離子體增強化學氣相沉積采用的反應氣體包括硅烷和一氧化二氮。
3.如權利要求2所述的多層金屬-氧化硅-金屬電容器的制作方法，其特征在于，所述娃燒的流量在500sccm至600sccm之間,所述一氧化二氮的流量在9000sccm至15000sccm之間，硅烷與一氧化二氮的流量比為1:15至1:30之間，成膜速率在1500納米/分鐘至5000納米/分鐘之間。
4.如權利要求I所述的多層金屬-氧化硅-金屬電容器的制作方法，其特征在于，所述含氮氣體包括一氧化氮、一氧化二氮或氮氣。
5.如權利要求I所述的多層金屬-氧化硅-金屬電容器的制作方法，其特征在于，所述含氮氣體處理所采用的含氮氣體流量在2000sccm至6000sccm之間，處理溫度在300攝氏度至600攝氏度之間。
6.如權利要求I所述的多層金屬-氧化硅-金屬電容器的制作方法，其特征在于，所述通過等離子增強化學氣相沉積和含氮氣體處理兩步循環(huán)的方式形成氧化硅的過程中，每次沉積的氧化硅厚度為I納米至10納米。
全文摘要
本發(fā)明公開了一種多層金屬-氧化硅-金屬電容器的制作方法，該方法通過先形成低k值介質和高k值氧化硅的混合層；再利用傳統(tǒng)工藝的光刻蝕刻分別在低K值介質及高k值氧化硅中形成互連金屬槽及電容金屬槽，并在槽中填充金屬；重復上述步驟在高k值氧化硅區(qū)域實現了多層MOM電容結構，在其他區(qū)域實現低k值互連。其中，高k值氧化硅的形成采用PECVD沉積和含氮氣體處理循環(huán)進行的方式，能有效去除氧化硅中的硅氫鍵。與傳統(tǒng)的單一k值介質結構相比，本發(fā)明既能有效提高層內電容器的電容，又改善了MOM電容器的擊穿電壓、漏電流等各電特性，以及各器件間的電學均勻性。
文檔編號H01L21/02GK102779732SQ20121029266
公開日2012年11月14日 申請日期2012年8月16日 優(yōu)先權日2012年8月16日
發(fā)明者周軍, 張月雨, 毛智彪, 王丹 申請人:上海華力微電子有限公司