基底穿孔的制造方法、硅穿孔結(jié)構(gòu)及其電容控制方法
【專利摘要】本發(fā)明公開了一種基底穿孔結(jié)構(gòu)的制造方法、基底穿孔結(jié)構(gòu)以及基底穿孔電容的控制方法?；状┛捉Y(jié)構(gòu)的制造方法包括下列步驟。提供基底，所述基底具有第一表面與第二表面。于基底的第一表面上形成溝槽。于溝槽中填入低電阻材料。于基底的第一表面上形成絕緣層。于基底的第一表面上形成開孔，其中開孔與溝槽的所在位置并不相同。于開孔的側(cè)壁與底部以及第一表面的絕緣層上依序形成氧化物線路層、阻絕層以及導(dǎo)電種子層。以及，于開孔內(nèi)填入導(dǎo)電材料。因此，基底穿孔結(jié)構(gòu)可降低基板的噪音問題。
【專利說明】基底穿孔的制造方法、硅穿孔結(jié)構(gòu)及其電容控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種芯片堆疊技術(shù)，且特別是有關(guān)于一種基底穿孔的制作方法、基底穿孔結(jié)構(gòu)以及基底穿孔電容的控制方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)不斷進(jìn)步，為了提高半導(dǎo)體元件的集成度以及滿足高元件效能的需求，芯片堆疊技術(shù)開始蓬勃發(fā)展。其中，娃穿孔(through-silicon
[0003]-via ;TSV)技術(shù)更被視為應(yīng)用于三維集成電路(3D IC)技術(shù)的新一代連接導(dǎo)線(interconnect)。
[0004]應(yīng)用于集成電路立體堆疊的硅穿孔技術(shù)例如是先行在芯片的基底中形成高深寬比(aspect ratio)的開孔(hole),并于開孔中填入導(dǎo)體材料。然后,進(jìn)行化學(xué)/機(jī)械研磨制程，將開孔外的導(dǎo)體材料移除。接著，將基底的背面移除一部分，以使基底的厚度變薄，并暴露出開孔中的導(dǎo)體材料。之后，將多個(gè)芯片以堆疊的方式接合在一起，并通過開孔中的導(dǎo)體材料而使這些芯片電性連接。
[0005]由于硅穿孔技術(shù)會(huì)貫穿芯片基板，從而使堆疊的芯片能相互傳遞信號，如此作法與傳統(tǒng)在基板表面上制作電路元件的電路布局技術(shù)大不相同。因此，硅穿孔技術(shù)也產(chǎn)生許多新的問題尚待解決，例如:如何精確控制與導(dǎo)電通孔(Via) —同出現(xiàn)的金氧半導(dǎo)體(metal oxide semiconductor ；M0S)電容元件、如何降低兩個(gè)相鄰導(dǎo)電通孔(Via)之間的信號干擾、如何消除基板間噪音等問題也隨之產(chǎn)生。

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供一種基底穿孔結(jié)構(gòu)的制造方法、基底穿孔結(jié)構(gòu)以及基底穿孔電容的控制方法，其通過內(nèi)含低電阻材料的溝槽使基底表面與底部的電位近乎相同，來精確控制導(dǎo)電通孔所產(chǎn)生的耦合電容等元件，改善基板噪音以及通電導(dǎo)孔之間的信號干擾問題。
[0007]本發(fā)明提出一種基底穿孔的制造方法，包括下列步驟。提供基底，基底具有第一表面與第二表面。于基底的第一表面上形成溝槽。于溝槽中填入低電阻材料。于基底的第一表面上依序形成絕緣層。于基底的第一表面上形成開孔，其中開孔與溝槽的所在位置并不相同。于開孔的側(cè)壁與底部以及第一表面的絕緣層上依序形成氧化物線路層、阻絕層以及導(dǎo)電種子層。以及，于開孔內(nèi)填入導(dǎo)電材料。
[0008]該溝槽的位置位于該至少一開孔的位置所對應(yīng)的幾何中心。
[0009]于該至少一開孔內(nèi)填入該導(dǎo)電材料后還包括下列步驟:在該基底的該第一表面上形成一基底連接孔，其中該基底連接孔與該溝槽的所在位置相同。
[0010]在該基底的該第一表面上形成該基底連接孔后還包括:于該基底連接孔內(nèi)填入該低電阻材料或該導(dǎo)電材料。
[0011]該絕緣層為依序形成的第一氮化硅層、第一氧化硅層以及第二氮化硅層。
[0012]于該溝槽中填入該低電阻材料包括下列步驟:在該基底的該第一表面上形成低電阻表層，其中該溝槽中被填入該低電阻表層的該低電阻材料；以及從該第一表面移除該低電阻表層。
[0013]該低電阻材料包括P型硅、η型硅或?qū)щ娊饘佟?br> [0014]該導(dǎo)電材料為銅。
[0015]于該至少一開孔內(nèi)填入該導(dǎo)電材料的方法包括電化學(xué)電鍍(electrochemicalPlating ；ECP)制程或化學(xué)機(jī)械研磨制程(chemical mechanical polishing, CMP)。
[0016]該溝槽或該至少一開孔的直徑為0.1nm到3mm之間。
[0017]該溝槽或該至少一開孔的直徑為Ium到30um之間。
[0018]該溝槽對應(yīng)該至少一開孔的深度比例為0.1%到99.9%。
[0019]該溝槽對應(yīng)該至少一開孔的深度比例為70%到99.9%。
[0020]本發(fā)明提出一種基底穿孔結(jié)構(gòu)，此基底穿孔結(jié)構(gòu)包括基底、溝槽、低電阻材料、絕緣層、至少一個(gè)開孔、氧化物線路層、阻絕層、導(dǎo)電種子層以及導(dǎo)電材料?；拙哂械谝槐砻媾c第二表面。溝槽位于基底的第一表面上。低電阻材料填于溝槽中。絕緣層則于基底的第一表面上。至少一個(gè)開孔位于基底的第一表面上，其中所述開孔與溝槽的所在位置并不相同。氧化物線路層、阻絕層以及導(dǎo)電種子層依序位于開孔的側(cè)壁與底部以及第一表面的絕緣層上。導(dǎo)電材料則填于所述開孔內(nèi)。
[0021]該溝槽的位置位于該至少一開孔位置相對應(yīng)的幾何中心。
[0022]還包括:基底連接孔，位于該基底的該第一表面上，其中該基底連接孔與該溝槽的所在位置相同。
[0023]該基底連接孔內(nèi)包括該低電阻材料或該導(dǎo)電材料。
[0024]該低電阻材料包括P型硅、η型硅或?qū)щ娊饘佟?br> [0025]該導(dǎo)電材料為銅。
[0026]該絕緣層為依序形成的第一氮化硅層、第一氧化硅層以及第二氮化硅層。
[0027]該溝槽或該至少一開孔的直徑為0.1nm到3mm之間。
[0028]該溝槽或該至少一開孔的直徑為Ium到30um之間。
[0029]該溝槽對應(yīng)該至少一開孔的深度比例為0.1 %到99.9%。
[0030]該溝槽對應(yīng)該至少一開孔的深度比例為70 %到99.9 %。
[0031 ] 本發(fā)明提出一種基底穿孔結(jié)構(gòu)，此基底穿孔結(jié)構(gòu)包括基底、絕緣體、溝槽以及多個(gè)開孔?；拙哂械谝槐砻媾c第二表面。絕緣層位于基底的第一表面上。溝槽位于基底的第一表面上，且溝槽填入低電阻材料。這些開孔位于基底的第一表面上，其中所述開孔與所述溝槽的所在位置并不相同，且所述開孔填入導(dǎo)電材料。其中，所述溝槽的所在位置位于所述開孔的位置的幾何中心。
[0032]當(dāng)該些開孔的數(shù)量為4且該些開孔為矩形設(shè)置時(shí)，該溝槽設(shè)置于由該些開孔形成之該矩形的幾何中心。
[0033]當(dāng)該些開孔的數(shù)量為2時(shí)，該溝槽設(shè)置于由該些開孔形成之直線的中間位置。
[0034]該些開孔的側(cè)壁及底部由內(nèi)而外依序配置導(dǎo)電材料、導(dǎo)電種子層、阻絕層以及氧化物線路層。
[0035]本發(fā)明提出一種基底穿孔電容的控制方法，其包括下列步驟。提供基底以及基底穿孔電容，所述基底具有第一表面與第二表面，其中所述基底的第一表面上形成至少一開孔，且所述開孔的側(cè)壁由內(nèi)而外依序配置導(dǎo)電材料、導(dǎo)電種子層、阻絕層以及氧化物線路層，以形成所述基底穿孔電容。施加第一電壓至所述開孔的導(dǎo)電材料。以及，施加第二電壓至所述基底，以控制所述基底穿孔電容。
[0036]還包括下列步驟:于該基底的該第一表面上形成溝槽，其中該至少一開孔與該溝槽的所在位置并不相同；該溝槽中填入低電阻材料；以及通過該溝槽施加該第二電壓至該基底。
[0037]該溝槽的位置位于該至少一開孔的位置所對應(yīng)的幾何中心。
[0038]還包括下列步驟:在該基底的該第一表面上形成一基底連接孔，且于該基底連接孔內(nèi)填入該低電阻材料或該導(dǎo)電材料，其中該基底連接孔與該溝槽的所在位置相同；以及通過該基底連接孔以及該溝槽施加該第二電壓至該基底。
[0039]基于上述，本發(fā)明實(shí)施例之基底穿孔的制造方法及其結(jié)構(gòu)能夠通過內(nèi)含低電阻材料的溝槽而使基底表面與底部的電位近乎相同，從而精確控制硅基底表面至其底部的電位，并使位于開孔側(cè)壁當(dāng)中的金氧半導(dǎo)體(MOS)電容元件可被精確控制，避免從硅基底表面施加的電位因硅基底內(nèi)電阻值而衰減，改善基板噪音以及通電導(dǎo)孔之間的信號干擾問題。
[0040]為讓本發(fā)明之上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說明如下。
【專利附圖】

【附圖說明】
[0041]圖1至圖12是依據(jù)本發(fā)明第一實(shí)施例的基底穿孔結(jié)構(gòu)的制造方法的流程示意圖。
[0042]圖13A到13C是依據(jù)本發(fā)明實(shí)施例中開孔與溝槽的相應(yīng)位置示意圖。
[0043]圖14至圖20是依據(jù)本發(fā)明第二實(shí)施例的基底穿孔結(jié)構(gòu)的制造方法的流程示意圖。
[0044]圖21至圖26是依據(jù)本發(fā)明第三實(shí)施例的基底穿孔結(jié)構(gòu)的制造方法的流程示意圖。
[0045]其中，附圖標(biāo)記:
[0046]100:基底101 ：第一表面
[0047]102:第二表面110:低電阻表層
[0048]120:絕緣層121:第一氮化硅層
[0049]122:第一氧化硅層 123:第二氮化硅層
[0050]130:氧化物線路層 140:阻絕層
[0051]145:導(dǎo)電種子層150:導(dǎo)電層
[0052]160:介電層170:線路層
[0053]180:導(dǎo)電層200:溝槽
[0054]210、220:開孔 211:側(cè)壁
[0055]212:底部230:基底連接孔
[0056]310、320、330、340:開孔
【具體實(shí)施方式】[0057]第一實(shí)施例
[0058]圖1至圖12是依據(jù)本發(fā)明第一實(shí)施例的基底穿孔結(jié)構(gòu)的制造方法的流程示意圖。首先請參照圖1，提供基底100，基底100具有第一表面101與第二表面102。依據(jù)本發(fā)明實(shí)施例，基底100例如是硅基底(例如是晶圓)或是其他合適的半導(dǎo)體基底材料。一般來說，基底100的第一表面101可稱為背表面,且基底100的第二表面102可稱為頂表面。并且，于基底100的第一表面101上形成溝槽(trench) 200。于此，形成溝槽200的方法例如是利用第一表面101上的光阻層作為蝕刻遮罩，且此光阻層在溝槽200的位置上有開口，以蝕刻基底100而形成溝槽200。
[0059]接著，請參照圖2及圖3，于溝槽200中填入低電阻材料。于第一實(shí)施例中，首先于溝槽200中填入低電阻材料的方法例如是在圖2的基底100的第一表面101上形成一層低電阻表層(low resistance ep1-layer) 110,溝槽200便會(huì)被填入低電阻表層110中所含有的低電阻材料。并且，于圖3中，將第一表面101上的低電阻表層110利用研磨法或相關(guān)方式移除，使得溝槽200中填入低電阻材料。于本發(fā)明實(shí)施例中，低電阻材料可以是P型硅、η型娃、導(dǎo)電金屬…等具有較低阻抗值的相關(guān)材料。于符合本發(fā)明實(shí)施例的實(shí)現(xiàn)方式中，可以利用沉積法形成低電阻表層110。
[0060]請參考圖4,于基底100的第一表面101上形成絕緣層120。于本實(shí)施例中，絕緣層120為依序形成的三層絕緣層,本發(fā)明實(shí)施例以第一氮化娃層121、第一氧化娃層122以及第二氮化硅層123作為實(shí)現(xiàn)方式，但本發(fā)明并不以此為限，絕緣層120也可以例如是氧化
娃、氮氧化娃、氧化娃三層堆疊層。
[0061]請參照圖5，于基底100的第一表面101上形成至少一個(gè)開孔(via)。本發(fā)明實(shí)施例以兩個(gè)開孔210、220作為舉例，并且圖5的開孔210、220與溝槽200的所在位置并不相同，但本發(fā)明開孔的數(shù)量并不`受限于此。接著，請參照圖6，于開孔210、220的側(cè)壁與底部以及第一表面101的絕緣層120上依序形成氧化物線路層130、阻絕層140以及導(dǎo)電種子層145。于圖6中，開孔210的側(cè)壁211及底部212、開孔220的側(cè)壁221及底部222皆由外而內(nèi)形成氧化物線路層130、阻絕層140以及導(dǎo)電種子層145。阻絕層140可以是鉭或氮化鉭，但不受限于此。導(dǎo)電種子層145的結(jié)構(gòu)例如是由下列至少一金屬材質(zhì):銅、鎳、鉻、金、錫、銀及上述金屬的合金，所構(gòu)成的單層結(jié)構(gòu)或多層結(jié)構(gòu)。
[0062]請參照圖7與圖8，在形成氧化物線路層130、阻絕層140及導(dǎo)電種子層145之后，便于開孔210、220內(nèi)填入導(dǎo)電材料。于本發(fā)明實(shí)施例中，開孔210、220內(nèi)填入導(dǎo)電材料的方法例如是在圖7中通過電化學(xué)電鍍(electrochemical Plating ；ECP)制程將包含有導(dǎo)電材料(例如，銅，但不受限于此)的導(dǎo)電層150形成在第一表面101上方的導(dǎo)電種子層145上。然后，于圖8中，利用化學(xué)機(jī)械研磨(chemical mechanical polishing, CMP)制程將位于氧化物線路層130以上的導(dǎo)電層150、阻絕層140及導(dǎo)電種子層145移除，而導(dǎo)電材料(銅)已填于開孔210、220內(nèi)。因此，本發(fā)明實(shí)施例的開孔210、220由內(nèi)而外依序配置導(dǎo)電材料、導(dǎo)電種子層145、阻絕層140以及氧化物線路層130。
[0063]請參照圖9，利用CMP制程研磨完畢后，于第一表面101上方的氧化物線路層130上形成介電層160。本發(fā)明實(shí)施例以氮化硅層作為介電層160的適例。接著，請參照圖10，在基底100的第一表面101上形成基底接觸(body contact)孔230，并且，基底連接孔230與溝槽200的所在位置相同。特別注意的是，本發(fā)明實(shí)施例的基底連接孔230的所需深度應(yīng)需深于介電層160、氧化物線路層130以及絕緣層120相加后的厚度，讓此基底連接孔230能夠使溝槽200裸露。
[0064]請參照圖11，形成基底連接孔230之后，應(yīng)用本實(shí)施例如果認(rèn)為有需要的話，可在基底連接孔230的側(cè)壁與底部以及第一表面101上方的介電層160上形成線路層170，當(dāng)然，于某些實(shí)施例中也可以不需要形成線路層170。之后，請參照圖12，于基底連接孔230內(nèi)填入具有導(dǎo)電材料的導(dǎo)電層180以形成導(dǎo)電端。
[0065]有鑒于此，本發(fā)明實(shí)施例所述的基底穿孔結(jié)構(gòu)可利用開孔210、220、內(nèi)部填入低電阻材料的溝槽200以及基底連接孔230來形成金氧半導(dǎo)體(MOS)的電容元件。由于圖12中繪示的導(dǎo)電端導(dǎo)通了內(nèi)部填入低電阻材料的溝槽200，因此基底100表面導(dǎo)電端的電位不會(huì)受到基底100內(nèi)部電阻值的影響而被衰減，使其能夠延伸到基底100的底部，基底100表面至其底部的電位皆可被精確調(diào)整，容易控制位于開孔210、220側(cè)壁當(dāng)中的金氧半導(dǎo)體(MOS)電容元件，進(jìn)而利用上述結(jié)構(gòu)來改善基底100中產(chǎn)生的噪音問題，并降低開孔210、220之間的信號干擾。
[0066]圖1到圖12中所述的溝槽200皆用來使基底100表面至其底部的電位皆可被精確調(diào)整，同時(shí)也可改善開孔之間的噪音問題，因此本發(fā)明實(shí)施例在具備多個(gè)開孔時(shí)，溝槽的位置可設(shè)置位于多個(gè)開孔的位置相對應(yīng)的幾何中心，來同時(shí)對應(yīng)多個(gè)開孔。圖13A到13C是依據(jù)本發(fā)明實(shí)施例中開孔310-340與溝槽200的相應(yīng)位置示意圖。圖13Α到13C是由上往基底的第一表面看去時(shí)的示意圖，因此各個(gè)開孔310及溝槽200皆為一圓點(diǎn)。另外，圖13Α到13C不止適用于第一實(shí)施例，也可同樣適用于下述的第二、第三實(shí)施例。請參照圖13Α，若相鄰的4個(gè)開孔310-340為矩形設(shè)置時(shí)，則溝槽200便放置在矩形的幾何中心處。如圖13Β所示，若相鄰的2個(gè)開孔310-320為直線設(shè)置時(shí)，溝槽200便放置在開孔310到開孔320的中間位置，也就是開孔310-320的幾何中心。如圖13C所示，當(dāng)僅有單一個(gè)開孔310時(shí)，溝槽200放置在相鄰處即可。
[0067]特別說明的是，經(jīng)實(shí)驗(yàn)，本發(fā)明實(shí)施例中所述的溝槽及開孔的直徑約略為0.1nm到 3mm之間。較佳的溝槽及開孔的直徑則為Ium到30um之間。對于溝槽以及開孔在基底當(dāng)中的深度而言，溝槽于基底中的深度對應(yīng)開孔于基底中的深度之比例為0.1 %到99.9 %，也就是溝槽的深度將會(huì)比開孔的深度較短或是相似。較佳的溝槽對應(yīng)開孔的深度比例則為70%到 99.9%。
[0068]承上所述，圖12的基底穿孔結(jié)構(gòu)將會(huì)于開孔210、220側(cè)壁當(dāng)中形成金氧半導(dǎo)體(MOS)電容元件，本發(fā)明可通過上述結(jié)構(gòu)來控制此電容元件改善基底100中產(chǎn)生的噪音問題，并降低開孔210、220之間的信號干擾。因此，本發(fā)明于此提出基底穿孔電容的控制方法(或稱為電壓施加方法)，并以圖12的開孔210側(cè)壁的基底穿孔(TSV)電容做為舉例。
[0069]首先便是提供基底100及基底穿孔電容。圖12的基底穿孔結(jié)構(gòu)會(huì)形成開孔210及開孔220，開孔210的側(cè)壁由內(nèi)而外依序配置導(dǎo)電材料、導(dǎo)電種子層145、阻絕層140以及氧化物線路層130?；状┛纂娙輰⒁蚤_孔210內(nèi)的導(dǎo)電材料作為第一電極，將基板100做為第二電極，并且以開孔210的側(cè)壁具備的介電材料(例如，氧化物線路層130)做為介電層，因而形成基底穿孔電容。
[0070]之后，可施加第一電壓至開孔210的導(dǎo)電材料中，并同時(shí)加第二電壓施加到基底100，來控制此基底穿孔電容。施加第二電壓到基底100的方式則可將第二電壓通過已填入低電阻材料的溝槽200以及基底連接孔230來導(dǎo)引到基底100中，讓基底100表面導(dǎo)電端的電位不會(huì)受到基底100內(nèi)部電阻值的影響而被衰減。其他細(xì)節(jié)則請參考相應(yīng)實(shí)施例的描述。
[0071]此外，上述第一實(shí)施例所公開的實(shí)施例是先行于圖1~3中設(shè)置內(nèi)部填入低電阻材料的溝槽200之后，然后于圖5~8中設(shè)置內(nèi)部填入導(dǎo)電材料的開孔210-220，最后于圖10-12中設(shè)置與溝槽200相連的基底連接孔230，然而應(yīng)用本實(shí)施例者亦可先行設(shè)置開孔，然后再設(shè)置溝槽和基底連接孔，如下述的第二實(shí)施例?；蚴牵景l(fā)明亦可同時(shí)設(shè)置開孔及溝槽，最后再設(shè)置基底連接孔，如下述的第三實(shí)施例，來節(jié)省步驟流程，同時(shí)符合本發(fā)明實(shí)施例的精神并可達(dá)到相同效果。
[0072]第二實(shí)施例
[0073]圖14至圖20是依據(jù)本發(fā)明第二實(shí)施例的基底穿孔結(jié)構(gòu)的制造方法的流程示意圖。第二實(shí)施例與第一實(shí)施例主要差異在于各個(gè)制造步驟的順序調(diào)整，因此此處未提及的細(xì)節(jié)請參閱上述第一實(shí)施例。首先請參照圖14，提供基底100，基底100具有第一表面101與第二表面102。并且,于基底100的第一表面101上形成絕緣層120。于本實(shí)施例中，絕緣層120為依序形成的三層絕緣層，例如是第一氮化硅層121、第一氧化硅層122以及第二氮化娃層123。
[0074]請參照圖15，于基底100的第一表面101上形成至少一個(gè)開孔。本發(fā)明實(shí)施例以兩個(gè)開孔210、220作為舉例。接著，請參照圖16，于開孔210、220的側(cè)壁與底部以及第一表面101上方的絕緣層120上依序形成氧化物線路層130、阻絕層140及導(dǎo)電種子層145。然后，請參照圖17跟圖18，在形成氧化物線路層130、阻絕層140及導(dǎo)電種子層145之后，便分別利用電化學(xué)電鍍制程(圖17)以及化學(xué)機(jī)械研磨(圖18)制程，將包含有導(dǎo)電材料(例如，銅，但不受限于此)的導(dǎo)電層150形成在第一表面101上方的阻絕層140及導(dǎo)電種子層145上，并將位于氧化物線路層130以上的導(dǎo)電層150、阻絕層140及導(dǎo)電種子層145移除，以于開孔210、220內(nèi)填入導(dǎo)電材料。
[0075]請參照圖19，在開孔210、220內(nèi)填入導(dǎo)電材料后，會(huì)先行在第一表面101上方的氧化物線路層130上形成介電層160。然后，于基底100的第一表面101上形成溝槽200,開孔210、220與溝槽200的所在位置并不相同。溝槽200形成后，請參照圖20，于溝槽200內(nèi)填入低電阻材料(例如，P型硅、η型硅或?qū)щ娊饘?。因此，此基底穿孔結(jié)構(gòu)便可將溝槽200視作第一實(shí)施例中的導(dǎo)電端，因而形成金氧半導(dǎo)體的電容元件。
[0076]第三實(shí)施例
[0077]圖21至圖26是依據(jù)本發(fā)明第三實(shí)施例的基底穿孔結(jié)構(gòu)的制造方法的流程示意圖。第三實(shí)施例與前述第一、第二實(shí)施例主要差異在于各個(gè)制造步驟的順序調(diào)整，因此此處未提及的細(xì)節(jié)請參閱上述第一及第二實(shí)施例。首先請參照圖21，提供基底100，基底100具有第一表面101與第二表面102。并且,于基底100的第一表面101上形成絕緣層120。然后，于基底100的第一表面101上同時(shí)形成至少一個(gè)開孔以及溝槽200，本發(fā)明實(shí)施例以兩個(gè)開孔210、220作為舉例。
[0078]請參照圖22，于開孔210、220的側(cè)壁與底部以及第一表面101上方的絕緣層120上依序形成氧化物線路層130、阻絕層140及導(dǎo)電種子層145。此時(shí)，溝槽200的直徑可以設(shè)計(jì)稍小，以使氧化物線路層130、阻絕層140及導(dǎo)電種子層145不會(huì)填入溝槽200中。[0079]請參照圖23及圖24，在形成氧化物線路層130、阻絕層140及導(dǎo)電種子層145之后，便分別利用電化學(xué)電鍍制程(圖23)以及化學(xué)機(jī)械研磨(圖24)制程，將包含有導(dǎo)電材料(銅)的導(dǎo)電層150形成在第一表面101上的導(dǎo)電種子層140上，并將位于氧化物線路層130以上且位于第一表面101上方的導(dǎo)電層150、阻絕層140及導(dǎo)電種子層145移除，以于開孔210、220內(nèi)填入導(dǎo)電材料。
[0080]請參照圖25，于開孔210、220內(nèi)填入導(dǎo)電材料后，便于第一表面101上方的氧化物線路層130上形成介電層160。然后，在基底100的第一表面101上形成基底連接孔230，并且基底連接孔230與溝槽200的所在位置相同。由于第三實(shí)施例中要將溝槽200裸露所需挖掘的深度僅只有氧化物線路層130以及介電層160，因此不需如同第一實(shí)施例一般還要將絕緣層120全部一同挖除。
[0081]請參照圖26，形成基底連接孔230之后，由于基底連接孔230與溝槽200相連，因此便于基底連接孔230內(nèi)填入具有低電阻材料的導(dǎo)電層180。因此，基底穿孔結(jié)構(gòu)中開孔210,220以及基底連接孔230便形成金氧半導(dǎo)體的電容元件，且此電容元件的基底電位可以受到精準(zhǔn)地控制。
[0082]綜上所述，本發(fā)明實(shí)施例所述的基底穿孔的制造方法及其結(jié)構(gòu)能夠通過內(nèi)含低電阻材料的溝槽而使基底表面與底部的電位近乎相同，從而精確控制硅基底表面至其底部的電位，并使位于開孔側(cè)壁當(dāng)中的金氧半導(dǎo)體(MOS)電容元件可被精確控制，避免從硅基底表面施加的電位因硅基底內(nèi)電阻值而衰減，改善基板噪音以及通電導(dǎo)孔之間的信號干擾問題。
[0083]雖然本發(fā)明已以實(shí)施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的變更與修改，故本發(fā)明的保護(hù)范圍以權(quán)利要求書為準(zhǔn)。
【權(quán)利要求】
1.一種基底穿孔的制造方法，其特征在于，包括: 提供基底，該基底具有第一表面與第二表面； 于該基底的該第一表面上形成溝槽； 于該溝槽中填入低電阻材料； 于該基底的該第一表面上形成絕緣層； 于該基底的該第一表面上形成至少一開孔，其中該至少一開孔與該溝槽的所在位置并不相同； 于該至少一開孔的側(cè)壁與底部以及該第一表面上方的該絕緣層上依序形成氧化物線路層、阻絕層及導(dǎo)電種子層；以及 于該至少一開孔內(nèi)填入導(dǎo)電材料。
2.如權(quán)利要求1所述的基底穿孔的制造方法，其特征在于，該溝槽的位置位于該至少一開孔的位置所對應(yīng)的幾何中心。
3.如權(quán)利要求1所述的基底穿孔的制造方法，其特征在于，于該至少一開孔內(nèi)填入該導(dǎo)電材料后還包括下列步驟: 在該基底的該第一表面上形成一基底連接孔，其中該基底連接孔與該溝槽的所在位置相同。
4.如權(quán)利要求1所述的基底穿孔的制造方法，其特征在于，在該基底的該第一表面上形成該基底連接孔后還包括: 于該基底連接孔內(nèi)填入該低電阻材料或該導(dǎo)電材料。
5.如權(quán)利要求1所述的基底穿孔的制造方法，其特征在于，該絕緣層為依序形成的第一氮化娃層、第一氧化娃層以及第二氮化娃層。
6.如權(quán)利要求1所述的基底穿孔的制造方法，其特征在于，于該溝槽中填入該低電阻材料包括下列步驟: 在該基底的該第一表面上形成低電阻表層，其中該溝槽中被填入該低電阻表層的該低電阻材料；以及 從該第一表面移除該低電阻表層。
7.如權(quán)利要求1所述的基底穿孔的制造方法，其特征在于，該低電阻材料包括P型硅、η型硅或?qū)щ娊饘佟?br> 8.如權(quán)利要求1所述的基底穿孔的制造方法，其特征在于，該導(dǎo)電材料為銅。
9.如權(quán)利要求1所述的基底穿孔的制造方法，其特征在于，于該至少一開孔內(nèi)填入該導(dǎo)電材料的方法包括電化學(xué)電鍍制程或化學(xué)機(jī)械研磨制程。
10.如權(quán)利要求1所述的基底穿孔的制造方法，其特征在于，該溝槽或該至少一開孔的直徑為0.1nm到3mm之間。
11.如權(quán)利要求1所述的基底穿孔的制造方法，其特征在于，該溝槽或該至少一開孔的直徑為Ium到30um之間。
12.如權(quán)利要求1所述的基底穿孔的制造方法，其特征在于，該溝槽對應(yīng)該至少一開孔的深度比例為0.1%到99.9%。
13.如權(quán)利要求1所述的基底穿孔的制造方法，其特征在于，該溝槽對應(yīng)該至少一開孔的深度比例為70%到99.9%。
14.一種基底穿孔結(jié)構(gòu)，其特征在于，包括: 基底，該基底具有第一表面與第二表面； 溝槽，位于該基底的該第一表面上； 低電阻材料，填于該溝槽中； 絕緣層，位于該基底的該第一表面上； 至少一開孔，位于該基底的該第一表面上，其中該至少一開孔與該溝槽的所在位置并不相同； 氧化物線路層、阻絕層及導(dǎo)電種子層，依序配置于該至少一開孔的側(cè)壁與底部以及該第一表面上方的該絕緣層上；以及導(dǎo)電材料，填于該至少一開孔內(nèi)。
15.如權(quán)利要求14所述的基底穿孔結(jié)構(gòu)，其特征在于，該溝槽的位置位于該至少一開孔位置相對應(yīng)的幾何中心。
16.如權(quán)利要求14所述的基底穿孔結(jié)構(gòu)，其特征在于，還包括: 基底連接孔，位于該基底的該第一表面上，其中該基底連接孔與該溝槽的所在位置相同。
17.如權(quán)利要求14所述的基底穿孔結(jié)構(gòu)，其特征在于，該基底連接孔內(nèi)包括該低電阻材料或該導(dǎo)電材料。
18.如權(quán)利要求14`所述的基底穿孔結(jié)構(gòu)，其特征在于，該低電阻材料包括P型硅、η型娃或?qū)щ娊饘佟?br> 19.如權(quán)利要求14所述的基底穿孔結(jié)構(gòu)，其特征在于，該導(dǎo)電材料為銅。
20.如權(quán)利要求14所述的基底穿孔結(jié)構(gòu)，其特征在于，該絕緣層為依序形成的第一氮化娃層、第一氧化娃層以及第二氮化娃層。
21.如權(quán)利要求14所述的基底穿孔結(jié)構(gòu)，其特征在于，該溝槽或該至少一開孔的直徑為0.1nm到3mm之間。
22.如權(quán)利要求14所述的基底穿孔結(jié)構(gòu)，其特征在于，該溝槽或該至少一開孔的直徑為Ium到30um之間。
23.如權(quán)利要求14所述的基底穿孔結(jié)構(gòu)，其特征在于，該溝槽對應(yīng)該至少一開孔的深度比例為0.1%到99.9%ο
24.如權(quán)利要求14所述的基底穿孔結(jié)構(gòu)，其特征在于，該溝槽對應(yīng)該至少一開孔的深度比例為70%到99.9%ο
25.一種基底穿孔結(jié)構(gòu)，其特征在于，包括: 基底，該基底具有第一表面與第二表面； 絕緣層，位于該基底的該第一表面上； 溝槽，位于該基底的該第一表面上，且該溝槽填入低電阻材料；以及多個(gè)開孔，位于該基底的該第一表面上，其中該些開孔與該溝槽的所在位置并不相同，且該些開孔填入導(dǎo)電材料， 其中，該溝槽的所在位置位于該些開孔的位置的幾何中心。
26.如權(quán)利要求25所述的基底穿孔結(jié)構(gòu)，其特征在于，當(dāng)該些開孔的數(shù)量為4且該些開孔為矩形設(shè)置時(shí)，該溝槽設(shè)置于由該些開孔形成之該矩形的幾何中心。
27.如權(quán)利要求25所述的基底穿孔結(jié)構(gòu)，其特征在于，當(dāng)該些開孔的數(shù)量為2時(shí)，該溝槽設(shè)置于由該些開孔形成之直線的中間位置。
28.如權(quán)利要求25所述的基底穿孔結(jié)構(gòu)，其特征在于，該些開孔的側(cè)壁及底部由內(nèi)而外依序配置導(dǎo)電材料、導(dǎo)電種子層、阻絕層以及氧化物線路層。
29.一種基底穿孔電容的控制方法，其特征在于，包括: 提供基底以及基底穿孔電容，該基底具有第一表面與第二表面，其中該基底的該第一表面上形成至少一開孔，且該至少一開孔的側(cè)壁由內(nèi)而外依序配置導(dǎo)電材料、導(dǎo)電種子層、阻絕層以及氧化物線路層，以形成該基底穿孔電容； 施加第一電壓至該至少一開孔的導(dǎo)電材料；以及 施加第二電壓至該基底，以控制該基底穿孔電容。
30.如權(quán)利要求29所述的基底穿孔電容的控制方法，其特征在于，還包括下列步驟: 于該基底的該第一表面上形成溝槽，其中該至少一開孔與該溝槽的所在位置并不相同； 該溝槽中填入低電阻材料；以及 通過該溝槽施加該第二電壓至該基底。
31.如權(quán)利要求30所述的基底穿孔電容的控制方法，其特征在于，該溝槽的位置位于該至少一開孔的位置所對應(yīng)的幾何中心。
32.如權(quán)利要求30所述的基底穿孔電容的控制方法，其特征在于，還包括下列步驟: 在該基底 的該第一表面上形成一基底連接孔，且于該基底連接孔內(nèi)填入該低電阻材料或該導(dǎo)電材料，其中該基底連接孔與該溝槽的所在位置相同；以及通過該基底連接孔以及該溝槽施加該第二電壓至該基底。
【文檔編號】H01L21/768GK103531533SQ201210292571
【公開日】2014年1月22日 申請日期:2012年8月16日 優(yōu)先權(quán)日:2012年7月4日
【發(fā)明者】陳邇浩, 林哲歆, 顧子琨 申請人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院