專利名稱：薄膜器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使用了氧化物半導體膜作為有源層的薄膜器件如氧化物半導體薄膜晶體管，及其制備方法。在下文中，將薄膜晶體管稱為“TFT”，且將主要由銦(In)、鎵(Ga)、鋅(Zn)、和氧(O)構(gòu)成的氧化物半導體稱為“ IGZO (In-Ga-Zn-O) ”。
背景技術(shù)：
關(guān)于在其中使用含銦的氧化物半導體作為有源層的TFT，其場效應遷移率要比常規(guī)非晶硅TFT的場效應遷移率高約一位數(shù)。而且，該氧化物半導體膜的帶隙在3eV以上，所以它對可見光是透明的。因此，使用該氧化物半導體膜，當可見光照射時關(guān)斷電流的增長極小。因此，可以獲得具有高開-關(guān)比的TFT。通過利用這樣的性質(zhì)，對于將該氧化物半導體TFT用于像素驅(qū)動元件的高性能液晶顯示器和有機EL顯示器的研究和開發(fā)，正在廣泛地進行著。該氧化物半導體膜的一個特征是還具有多種組成，因此對于各種氧化物半導體膜如IGZO膜、Zn-O膜、In-Si-O膜、和Zn-Sn-O膜的研究和開發(fā)正在進行。當進行對于各種材料的搜尋時，至少含有銦(In)或鋅(Zn)的那些是作為能夠提供良好TFT特性的氧化物半導體膜的主流。特別是，為了達到約IOcmVVs的高場效應遷移率，含銦的氧化物半導體膜是有效的。而且，與使用硅系薄膜的情況相比，在低溫使用氧化物半導體膜制成優(yōu)良的薄膜也是可能的。還進行了嘗試，以通過在塑料襯底上利用低溫膜沉積形成氧化物半導體TFT而獲得撓性顯示器。接下來，作為相關(guān)技術(shù)，將描述常規(guī)技術(shù)的文獻。關(guān)于使用氧化物半導體膜的TFT，NomUra等首先報道了使用IGZO膜作為半導體有源層的TFT (Nomura等，自然，vol. 432，p. 488，(2004):非專利文獻I)。這篇文獻報道了一種通過使用氟系氣體進行等離子體蝕刻的方法，作為氧化物半導體TFT的金屬源/漏電極的圖案化方法。通過使用Ar氣和SF6氣的混合氣體等離子體蝕刻由Ti構(gòu)成的源/漏電極，C-J.Kim等制備了使用IGZO膜作為有源層的氧化物半導體TFT (C-J. Kim等，Electrochemicaland Solid-State Letters, Vol. 12，H95，(2009):非專利文獻 2)。在這篇文獻中公開了 由于當由Ti構(gòu)成的源/漏電極被蝕刻時，在IGZO薄膜的頂面(TFT的背溝道)形成缺氧層，所以TFT的關(guān)斷電流顯著升高。而且，作為進行XPS(X射線光電子能譜)分析的結(jié)果，由于源自In3d的峰從源自In2O3的峰位移向了低能量側(cè)，所以確定了缺氧層即InOx的存在。而且，還公開了 為了降低所升高的關(guān)斷電流，必須用鹽酸溶液進行蝕刻以移除缺氧層。
此外，Kumomi等報道了使用由Mo構(gòu)成的源/漏電極的IGZO氧化物半導體TFT (Kumomi 等,Journal of Display Technology, vol. 5, 531 (2009):非專利文獻 3)。在這個文獻中描述了通過使用CF4氣體等離子體蝕刻由Mo構(gòu)成的源/漏電極之后，在背溝道表面上留下了顆粒狀的表面層，并且這可能是TFT特性的不穩(wěn)定性的原因。通過也用鹽酸溶液進行蝕刻而移除該表面層，獲得穩(wěn)定的特性。T. Arai等報道了在氧化物半導體膜和源/漏電極之間的界面存在著界面層(T. Arai 等，SID’IOTechnical Digest, 69-2, (2010):非專利文獻 4)。這篇文獻公開了 在作為源/漏電極的Ti和作為氧化物半導體膜的IGZO膜之間的界面中，與TiOx —起存在缺少氧的IGZO層。然而,關(guān)于IGZO膜表面的表面層,其中并未提及。在日本未審查專利公布2009-260378(專利文獻I)中公開了對氧化物半導體TFT的源/漏電極的蝕刻。這篇文獻公開了一種制備方法，所述方法用含有氟或氯的氣體進行氧化物半導體TFT溝道的蝕刻。然而，關(guān)于被蝕刻的氧化物半導體膜的表面層，其中并未提 及，并且并未控制表面層。日本未審查專利公布2010-056542 (專利文獻2)和日本未審查專利公布2010-056539(專利文獻3)也公開了在氧化物半導體膜和源/漏電極之間的界面中存在界面層的結(jié)構(gòu)。這些文獻公開了在源/漏電極和IGZO膜之間的界面中存在高載流子密度的緩沖層的結(jié)構(gòu)。所述緩沖層是由以下形成的層具有高缺氧密度的IGZO膜，和IGZO膜與源-漏極金屬的合金，其各自通過沉積而得到。在含銦的氧化物半導體中，目前最為廣泛使用的材料是IGZO(InGaZnO4)。這種材料由氧化銦In2O3、氧化鎵Ga2O3和氧化鋅ZnO的化合物構(gòu)成。在C-J. Kim等的報道(非專利文獻2)中，當對作為沉積在IGZO膜的上部的源/漏電極的金屬材料的Ti圖案化時，使用了作為氟系氣體的3^氣的等離子體。當進行等離子體蝕刻時，將襯底放置在有效的離子蝕刻設(shè)備的陰極電極一側(cè)。在以這種方式制備的氧化物半導體TFT中，關(guān)斷電流升高，因為如上所述在背溝道附近形成了缺氧層。因此，必須通過用鹽酸溶液進行蝕刻移除該缺氧層。由于作為IGZO膜的XPS測量的結(jié)果，In3d的峰從源自不缺氧的In2O3的正常峰位移向了低能量側(cè)，所以檢查到這樣的缺氧層存在。使用鹽酸溶液的這樣的蝕刻導致了工藝成本的增加。而且，存在著由于IGZO膜的過度蝕刻，產(chǎn)量顯著降低的問題，因為對Ti電極和IGZO氧化物半導體膜的選擇性蝕刻是困難的。這些問題也存在于非專利文獻3等的情況中。正如所述，對于由IGZO構(gòu)成的氧化物半導體TFT，IGZO膜表面上的In3d峰很可能從源自In2O3的正常峰位向低能量側(cè)位移。因此，如何抑制該峰向低能量側(cè)位移(即，如何抑制缺氧層的生成)是重要的問題。此外，對于硅系薄膜材料，通過向硅中摻雜磷或硼并將它們用于源極/漏極區(qū)以降低電阻值，可以得到優(yōu)良的歐姆接觸特性。同時，不像硅的情況，在氧化物半導體膜的情況下控制摻雜是困難的，因此在源極/漏極區(qū)中實現(xiàn)優(yōu)良的歐姆接觸特性是困難的。因此，必須單獨地形成低電阻層，例如，如專利文獻2和3的情況，這導致成本增加。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的示例性方面的薄膜器件是一種這樣的薄膜器件，其包括在襯底上的柵電極、在所述柵電極上的柵絕緣膜、在所述柵絕緣膜上的含銦的氧化物半導體膜、以及在所述氧化物半導體膜上的源/漏電極，其中，在氧化物半導體膜的未疊加源/漏電極的部分中的表面層內(nèi)的XPS譜的源自銦3d軌道的峰位，相對于存在于表面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦3d軌道的峰位，向高能量側(cè)位移。根據(jù)本發(fā)明的另一個示例性方面的薄膜器件的制備方法是一種這樣的薄膜器件制備方法，所述方法包括在襯底上形成柵電極；在所述柵電極上形成柵絕緣膜；在所述柵絕緣膜上形成氧化物半導體膜；在所述氧化物半導體膜上沉積源/漏電極金屬膜；和通過使用含有氟的等離子體氣體將源/漏電極金屬膜圖案化以形成源/漏電極，其中所述含有氟的等離子體氣體由電感耦合等離子體源產(chǎn)生，并且將襯底置于地電位電極上以進行所述源/漏電極金屬膜的蝕刻。


圖I是截面圖，示出了根據(jù)第一示例性實施方案的氧化物半導體TFT的結(jié)構(gòu)；·圖2是示出了關(guān)于根據(jù)第一示例性實施方案的氧化物半導體TFT的氧化物半導體膜表面的膜厚方向的XPS譜(In3d)的圖；圖3是示出了關(guān)于根據(jù)第一示例性實施方案的氧化物半導體TFT的氧化物半導體膜表面的膜厚方向的XPS譜(Fls)的圖；圖4是截面圖，示出了根據(jù)第二示例性實施方案的氧化物半導體TFT的結(jié)構(gòu)；圖5是示出了關(guān)于根據(jù)第二示例性實施方案的氧化物半導體TFT的源極/漏極區(qū)的膜厚方向的XPS譜(In3d)的圖；圖6是截面圖，示出了根據(jù)第三示例性實施方案的氧化物半導體TFT的結(jié)構(gòu)；圖7示出了第一截面圖，其示出了根據(jù)第四示例性實施方案的氧化物半導體TFT制備方法，且步驟按照圖7A、圖7B、和圖7C的順序執(zhí)行；圖8示出了第二截面圖，其示出了根據(jù)第四示例性實施方案的氧化物半導體TFT制備方法，且步驟按照圖8A、圖8B、和圖8C的順序執(zhí)行；圖9是示出了關(guān)于根據(jù)第四示例性實施方案的氧化物半導體TFT的源極/漏極區(qū)的膜厚度方向的深度剖面分析結(jié)果的圖(通過XPS分析方法獲得)；圖10是示出了關(guān)于根據(jù)第四示例性實施方案的氧化物半導體TFT的源極/漏極區(qū)的膜厚度方向的XPS譜(源自In3d軌道的峰)的圖；圖11是示出了關(guān)于根據(jù)第四示例性實施方案的氧化物半導體TFT的源極/漏極區(qū)的膜厚度方向的XPS譜(源自Ga2p軌道的峰)的圖；圖12是示出了關(guān)于根據(jù)第四示例性實施方案的氧化物半導體TFT的源極/漏極區(qū)的膜厚度方向的XPS譜(源自Zn2p軌道的峰)的圖；圖13是示出了關(guān)于根據(jù)第四示例性實施方案的氧化物半導體TFT的氧化物半導體膜表面的膜厚度方向的XPS譜(源自Fls軌道的峰)的圖；圖14是示出了關(guān)于根據(jù)第四示例性實施方案的氧化物半導體TFT的氧化物半導體膜表面的膜厚度方向的XPS譜(源自In3d軌道的峰)的圖；圖15是示出了關(guān)于根據(jù)第四示例性實施方案的氧化物半導體TFT的氧化物半導體膜表面的膜厚度方向的XPS譜(源自Ga2p軌道的峰)的圖16是示出了關(guān)于根據(jù)第四示例性實施方案的氧化物半導體TFT的氧化物半導體膜表面的膜厚度方向的XPS譜(源自Zn2p軌道的峰)的圖；圖17是示出了具體通過從關(guān)于根據(jù)第四示例性實施方案的氧化物半導體TFT的氧化物半導體膜表面的膜厚度方向的XPS譜中將源自In3d軌道的峰分離而得到的結(jié)果的圖；圖18是示出了根據(jù)第四示例性實施方案的氧化物半導體TFT的傳輸特性的圖；圖19是示出了根據(jù)第四示例性實施方案的 氧化物半導體TFT的輸出特性的圖；圖20示出了第一截面圖，其示出了根據(jù)第五示例性實施方案的氧化物半導體TFT制備方法，且步驟按照圖20A、圖20B、和圖20C的順序執(zhí)行；圖21示出了第二截面圖，其示出了根據(jù)第五示例性實施方案的氧化物半導體TFT制備方法，且步驟按照圖21A、圖21B、和圖21C的順序執(zhí)行；圖22是示出了關(guān)于根據(jù)第五示例性實施方案的氧化物半導體TFT的源極/漏極區(qū)的膜厚度方向的深度剖面分析結(jié)果的圖(通過XPS分析方法獲得)；圖23是示出了關(guān)于根據(jù)第五示例性實施方案的氧化物半導體TFT的源極/漏極區(qū)的膜厚度方向的XPS譜(源自In3d軌道的峰)的圖；圖24是示出了關(guān)于根據(jù)第五示例性實施方案的氧化物半導體TFT的氧化物半導體膜表面的膜厚度方向的XPS譜(源自Fls軌道的峰)的圖；圖25是示出了關(guān)于根據(jù)第五示例性實施方案的氧化物半導體TFT的氧化物半導體膜表面的膜厚度方向的XPS譜(源自In3d軌道的峰)的圖；圖26是示出了關(guān)于根據(jù)第五示例性實施方案的氧化物半導體TFT的氧化物半導體膜表面的膜厚度方向的XPS譜(源自Ga2p軌道的峰)的圖；圖27是示出了關(guān)于根據(jù)第五示例性實施方案的氧化物半導體TFT的氧化物半導體膜表面的膜厚度方向的XPS譜(源自Zn2p軌道的峰)的圖；圖28是示出了根據(jù)第五示例性實施方案的氧化物半導體TFT的傳輸特性的圖；圖29是示出了根據(jù)第五示例性實施方案的氧化物半導體TFT的輸出特性的圖；圖30是截面圖，示出了根據(jù)第六示例性實施方案的氧化物半導體TFT的結(jié)構(gòu)；圖31是示出了關(guān)于根據(jù)第六示例性實施方案的氧化物半導體TFT的氧化物半導體膜表面的膜厚度方向的XPS譜的圖；圖32是示出了關(guān)于根據(jù)第七示例性實施方案的氧化物半導體TFT的源極/漏極區(qū)的膜厚度方向的XPS譜的圖(在執(zhí)行300°C退火之前)；圖33是示出了關(guān)于根據(jù)第七示例性實施方案的氧化物半導體TFT的源極/漏極區(qū)的膜厚度方向的XPS譜的圖(在執(zhí)行300°C退火之后)；圖34是示出了根據(jù)第七示例性實施方案的氧化物半導體TFT的傳輸特性的圖；且圖35是截面圖，示出了根據(jù)第八示例性實施方案的氧化物半導體TFT制備方法的步驟。
具體實施例方式在下文中，將通過參照附圖描述用于實施本發(fā)明的方式(在下文中稱為“示例性實施方案”)。在本說明書和附圖中，同樣的標記數(shù)字用于基本上相同的結(jié)構(gòu)元件。在附圖中的形狀被說明以使本領(lǐng)域技術(shù)人員易于理解，且其尺寸和比例未必與實物符合。而且，“第二組成元件在第一組成元件上”的情況包括“第二組成元件在第一組成元件上同時相互接觸”的情況另一個組成元件在第一組成元件上，而第二組成元件進一步位于另一個組成元件上”的情況第二組成元件在第一組成元件的整個部分上”的情況；以及“第二組成元件僅在第一組成元件的一部分上”的情況。此外，在各示例性實施方案中，作為根據(jù)本發(fā)明的薄膜器件的實例，將描述氧化物半導體TFT(在下文中簡單稱為“TFT”)。(第一示例性實施方案)圖I是截面圖，示出了根據(jù)第一示例性實施方案的TFT。根據(jù)第一示例性實施方案的TFT 101包括在作為襯底的絕緣襯底10上的柵電極11 ;在柵電極11上的柵絕緣膜12 ;在柵絕緣膜12上的含銦的氧化物半導體膜13 ;和在氧化物半導體膜13上的源/漏電極14。此外，在氧化物半導體膜13的未疊加源/漏電極14的部分(例如，在構(gòu)成源/漏電極14的源電極14s和漏電極14d之間的氧化物半導體膜13)中的表面層15的XPS譜中源 自銦3d軌道的峰位，相對于存在于表面層15下面的氧化物半導體區(qū)域的XPS譜中源自銦3d軌道的峰位，向高能量側(cè)位移。換言之，在絕緣襯底10上形成柵電極11，并在其上沉積柵絕緣膜12。在它上面進一步形成島狀的含銦的氧化物半導體膜13。在島狀氧化物半導體膜13上形成源/漏電極14。在氧化物半導體膜13的頂面附近，在氧化物半導體膜13和源/漏電極14沒有相互疊加的區(qū)域中，形成表面層15。第一示例性實施方案的要點是這樣的結(jié)構(gòu)，其中，在表面層15的XPS譜中源自銦3d軌道的峰位，相對于存在于表面層15下面的氧化物半導體區(qū)域的XPS譜中源自銦3d軌道的峰位，向高能量側(cè)位移。此外，沉積鈍化膜16，以覆蓋TFT 101的整個部分。通過參照圖I至圖3，將更詳細地描述第一示例性實施方案。如圖I中所示，通過濺射法，在作為絕緣襯底10的玻璃襯底上沉積Al合金膜，并且將Al合金膜圖案化為所需的形狀以形成柵電極11。隨后，通過等離子體CVD法沉積氧化硅膜作為柵絕緣膜12。之后，通過濺射法沉積IGZO膜作為氧化物半導體膜13，且將IGZO膜圖案化為所需的島狀。作為氧化物半導體膜13，含有In是適宜的。例如，可能使用不同于IGZO膜的任何氧化物半導體膜，例如，In-Zn-O膜、In-Ga-O膜、和In-Si-O膜。此外，作為源/漏電極金屬，Ti和Al合金按序通過濺射法沉積。隨后，首先通過蝕刻僅僅移除Al合金。隨后，通過使用氟系氣體等離子體如SF6氣體等離子體或CF4氣體等離子體，將Ti蝕刻為想要的形狀，以形成源/漏電極14。當從以上述方式制備的TFT 101的IGZO膜的表面?zhèn)扔脷鍤庖孕×?約2nm)濺射IGZO膜時實施的XPS測量的結(jié)果示于圖2和圖3中。如圖2所示，第一示例性實施方案的重點是在IGZO膜的表面中存在其中In3d峰相對于源自In2O3的正常峰位17向高能量側(cè)位移的表面層。此外，如圖3所示，因為表面層15含有氟(源自Fls的峰18)，所以認為在圖2中向高能量側(cè)位移是由于在表面上的In-O鍵被In-F鍵代替的這一事實引起的。正如所述，當氟和銦化學結(jié)合時，在表面產(chǎn)生的缺氧可以被抑制。作為結(jié)果，TFT101的關(guān)斷電流的升高可以被抑制。此外，通過提供這樣的表面層15，可以得到顯出對于外部環(huán)境更加穩(wěn)定的特性的TFT 101。具體地，在鈍化膜16的上部上設(shè)置第二柵電極(在這種情況下為頂部柵電極)，并當向第二柵電極施加恒電壓時，測量晶體管的傳輸特性(底部柵電壓-漏電壓的特性)。通過設(shè)置上述表面層15，所述特性的位移量被抑制在沒有表面層15的情況下的位移量的一半 以下。向第二柵電極施加電壓等價地相應于雜質(zhì)如離子在鈍化膜16上形成的情況。因此，這一結(jié)果顯示了，通過設(shè)置表面層15，可以將對于外部雜質(zhì)電荷的特征位移量抑制在一半以下，且所述特性的穩(wěn)定性提高。作為根據(jù)本發(fā)明的示例性優(yōu)點，本發(fā)明能夠抑制氧化物半導體膜的表面上氧耗盡的產(chǎn)生。因此，可以在不對氧化物半導體膜的表面進行蝕刻的情況下實現(xiàn)具有優(yōu)良開關(guān)特性的薄膜器件。(第二示例性實施方案)圖4是截面圖，示出了根據(jù)第二示例性實施方案的TFT。根據(jù)第二示例性實施方案的TFT 102包括在作為襯底的絕緣襯底10上的柵電極11 ;在柵電極11上的柵絕緣膜
12;在柵絕緣膜12上的含銦的氧化物半導體膜13 ;和在氧化物半導體膜13上的源/漏電極14。此外，存在于氧化物半導體膜13和源/漏電極14之間的界面層19的XPS譜中源自銦3d軌道的峰位，相對于存在于界面層19下面的氧化物半導體區(qū)域的XPS譜中源自銦3d軌道的峰位，向低能量側(cè)位移。換言之，在絕緣襯底10上形成柵電極11，并在其上沉積柵絕緣膜12。在它上面進一步形成島狀的含銦的氧化物半導體膜13。在島狀氧化物半導體膜13上形成源/漏電極14。在氧化物半導體膜13和源/漏電極14之間存在界面層19。第一示例性實施方案的要點是這樣的結(jié)構(gòu)，其中，在界面層19的XPS譜中源自銦3d軌道的峰位，相對于存在于界面層19下面的氧化物半導體區(qū)域的XPS譜中源自銦3d軌道的峰位，向低能量側(cè)位移。此外，沉積鈍化膜16，以覆蓋TFT 102的整個部分。通過參照圖4和圖5，將更詳細地描述第二示例性實施方案。如圖4中所示，通過濺射法，在作為絕緣襯底10的玻璃襯底上沉積Mo合金膜，并且將Mo合金膜圖案化為所需的形狀以形成柵電極11。隨后，通過等離子體CVD法依次沉積氮化硅膜和氧化硅膜作為柵絕緣膜12。之后，通過濺射法沉積IGZO膜作為氧化物半導體膜13，且將IGZO膜圖案化為所需的島狀。作為氧化物半導體膜13，含有In是適宜的。例如，可以使用不同于IGZO膜的任何氧化物半導體膜，例如，In-Zn-O膜、In-Ga-O膜、和In-Si-O膜。此外，作為源/漏電極金屬，Ti和Al合金按序通過濺射法沉積。隨后，首先通過蝕刻移除Al合金。隨后，通過使用氟系氣體等離子體如SF6氣體等離子體或CF4氣體等離子體，將Ti蝕刻為想要的形狀，以形成源/漏電極14。當用氬氣以小量(約2nm)從以上述方式制備的TFT 102的源/漏電極14的Ti膜的內(nèi)部濺射IGZO膜直至到達IGZO膜的內(nèi)部時實施的XPS測量的結(jié)果示于圖5中。如圖5中所示，在Ti膜內(nèi)部觀察到由源自金屬Ti的Ti2p得到的峰20。隨后，在Ti膜和IGZO膜之間的界面附近處觀察到相對于源自In2O3的In3d的峰位向低能量側(cè)位移的峰21。在低能量側(cè)的峰21源自缺氧的Ιη203_χ。此外，IGZO膜內(nèi)側(cè)更遠處的In3d的峰位是源自In2O3的正常峰位22。正如所述，第二示例性實施方案的重點是，在Ti電極和IGZO膜之間的界面層19中源自In3d的峰位，相對于In2O3的正常In3d峰位，向低能量側(cè)位移。向低能量側(cè)位移的峰21是源自當從In2O3中失去氧時產(chǎn)生的Ιη203_χ的峰。此外，第二示例性實施方案顯示了這樣的情況僅僅從In3d峰向低能量側(cè)位移的單獨峰存在于界面層19中。然而，不僅可以利用這樣的單峰情況，而且也可以利用同時具有處于正常位置以及處于向低能量側(cè)位移的位置的峰的界面層的情況。即，具有至少帶有向低能量側(cè)位移的XPS單峰的界面層19是重點。這樣的界面層19可以通過當沉積源/漏電極金屬時將膜沉積氣氛設(shè)置為還原氣氛而有效地形成。例如，在抽成5 X 10_4Pa高真空之后，可以通過濺射法在僅有Ar氣的還原氣氛中，沉積金屬材料。而且，在通過濺射沉積源/漏電極金屬之前，可以通過將襯底表面暴露在稀有氣體等離子體或氫等離子體如Ar或He中，還原氧化物半導體的表面。備選地，不僅可以使用濺射，而且也可以使用沉積法如真空蒸鍍法。盡管在第二示例性實施方案中描述了使用Ti作為用于與氧化物半導體膜相接觸的部分的源/漏電極材料的情況，但是也可以使用Mo、Cr、Al、Cu、W、以及它們的合金。(第三示例性實施方案) 圖6是截面圖，示出了根據(jù)第三示例性實施方案的TFT。根據(jù)第三示例性實施方案的TFT 103包括在作為襯底的絕緣襯底10上的柵電極11 ;在柵電極11上的柵絕緣膜12 ;在柵絕緣膜12上的含銦的氧化物半導體膜13 ;和在氧化物半導體膜13上的源/漏電極14。此外，在氧化物半導體膜13的未疊加源/漏電極14的部分(例如，在構(gòu)成源/漏電極14的源電極14s和漏電極14d之間的氧化物半導體膜13)中的表面層15的XPS譜中源自銦3d軌道的峰位，相對于存在于表面層15下面的氧化物半導體區(qū)域的XPS譜中源自銦3d軌道的峰位，向高能量側(cè)位移。此外，存在于氧化物半導體膜13和源/漏電極14之間的界面層19的XPS譜中源自銦3d軌道的峰位，相對于存在于界面層19下面的氧化物半導體區(qū)域的XPS譜中源自銦3d軌道的峰位，向低能量側(cè)位移。換言之，第三示例性實施方案的TFT 103是同時具有圖I結(jié)構(gòu)和圖4結(jié)構(gòu)的結(jié)構(gòu)，其同時包含表面層15，其中源自In3d的峰向高能量側(cè)位移；和界面層19，其中源自In3d的峰向低能量側(cè)位移?？梢酝ㄟ^結(jié)合在第一和第二示例性實施方案中描述的制備方法，制備第三示例性實施方案的結(jié)構(gòu)。沿著圖6中的“表面層的虛線15a”的XPS譜與圖2和圖3的那些相同，而沿著“源極/漏極區(qū)的虛線14a”的XPS譜與圖5的譜相同。在第一至第三示例性實施方案中，描述了這樣的結(jié)構(gòu)(溝道蝕刻型結(jié)構(gòu))，其中，通過蝕刻將沉積在氧化物半導體膜13上部上的金屬圖案化為源/漏電極14的形狀而將源極和漏極分離開，形成溝道。然而，本發(fā)明不僅限于這樣的溝道蝕刻型結(jié)構(gòu)。例如，本發(fā)明也可以適用于，例如，這樣一種結(jié)構(gòu)(溝道保護型結(jié)構(gòu))，其中，在氧化物半導體膜上以適合的形狀形成溝道保護絕緣膜，并隨后將源/漏電極金屬材料沉積和圖案化，以將源極和漏極分開。(第四示例性實施方案)通過參照圖7至圖19，描述根據(jù)第四示例性實施方案的底部柵結(jié)構(gòu)的TFT結(jié)構(gòu)及其制備步驟。首先，如圖7A所示，通過濺射法在作為絕緣襯底23的玻璃襯底上沉積厚度為50nm的將成為柵電極的Cr金屬膜之后，通過使用光刻法或濕法蝕刻法，將Cr金屬膜圖案化為柵電極24的形狀。
隨后，如圖7B所示，通過反應濺射法，使用單晶硅靶，沉積厚度為200nm的氧化硅膜，作為柵絕緣膜25。隨后，如圖7C所示，通過濺射法在不暴露在空氣中的情況下沉積厚度為50nm的將成為氧化物半導體膜26的IGZO膜，并且通過光刻法和濕法蝕刻法，將IGZO膜圖案化為氧化物半導體膜26的形狀。此處注意，可以將硝酸、鹽酸、草酸或它們的混合酸用于濕法蝕亥IJ。不過，濃度為5%以下的草酸溶液優(yōu)選使用。隨后，如圖8A所示，通過濺射法，沉積厚度為IOOnm的將成為源/漏電極29的Ti金屬膜27。此時，在將成為源/漏電極29的Ti和作為氧化物半導體膜26的IGZO之間的界面區(qū)域中，形成了層28，其中，Ti擴散至IGZO層中。通過如圖9所示的通過利用XPS方法進行的深度剖面分析確認，形成厚度最大為50nm的層28。由于Ti擴散至IGZO層的還原過程，構(gòu)成IGZO層的ln203、Ga2O3、和ZnO的氧原子·的全部或部分離開了，而形成了具有化學組成ln203_x、Ga203_x、和ZnCVx的缺氧層。如圖10至圖12所示，通過使用XPS法作深度剖面分析，IGZO層的這樣的缺氧作為峰31、32、和33被觀察到，所述峰是關(guān)于作為化學計量組成的Ιη203(圖10)、Ga203(圖11)、和Ζη0(圖12)的結(jié)合能向低能量側(cè)位移的峰。結(jié)合能的位移量為約O. I至5. OeV0在缺氧的程度被觀察為峰位移小于O. IeV的情況下，缺少量不足，以致缺氧層的電阻變高。在這種情況下，不可能獲得優(yōu)良的作為TFT的電特性。在IGZO層上形成的缺氧部分是通過當濺射沉積Ti金屬膜時暴露在Ar等離子體環(huán)境中而形成的。在IGZO層中形成的缺氧成為過量給體電子的提供源，以致于在作為源/漏電極29的Ti和作為氧化物半導體膜26的IGZO之間的界面中形成了設(shè)定為具有低電阻的η+層。這樣的由于缺氧而導致的η+層有助于形成比肖特基結(jié)更加熱穩(wěn)定的歐姆結(jié)。使用電感耦合型的等離子體蝕刻裝置(將在下文描述)以使作為如圖SB所示的源/漏電極29的Ti圖案化，并且通過用SF6作為工藝氣體且不施加襯底偏壓，進行蝕刻。隨后，通過將源/漏電極29圖案化而暴露的IGZO的頂層(背溝道)暴露在SF6等尚子體中。通過將暴露的IGZO暴露在SF6等尚子體中，可以移除在最外表層形成的Ti擴散層并且使氧由于氟元素而從中脫離的懸鍵重新終止。因此，如圖8C所示，可以形成通過將低電阻的η+層再次設(shè)置為具有高電阻而獲得的層30。關(guān)于這樣的由氟元素終止的層，通過利用XPS法作深度剖面分析，如圖13所示，確定了 從最外表面層起至深度最大達5nm，觀察到源自Fls軌道的峰34。如圖14至圖16所示，通過使用XPS法作深度剖面分析，這樣的被氟終止的層作為峰35、36、和37被觀察到，所述峰是關(guān)于作為化學計量組成的In2O3(圖14)、Ga2O3(圖15)、和Ζη0(圖16)的結(jié)合能移向高能量側(cè)的峰。當嘗試進行被氟終止的層的In、Ga、和Zn的峰的分離和復原(reversion)時,可以分離為源自氟化的峰38和源自氧化的峰39。作為代表性的實例，圖17中示出了 In的結(jié)
果O在圖8C中所示的TFT 100是通過上述步驟獲得的。作為TFT 100的行為，可以實現(xiàn)在圖18和圖19中所示的優(yōu)良傳輸特性和輸出特性。(第五示例性實施方案)通過將參照圖20至圖29，描述根據(jù)第五示例性實施方案的底部柵結(jié)構(gòu)的TFT結(jié)構(gòu)及其制備步驟。首先，如圖20A所示，通過濺射法在作為絕緣襯底40的玻璃襯底上沉積厚度為50nm的將成為柵電極41的Cr金屬膜之后，通過光刻法或濕法蝕刻法，將Cr金屬膜圖案化為柵電極41的形狀。隨后，如圖20B所示，通過反應濺射法，使用單晶硅靶，沉積厚度為200nm的氧化硅膜，作為柵絕緣膜42。隨后，如圖20C所示，通過濺射法在不暴露在空氣中的情況下，沉積厚度為50nm的將成為氧化物半導體膜43的IGZ0，并且通過光刻法和濕法蝕刻法，將IGZO圖案化為氧化物半導體膜43的形狀。隨后，如圖21A所示，通過濺射法，沉積厚度為IOOnm的將成為源/漏電極46的Mo 金屬膜44。此時，通過如圖22所示的通過利用XPS進行的深度剖面分析確認，在將成為源/漏電極46的Mo和作為氧化物半導體膜43的IGZO之間的界面區(qū)域中，形成了厚度最大為50nm的層45，其中，Mo擴散至IGZO層中。由于通過濺射沉積Mo金屬膜44時暴露在Ar等離子體氣氛中，構(gòu)成IGZO層的In2O3的氧原子的全部或部分離開了，而形成了具有化學組成Ιη203_χ的缺氧層。因為Mo是惰性金屬，Mo本身的效果對形成缺氧層沒有貢獻。對于將Mo用于源/漏電極46的結(jié)構(gòu)，在Ga和Zn中未觀察到由于缺氧導致的峰向低能量側(cè)的位移。如圖23所示，通過使用XPS法作深度剖面分析，IGZO層的這樣的缺氧作為峰被觀察到，所述峰是關(guān)于作為化學計量組成的In2O3的結(jié)合能移向低能量側(cè)的峰。結(jié)合能的位移量為約O. I至5. OeV0在缺氧的程度被觀察為峰位移小于O. IeV的情況下，缺少的量是不足的，以致缺氧層的電阻變高。在這種情況下，不可能獲得優(yōu)良的電特性。在IGZO層中形成的缺氧成為過量給體電子的提供源，以致于在作為源/漏電極46的Mo和作為氧化物半導體膜43的IGZO之間的界面中形成了設(shè)定為具有低電阻的η+層。這樣的由于缺氧而導致的η+層有助于形成比肖特基結(jié)更加熱穩(wěn)定的歐姆結(jié)。使用電感耦合型的等離子體蝕刻裝置(將在下文描述)以使作為如圖21Β所示的源/漏電極46的Mo圖案化，并且通過用SF6作為工藝氣體且不施加襯底偏壓，進行蝕刻。隨后，通過將源/漏電極46圖案化而暴露的IGZO的頂層(背溝道)暴露在SF6等離子體中。通過將暴露的IGZO暴露在SF6等離子體中，可以移除在最外表層形成的Mo擴散層并且實現(xiàn)氧由于氟元素而被從中脫離的懸鍵的重新終止。因此，如圖21C所示，可以形成通過將低電阻的η+層再次設(shè)置為具有高電阻而獲得的層47。關(guān)于這樣的由氟元素終止的層，通過利用XPS法作深度剖面分析，如圖24所示，確定了 從最外表面層起至深度最大達5nm，觀察到由Fls軌道引起的峰48。如圖25至圖27所示，通過使用XPS法作深度剖面分析，這樣的被氟終止的層作為峰49、50、和51被觀察到，所述峰是關(guān)于作為化學計量組成的In2O3(圖25)、Ga2O3(圖26)、和ZnO (圖27)的結(jié)合能移向高能量側(cè)的峰。在圖21C中所示的TFT 200是通過上述步驟獲得的。作為TFT 200的行為，可以實現(xiàn)在圖28和圖29中所示的優(yōu)良的傳輸特性和輸出特性。(第六示例性實施方案)
通過參照圖30和圖31，描述根據(jù)第六示例性實施方案的底部柵結(jié)構(gòu)的TFT結(jié)構(gòu)及其制備步驟。首先，如圖30所示，通過濺射法在作為絕緣襯底52的玻璃襯底上沉積厚度為50nm的將成為柵電極53的Cr金屬膜之后，通過光刻法或濕法蝕刻法，將Cr金屬膜圖案化為柵電極53的形狀。隨后，通過反應濺射法，使用單晶硅靶，沉積厚度為200nm的氧化硅膜，作為柵絕緣膜54。隨后，通過濺射法在不暴露在空氣中的情況下，沉積厚度為50nm的將成為氧化物半導體膜55的IGZO膜，并且通過光刻法和濕法蝕刻法，將IGZO圖案化為氧化物半導體膜55的形狀。此處注意，可以將硝酸、鹽酸、草酸或它們的混合酸用于濕法蝕刻。不過，濃度為5%以下的草酸優(yōu)選使用。·
隨后，通過濺射法，沉積厚度為IOOnm的將成為源/漏電極56的Ti金屬膜，并且通過使用電感耦合型等離子體蝕刻裝置將Ti金屬膜圖案化為源/漏電極56的形狀。此時，在Ti金屬膜和IGZO之間的界面層上存在的TiOx 57由于TiOx和鈦之間蝕刻速率不同，而殘留在最外表面上。因為如圖31所示，通過利用XPS分析法作深度剖面分析，從最外表面層至最大深度5nm觀察到源自Ti2p軌道的峰58，所以這樣的TiOx殘留層被確認為存在。通過提供由TiOx構(gòu)成的這樣的表面層，可以獲得表現(xiàn)出對于外部環(huán)境更穩(wěn)定的特性的TFT。(第七示例性實施方案)通過將參照圖32至圖34，描述根據(jù)第七示例性實施方案的底部柵結(jié)構(gòu)的TFT結(jié)構(gòu)及其制備步驟。根據(jù)在第二示例性實施方案中所示的方法，制備具有其中源自In3d的峰向低能量側(cè)位移的界面層的TFT，并且在制備過程結(jié)束之后進行退火處理。退火處理在空氣氣氛中在300°C的熱板上進行一小時。關(guān)于其中源自In3d的峰向低能量側(cè)位移的界面層，通過XPS分析法進行深度剖面分析。作為結(jié)果確認了 源自In3d的峰59向低能量側(cè)位移的范圍在進行退火處理之前為約30nm(圖32),而在進行退火處理之后增加至約50nm(圖33)。在其中源自In3d的峰向低能量側(cè)位移的層，即，由于IGZO失去氧而氧含量低的層，是顯示出高電導率的η+層，由此對TFT的歐姆接觸特性有貢獻。正如所述，通過提供了由在300°C退火而生長的IGZO缺氧層，可以獲得如圖34所示的擁有更穩(wěn)定的從OV柵電壓附近上升的開關(guān)特性的高開關(guān)比的TFT。(第八示例性實施方案)圖35是截面圖，示出了根據(jù)第八示例性實施方案的TFT制備方法的步驟。根據(jù)第八示例性實施方案的TFT制備方法包括以下步驟在作為襯底的絕緣襯底10上形成柵電極11 ;在柵電極11上形成柵絕緣膜12 ;在柵絕緣膜12上形成氧化物半導體膜13 ;在氧化物半導體膜13上沉積源/漏電極金屬膜；以及通過使用含氟的等離子體氣體將所述源/漏電極金屬膜圖案化以形成源/漏電極14。此外，在形成源/漏電極14的時候，含氟的等離子體氣體60通過電感耦合等離子體源64產(chǎn)生，并且將襯底10置于作為地電位電極的陽極電極63上以進行源/漏電極金屬膜的蝕刻。圖35示出了在源/漏電極14形成完畢之后的狀態(tài)，其中預先圖案化的抗蝕劑膜65殘留在源/漏電極14上。在下文中方便地將含有在絕緣襯底10上形成的柵電極11等的絕緣襯底10稱為絕緣襯底10。將更詳細地描述上述內(nèi)容。當通過使用氟系等離子體氣體60進行蝕刻而對源/漏電極14進行圖案化的時候，它是通過使用電感耦合等離子體源64實施的，所述電感耦合等離子體源64是由等離子體氣體60以及置于由玻璃或石英構(gòu)成的窗口 61上的線圈62的電感耦合形成的。在線圈62上施加高頻電壓。沒有理論上由電感耦合等離子體源64產(chǎn)生大的負自偏壓的室壁，因此不管絕緣襯底10置于何處，正離子造成的等離子體損傷小。為了抑制等離子體損傷至最小，如圖35最好將絕緣襯底10置于作為地電位的陽極電極63上。此外，相比于常規(guī)電容耦合等離子體源的情況，可以用電感耦合等離子體源64容易地產(chǎn)生高密度等離子體。因此，在等離子體氣體60中可以有效地形成氟自由基。因此，可以有效地進行氧化物半導體膜13表面的氟化，并使表面層15的源自In3d的XPS峰向高能量側(cè)位移。 作為氟系氣體，可以使用SF6氣、CF4氣、CHF3氣、NF3氣或不同于上述的那些等。此夕卜，也可以使用通過混合任何那些氣體得到的混合氣體或者通過向那些氣體中加入稀有氣體如Ar或He或氧氣得到的混合氣體。當蝕刻的時候?qū)鈮涸O(shè)置在O. 05至20Pa的范圍內(nèi)是適宜的。使用電感耦合等離子體源時氣體的分解速率高于使用電容耦合等離子體源時氣體的分解速率，使得可以在仍然較低的氣壓下實現(xiàn)更加穩(wěn)定的等離子體生成。盡管通過參照使用線圈的電感耦合等離子體源描述示例性實施方案，但也可以利用使用微波的電感耦合等離子體源如ECR(電子回旋共振)等離子體源。表面層的厚度在3nm至20nm(包括端點)之間是適宜的，在所述表面層中，氧化物半導體膜的表面的源自In3d的峰向高能量側(cè)位移。當層厚小于3nm時，通過抑制特征位移量而降低關(guān)斷電流和穩(wěn)定特性的效果變小。同時，當層厚超過20nm時，作為有源層起作用的氧化物半導體膜層變得太薄，使得晶體管特性特別是接通特性變差。典型的TFT的氧化物半導體膜的膜厚在約30nm至IOOnm的范圍內(nèi)。這樣的表面層的層厚可以通過在使用氟系氣體進行等離子體蝕刻時，改變等離子體放電功率和放電時間而加以控制，在所述表面層中，氧化物半導體膜的表面的源自In3d的峰向高能量側(cè)位移。(概述)為了克服上文所述的那些問題，本發(fā)明提供了底部柵型TFT，其中，按序在襯底上形成柵電極、柵絕緣膜、含銦的氧化物半導體膜、和源/漏電極，其特征在于在氧化物半導體膜的頂面(與柵絕緣膜相接觸的一側(cè)的相反側(cè)的表面)附近包含表面層，在所述表面層中，In的峰相對于源自具有正常化學計量組成的In2O3的峰位向高能量側(cè)位移。即，本發(fā)明是一種結(jié)構(gòu)，其中在表面層上的銦電子的結(jié)合能高于存在于表面層下面的氧化物半導體區(qū)域中的銦電子的結(jié)合能。當銦和氟在表面層上化學結(jié)合時，可以獲得這種峰位向高能量側(cè)的位移。這樣的表面層相比于缺氧層具有極高的電阻值，使得關(guān)斷電流不升高。這樣的表面層可以通過使用氟系氣體等離子體蝕刻源/漏電極而得到。特別是，通過使用電感耦合等離子體源生成高密度等離子體以及通過在自由基反應占優(yōu)的條件下進行蝕刻，可以更有效率地形成這樣的表面層。此外，本發(fā)明提供了 TFT，其特征在于，在含銦的氧化物半導體膜和源/漏電極金屬之間的界面中包含表面層，在所述表面層中，In的峰相對于源自In2O3的正常峰位向低能量側(cè)位移。即，本發(fā)明是一種結(jié)構(gòu)，其中在界面層上的銦電子的結(jié)合能低于存在于界面層下面的氧化物半導體區(qū)域中的銦電子的結(jié)合能。這樣的界面層相比于正常的含銦的氧化物半導體膜具有特別小的電阻值。因此不像相關(guān)技術(shù)的情況，可以不必單獨沉積低電阻層而在源極/漏極區(qū)獲得優(yōu)良的歐姆接觸。上述In的峰位移可以通過XPS測量檢驗。具體地，可以從位于作為含銦的氧化物半導體膜的XPS數(shù)據(jù)的結(jié)合能波長的451至453nm附近和444至446nm附近的In3d單峰的峰位得到檢驗。此外，特別是在含銦的氧化物半導體膜是IGZO膜的情況下，除源自In3d軌道的峰之外，還可以通過位于1116至1119nm附近的源自Ga2p軌道的峰位和位于1021至1023nm附近的源自Zn2p軌道的峰位，檢驗峰位移。此外，還可以從位于685nm附近的源自Fls軌道的峰確認氧化物半導體表面層上的銦和氟化學結(jié)合。 通過使用本發(fā)明，可以以低成本獲得高性能TFT。具體地，可以獲得具有充足低的關(guān)斷電流的TFT。此外，當銦和氟在表面層化學結(jié)合時，該表面層變成非電學活性的(即，表面層側(cè)的背溝道變成非活性的)。因此，甚至當帶電粒子如雜質(zhì)離子存在于表面層的上部時，TFT的電學特性的波動也變得很小。這還提供了顯示對于外部環(huán)境更穩(wěn)定特性的效果。本發(fā)明使得可以不對氧化物半導體膜的表面蝕刻便獲得具有顯示為開關(guān)比在五位數(shù)以上的良好開關(guān)特性的TFT，因為能夠通過在氧化物半導體膜的表面上形成含氟表面層而抑制缺氧的產(chǎn)生。換言之，在含銦的TFT的氧化物半導體膜的表面上，XPS譜的In峰位相比于源自In2O3的正常峰位很可能移向低能量側(cè)。因此，如何抑制向低能量側(cè)的峰位移是一個問題。這樣的向低能量側(cè)的位移導致關(guān)斷電流的升高和特性的不穩(wěn)定性。因此，本發(fā)明提供了一種TFT結(jié)構(gòu)，其中，通過將銦和氟的化學鍵用在含銦的氧化物半導體膜的表面中，In峰位向高能量側(cè)位移。為了有效地獲得向高能量側(cè)的峰位移，將襯底置于地電位電極上，并且當通過使用氟系氣體等離子體對源/漏電極進行蝕刻過程時，使用電感耦合高密度等離子體源。盡管已經(jīng)通過參照示于附圖中的具體示例性實施方案描述了本發(fā)明，但本發(fā)明并不僅限于附圖所示的各示例性實施方案。本領(lǐng)域技術(shù)人員想到的任意變化和變型可以用于本發(fā)明的結(jié)構(gòu)和細節(jié)。此外注意，本發(fā)明包括以適當方式相互組合的各示例性實施方案的部分或全部的組合。盡管可以以如下補充注釋總結(jié)示例性實施方案的部分或全部，本發(fā)明仍不限于那些結(jié)構(gòu)。(補充注釋I)一種薄膜器件，包括在襯底上的柵電極、在柵電極上的柵絕緣膜、在柵絕緣膜上的含銦的氧化物半導體膜、和在氧化物半導體膜上的源/漏電極，其中，在氧化物半導體膜的未疊加源/漏電極的部分中的表面層內(nèi)的XPS譜中源自銦3d軌道的峰位，相對于存在于表面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦3d軌道的峰位，向高能量側(cè)位移。(補充注釋2)一種薄膜器件，包括在襯底上的柵電極、在柵電極上的柵絕緣膜、在柵絕緣膜上的含銦的氧化物半導體膜、和在氧化物半導體膜上的源/漏電極，其中，在氧化物半導體膜和源/漏電極之間存在的界面層內(nèi)的XPS譜的源自銦3d軌道的峰位，相對于存在于界面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦3d軌道的峰位，向低能量側(cè)位移。(補充注釋3)一種薄膜器件，包括在襯底上的柵電極、在柵電極上的柵絕緣膜、在柵絕緣膜上的含銦的氧化物半導體膜、和在氧化物半導體膜上的源/漏電極，其中在氧化物半導體膜的未疊加源/漏電極的部分中的表面層內(nèi)的XPS譜的源自銦3d軌道的峰位，相對于存在于表面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦3d軌道的峰位，向高能量側(cè)位移；且在氧化物半導體膜和源/漏電極之間存在的界面層內(nèi)的XPS譜的源自銦3d軌道的峰位，相對于存在于界面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦3d軌道的峰 位，向低能量側(cè)位移。(補充注釋4)如補充注釋I或3所述的薄膜器件，其中，所述表面層含有銦和氟的化學鍵。(補充注釋5)如補充注釋2或3所述的薄膜器件，其中，所述界面層的氧含量小于存在于所述界面層下面的氧化物半導體膜的氧含量。(補充注釋6)如補充注釋3所述的薄膜器件，其中所述表面層含有銦和氟的化學鍵；且所述界面層的氧含量小于存在于所述界面層下面的氧化物半導體膜的氧含量。(補充注釋7)如補充注釋5或6所述的薄膜器件，其中，所述界面層含有源/漏電極的組成元素。(補充注釋8)如補充注釋I至7中任一項所述的薄膜器件，其中，源/漏電極含有鈦或鑰。(補充注釋9)如補充注釋I至8中任一項所述的薄膜器件，其中，所述含銦的氧化物半導體膜含有銦、鎵、和鋅。(補充注釋10)一種薄膜器件制備方法，所述方法包括在襯底上形成柵電極；在柵電極上形成柵絕緣膜；在柵絕緣膜上形成氧化物半導體膜；在氧化物半導體膜上沉積源/漏電極金屬膜；并且通過使用含有氟的等離子體氣體將源/漏電極金屬膜圖案化以形成源/漏電極，其中所述含有氟的等離子體氣體由電感耦合等離子體源產(chǎn)生，并且將襯底置于地電位電極上以進行所述源/漏電極金屬膜的蝕刻。(補充注釋11)如補充注釋10中所述的薄膜器件制備方法，其中，六氟化硫、四氟甲烷、氬、氧、或它們的混合氣體被用作所述電感耦合等離子體源的反應氣體。(補充注釋21)一種底部柵型TFT，包括依次在襯底上形成的柵電極、柵絕緣膜、至少含銦的氧化物半導體膜、和源/漏電極，其中，在氧化物半導體膜的頂面(與柵絕緣膜相接觸的一側(cè)的相反側(cè)的表面)附近的氧化物半導體膜與源/漏電極未相互疊加的區(qū)域內(nèi)的表面層中的XPS譜的源自銦3d軌道的峰位，相對于存在于表面層下面的氧化物半導體區(qū)域中的XPS譜的源自銦3d軌道的峰位，向高能量側(cè)位移。(補充注釋22)一種底部柵型TFT，包括依次在襯底上形成的柵電極、柵絕緣膜、至少含銦的氧化物半導體膜、和源/漏電極，其中，存在于氧化物半導體膜與源/漏電極之間的界面層內(nèi)的XPS譜的源自銦3d軌道的峰位，相對于存在于界面層下面的氧化物半導體區(qū)域中的XPS譜的源自銦3d軌道的峰位，向低能量側(cè)位移。
(補充注釋23)一種底部柵型TFT，包括依次在襯底上形成的柵電極、柵絕緣膜、至少含銦的氧化物半導體膜、和源/漏電極，其中在氧化物半導體膜的頂面(與柵絕緣膜相接觸的一側(cè)的相反側(cè)的表面)附近的氧化物半導體膜與源/漏電極未相互疊加的區(qū)域內(nèi)的表面層中的XPS譜的源自銦3d軌道的峰位，相對于存在于表面層下面的氧化物半導體區(qū)域中的XPS譜的源自銦3d軌道的峰位，向高能量側(cè)位移；且存在于氧化物半導體膜與源/漏電極之間的界面層內(nèi)的XPS譜的源自銦3d軌道的峰位，相對于存在于界面層下面的氧化物半導體區(qū)域中的XPS譜的源自銦3d軌道的峰位，向低能量側(cè)位移。(補充注釋24)如補充注釋21或23所述的TFT，其中，所述表面層含有銦和氟的化學鍵。(補充注釋25)如補充注釋22或23所述的TFT，其中，所述界面層的氧含量小于存在于所述界面層下面的氧化物半導體膜的氧含量。(補充注釋26)如補充注釋23所述的TFT，其中所述表面層含有銦和氟的化學鍵；且所述界面層的氧含量小于存在于所述界面層下面的氧化物半導體膜的氧含量。(補充注釋27)如補充注釋25或26所述的TFT，其中所述界面層是含有源/漏電極的組成元素的結(jié)構(gòu)體。(補充注釋28)如補充注釋21至27中任一項所述的TFT，其中，鈦或鑰用作源/漏電極的元素。(補充注釋29)如補充注釋21至28中任一項所述的TFT，其中，所述氧化物半導體膜是至少含有銦、鎵、和鋅的結(jié)構(gòu)。(補充注釋30)一種TFT制備方法，所述方法包括通過在襯底上沉積柵電極金屬膜并將柵電極金屬膜圖案化而形成柵電極的步驟；沉積柵絕緣膜的步驟；通過沉積氧化物半導體膜并將氧化物半導體膜圖案化而形成島狀氧化物半導體溝道區(qū)域的步驟；以及通過沉積源/漏電極金屬膜并通過使用含氟的等離子體氣體將源/漏電極金屬膜圖案化而形成源/漏電極的步驟，其中，含氟的等離子體氣體通過電感耦合等離子體源產(chǎn)生，并且將襯底置于地電位電極上以進行源/漏電極金屬膜的蝕刻。
(補充注釋31)如補充注釋30所述的TFT制備方法，其中，六氟化硫、四氟甲烷、氬、氧、或它們的混合氣體用作所述電感耦合等離子體源(電感耦合型等離子體蝕刻裝置)的反應氣體。(補充注釋41)一種薄膜器件，包括在襯底上的柵電極、在柵電極上的柵絕緣膜、在柵絕緣膜上的含銦的氧化物半導體膜、和在氧化物半導體膜上的源/漏電極，其中，在氧化物半導體膜的未疊加源/漏電極的部分中的表面層內(nèi)的XPS譜的源自銦電子軌道的峰位，相對于存在于表面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦電子軌道的峰位，向高能量側(cè)位移。(補充注釋42)一種薄膜器件，包括在襯底上的柵電極、在柵電極上的柵絕緣膜、在柵絕緣膜上的 含銦的氧化物半導體膜、和在氧化物半導體膜上的源/漏電極，其中，在氧化物半導體膜和源/漏電極之間存在的界面層內(nèi)的XPS譜的源自銦電子軌道的峰位，相對于存在于界面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦電子軌道的峰位，向低能量側(cè)位移。(補充注釋43)一種薄膜器件，包括在襯底上的柵電極、在柵電極上的柵絕緣膜、在柵絕緣膜上的含銦的氧化物半導體膜、和在氧化物半導體膜上的源/漏電極，其中在氧化物半導體膜的未疊加源/漏電極的部分中的表面層內(nèi)的XPS譜的源自銦電子軌道的峰位，相對于存在于表面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦電子軌道的峰位，向高能量側(cè)位移；且在氧化物半導體膜和源/漏電極之間存在的界面層內(nèi)的XPS譜的源自銦電子軌道的峰位，相對于存在于界面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦電子軌道的峰位，向低能量側(cè)位移。本發(fā)明的可能的工業(yè)應用可以是平板顯示器如液晶顯示器、有機EL顯示器、和電子紙的像素驅(qū)動元件。特別是，通過使用本發(fā)明控制氧化物半導體的表面層，可以獲得這樣的TFT，其中，與使用氧化物半導體的相關(guān)技術(shù)的情況相比，更精確地控制電學特性如關(guān)斷電流和閾值電壓。因此，本發(fā)明可以不僅用于像素驅(qū)動元件，而且也可以用于高效電路如通過具有反相器作為基礎(chǔ)形成的邏輯電路。此外，本發(fā)明可以不僅用于如上所述的顯示器，而且也可以用于利用了 TFT的高的耐漏極壓力的耐高壓動力裝置，和用于利用了氧化物半導體膜的高熱電動功率的熱電轉(zhuǎn)換器件。
權(quán)利要求
1.一種薄膜器件，所述薄膜器件包括在襯底上的柵電極、在所述柵電極上的柵絕緣膜、在所述柵絕緣膜上的含銦的氧化物半導體膜、和在所述氧化物半導體膜上的源/漏電極，其中 所述氧化物半導體膜的未疊加所述源/漏電極的部分中的表面層內(nèi)的XPS譜的源自銦3d軌道的峰位，相對于存在于所述表面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦3d軌道的峰位，向高能量側(cè)位移。
2.一種薄膜器件，所述薄膜器件包括在襯底上的柵電極、在所述柵電極上的柵絕緣膜、在所述柵絕緣膜上的含銦的氧化物半導體膜、和在所述氧化物半導體膜上的源/漏電極，其中 存在于所述氧化物半導體膜和所述源/漏電極之間的界面層內(nèi)的XPS譜的源自銦3d軌道的峰位，相對于存在于所述界面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦3d軌道的峰位，向低能量側(cè)位移。
3.一種薄膜器件，所述薄膜器件包括在襯底上的柵電極、在所述柵電極上的柵絕緣膜、在所述柵絕緣膜上的含銦的氧化物半導體膜、和在所述氧化物半導體膜上的源/漏電極，其中 所述氧化物半導體膜的未疊加所述源/漏電極的部分中的表面層內(nèi)的XPS譜的源自銦3d軌道的峰位，相對于存在于所述表面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦3d軌道的峰位，向高能量側(cè)位移；且 存在于所述氧化物半導體膜和所述源/漏電極之間的界面層內(nèi)的XPS譜的源自銦3d軌道的峰位，相對于存在于所述界面層下面的氧化物半導體區(qū)域內(nèi)的XPS譜的源自銦3d軌道的峰位，向低能量側(cè)位移。
4.根據(jù)權(quán)利要求I所述的薄膜器件，其中 所述表面層含有銦和氟的化學鍵。
5.根據(jù)權(quán)利要求2所述的薄膜器件，其中 所述界面層的氧含量小于存在于所述界面層下面的所述氧化物半導體膜的氧含量。
6.根據(jù)權(quán)利要求3所述的薄膜器件，其中 所述表面層含有銦和氟的化學鍵；且 所述界面層的氧含量小于存在于所述界面層下面的所述氧化物半導體膜的氧含量。
7.根據(jù)權(quán)利要求5所述的薄膜器件，其中 所述界面層含有所述源/漏電極的組成元素。
8.根據(jù)權(quán)利要求I所述的薄膜器件，其中 所述源/漏電極含有鈦或鑰。
9.根據(jù)權(quán)利要求I所述的薄膜器件，其中 所述含銦的氧化物半導體膜含有鎵和鋅。
10.一種薄膜器件制備方法，所述方法包括在襯底上形成柵電極；在所述柵電極上形成柵絕緣膜；在所述柵絕緣膜上形成氧化物半導體膜；在所述氧化物半導體膜上沉積源/漏電極金屬膜；和通過使用含有氟的等離子體氣體將所述源/漏電極金屬膜圖案化，以形成源/漏電極，其中 所述含有氟的等離子體氣體由電感耦合等離子體源產(chǎn)生，并且將所述襯底置于地電位電極上，以進行所述源/漏電極金屬膜的蝕刻。
11.根據(jù)權(quán)利要求10所述的薄膜器件制備方法，其中 六氟化硫、四氟甲烷、氬、氧、或它們的混合氣體被用作所述電感耦合等離子體源的反應氣體。
全文摘要
本發(fā)明提供一種薄膜器件及其制備方法。對于使用氧化物半導體膜的TFT，存在著以下問題在對源/漏電極進行等離子體蝕刻之后在氧化物半導體膜的表面區(qū)域產(chǎn)生缺氧，從而升高了關(guān)斷電流。本發(fā)明提供了一種TFT，包括在絕緣襯底上的柵電極、在所述柵電極上的柵絕緣膜、在所述柵絕緣膜上的含銦的氧化物半導體膜、和在所述氧化物半導體膜上的源/漏電極。而且，在所述氧化物半導體膜的未疊加所述源/漏電極的部分中的表面層的XPS譜中源自銦3d軌道的峰位，相對于存在于所述表面層下面的氧化物半導體區(qū)域的XPS譜中源自銦3d軌道的峰位，向高能量側(cè)位移。
文檔編號H01L21/336GK102956683SQ20121029129
公開日2013年3月6日 申請日期2012年8月15日 優(yōu)先權(quán)日2011年8月15日
發(fā)明者竹知和重, 巖松新之輔, 小林誠也, 渡部善幸, 矢作徹 申請人:Nlt科技股份有限公司