專利名稱：Rf ldmos器件及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)，特別涉及一種RF LDMOS器件及其制造方法。
背景技術(shù)：
RF LDMOS (射頻橫向擴散金屬氧化物半導(dǎo)體)器件是半導(dǎo)體集成電路技術(shù)與微波電子技術(shù)融合而成的新一代集成化的固體微波功率半導(dǎo)體產(chǎn)品，具有線性度好、增益高、 耐壓高、輸出功率大、熱穩(wěn)定性好、效率高、寬帶匹配性能好、易于和MOS工藝集成等優(yōu)點， 并且其價格遠(yuǎn)低于砷化鎵器件，是一種非常具有競爭力的功率器件，被廣泛用于GSM，PCS, W-CDMA基站的功率放大器，以及無線廣播與核磁共振等方面。
在RF LDMOS的設(shè)計過程中，要求小的導(dǎo)通電阻和大的擊穿電壓，同時由于其柵漏電容決定了截止頻率的大小，因而柵漏電容也應(yīng)越小越好。較高的擊穿電壓有助于保證器件在實際工作時的穩(wěn)定性，如工作電壓為50V的RF LDMOS器件，其擊穿電壓需要達(dá)到IlOV 以上，而導(dǎo)通電阻Rdson則會直接影響到器件的輸出功率與增益等特性。
常見的RF LDMOS器件的結(jié)構(gòu)如圖1所示。在P襯底I上形成有P外延10，在P外延10的左部形成有一 P阱11，右部形成有一 N型漏端輕摻雜漂移區(qū)12，所述P阱11與所述N型漏端輕摻雜漂移區(qū)12不接觸；
所述P阱11上部形成有一 N型源端重?fù)诫s區(qū)24 ；
所述N型漏端輕摻雜漂移區(qū)12右端形成有一 N型漏端重?fù)诫s區(qū)21 ；
N型源端重?fù)诫s區(qū)24、N型漏端重?fù)诫s區(qū)21的N型雜質(zhì)濃度比N型漏端輕摻雜漂移區(qū)12的N型雜質(zhì)濃度高；
所述P阱11左側(cè)接一 P型多晶硅或金屬接觸柱13 ；
所述接觸柱13連通至P襯底I ;
所述N型源端重?fù)诫s區(qū)24左側(cè)的P阱11上部形成有一與所述P型多晶硅或金屬接觸柱13連通的P型重?fù)诫s區(qū)22，P型重?fù)诫s區(qū)22的P型雜質(zhì)濃度比P阱11的P型雜質(zhì)濃度高；
所述N型源端重?fù)诫s區(qū)24右側(cè)的P阱11上方，及所述P阱11與所述N型漏端輕摻雜漂移區(qū)12之間的P外延10上方，形成有柵氧14 ；
所述柵氧14上方形成有多晶硅柵15 ；
所述多晶硅柵15上方，及所述N型漏端輕摻雜漂移區(qū)12左部上方，形成有氧化硅 16 ；
所述氧化娃16右部上方形成有法拉第盾(Faraday shield) 17。
常見的RF LDMOS器件的結(jié)構(gòu)，其在漏 端有輕摻雜漂移區(qū)(LDD) 12，從而使其具有較大的擊穿電壓(BV)，同時由于其漏端輕摻雜漂移區(qū)12摻雜濃度較淡，使其具有較大的導(dǎo)通電阻(Rdson)。法拉第盾17的作用是降低反饋的柵漏電容(Cgd)，同時由于其在應(yīng)用中處于零電位，可以起到場板的作用，通過改變其長度或者其下方氧化硅厚度，在某種程度上可以降低表面電場，從而增大器件的擊穿電壓，并且能夠起到抑制熱載流子注入的作用。
如圖1所示，一種常見的法拉第盾17為單層金屬層，該單層金屬層為“~L”狀， 包括多晶硅部171、漂移部172、豎直部173，豎直部173連通多晶硅部171和漂移部172，多晶硅部171位于豎直部173左上，漂移部172位于豎直部173右下，豎直部173在多晶硅柵 15右側(cè)，多晶硅部171的左部在多晶硅柵15上方，漂移部172在漏端輕摻雜漂移區(qū)12上方，該單層金屬層同多晶硅柵15、漏端輕摻雜漂移區(qū)12之間為氧化硅16，漂移部172為平板狀。該種法拉第盾為單層金屬層17的RF LDMOS擊穿電壓很難達(dá)到非常大的擊穿電壓。
RF LDMOS在高電壓應(yīng)用中(工作電壓為50V)，為了使其具有較大的安全工作區(qū)，目前業(yè)界通常采用具有兩層或多層金屬層的法拉第盾的結(jié)構(gòu)，如圖2、圖3所示，第一層金屬層與圖1所示單層金屬層相同，其他各金屬層依序位于第一層金屬層的右上方，各層金屬層之間有氧化硅16隔離。法拉第盾17為兩層或多層金屬層，有利于電場分布更均勻，所以具有該法拉第盾結(jié)構(gòu)的RF LDM0S，具有大的擊穿電壓，一般為120V左右。但是法拉第盾為兩層或多層金屬層的RF LDMOS在制作工藝過程中，需要進行兩層(或多層)金屬層的制作， 需要至少兩次金屬層淀積及刻蝕過程，制造工藝復(fù)雜。發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是使RF LDMOS器件具有較高擊穿電壓，并且制造工藝簡單。
為解決上述技術(shù)問題，本發(fā)明提供了一種RF LDMOS器件，其結(jié)構(gòu)是，在P外延的右部形成有一 N型漏端輕摻雜漂移區(qū)，在N型漏端輕摻雜漂移區(qū)左側(cè)的P外延上形成有柵氧， 所述柵氧上方形成有多晶硅柵，所述多晶硅柵上方、側(cè)面及所述N型漏端輕摻雜漂移區(qū)左部上方形成有介質(zhì)層，所述介質(zhì)層右部上方形成有法拉第盾，所述法拉第盾為單層金屬層， 該單層金屬層包括多晶硅部、漂移部、豎直部，豎直部在多晶硅柵右側(cè)，豎直部上端同多晶硅部右端連通，豎直部下端同漂移部左端連通，多晶硅部的左端在多晶硅柵上方，漂移部在 N型漏端輕摻雜漂移區(qū)上方，其特征在于，
該單層金屬層的多晶硅部正下方的介質(zhì)層為氧化硅，該單層金屬層的漂移部正下方的介質(zhì)層包括氧化硅、氮化硅，氮化硅區(qū)域的寬度小于所述漂移部的寬度，氮化硅區(qū)域的上部接該單層金屬層的漂移部，下部及兩側(cè)為氧化硅。
為解決上述技術(shù)問題，本發(fā)明還提供了一種RF LDMOS器件的制造方法，其包括以下步驟
一 .形成柵氧、多晶硅柵、N型漏端輕摻雜漂移區(qū)，N型漏端輕摻雜漂移區(qū)形成在P 外延的右部，柵氧形成在N型漏端輕摻雜漂移區(qū)左側(cè)的P外延上，多晶硅柵形成在所述柵氧上；
二.在硅片上整體淀積一層氧化硅；
三.通過光刻刻蝕，在N型漏端輕摻雜漂移區(qū)左部上方的氧化硅中形成一溝槽，所述溝槽的深度小于該層氧化硅的厚度；
四.在硅片上整 體淀積一層氮化硅，該層氮化硅的厚度等于所述溝槽的深度；
五·將所述溝槽以外區(qū)域的氮化硅刻蝕掉；
六.在硅片上淀積一層金屬層并進行相應(yīng)的刻蝕，形成法拉第盾；
構(gòu)成所述法拉第盾的金屬層包括多晶硅部、漂移部、豎直部，豎直部在多晶硅柵右側(cè)，豎直部上端同多晶硅部右端連通，豎直部下端同漂移部左端連通，多晶硅部的左端在多晶硅柵上方，漂移部位于所述溝槽的正上方，并且漂移部的寬度大于所述溝槽的寬度；
七.進行后續(xù)工藝，形成RF LDMOS器件。
本發(fā)明的RF LDMOS器件，其法拉第盾為單層金屬層結(jié)構(gòu)，單層金屬層同N型漏端輕摻雜漂移區(qū)之間的介質(zhì)層為由氧化硅與氮化硅組成的復(fù)合介電區(qū)，氮化硅靠近金屬層， 氧化硅靠近N型漏端輕摻雜漂移區(qū)，單層金屬層同多晶硅柵之間的介質(zhì)層為單純的氧化硅，由于氮化硅的相對介電常數(shù)約為二氧化硅的兩倍，這樣使得法拉第盾下方的電場更加均勻地分布，從而提高了器件的擊穿電壓BV。
本發(fā)明的RF LDMOS器件，由于其法拉第盾為單層金屬層結(jié)構(gòu)，通過對單層金屬層正下方區(qū)域的介質(zhì)層進行調(diào)節(jié)，即可實現(xiàn)與兩層金屬層結(jié)構(gòu)器件相同的高擊穿電壓，而且減少了器件制造過程中的金屬淀積、刻蝕過程，器件制造工藝簡單。


為了更清楚地說明本發(fā)明的技術(shù)方案，下面對本發(fā)明所需要使用的附圖作簡單的介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1是一種法拉第盾為普通單層金屬層的RF LDMOS器件的結(jié)構(gòu)示意 圖2是一種法拉第盾為兩層金屬層的RF LDMOS器件的結(jié)構(gòu)不意圖3是一種法拉第盾為三層金屬層的RF LDMOS器件的結(jié)構(gòu)不意圖4是本發(fā)明的RF LDMOS器件的結(jié)構(gòu)一實施例示意圖5是本發(fā)明的RF LDMOS器件的制造方法一實施例步驟一示意圖
圖6是本發(fā)明的RF LDMOS器件的制造方法一實施例步驟二示意圖
圖7是本發(fā)明的RF LDMOS器件的制造方法一實施例步驟三示意圖
圖8是本發(fā)明的RF LDMOS器件的制造方法一實施例步驟四示意圖
圖9是本發(fā)明的RF LDMOS器件的制造方法一實施例步驟五示意圖
圖10是本發(fā)明的RF LDMOS器件的制造方法一實施例步驟六示意圖11是本發(fā)明的RF LDMOS器件及法拉第盾為兩層金屬層的RF LDMOS器件的N 型漏端輕摻雜漂移區(qū)橫向電場強度隨距離的分布。
具體實施方式
下面將結(jié)合附圖，對本發(fā)明中的技術(shù)方案進行清楚、完整的描述，顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其它實施例，都屬于本發(fā)明保護的范圍。
實施例一
RF LDMOS器件的結(jié)構(gòu)如圖4所示。在P外延10的右部形成有一 N型漏端輕摻雜漂移區(qū)12，在N型漏端輕摻雜漂移區(qū)12左側(cè)的P外延10上形成有柵氧14，所述柵氧14上方形成有多晶硅柵15，所述多晶硅柵15上方、側(cè)面及所述N型漏端輕摻雜漂移區(qū)12左部上方形成有介質(zhì)層16,所述介質(zhì)層16右部上方形成有法拉第盾(Faraday shield) 17,所述法拉第盾17為單層金屬層，該單層金屬層包括多晶硅部171、漂移部172、豎直部173，豎直部 173在多晶硅柵15右側(cè)，豎直部173上端同多晶硅部171右端連通，豎直部173下端同漂移部172左端連通，多晶硅部171的左端在多晶硅柵15上方，漂移部172在N型漏端輕摻雜漂移區(qū)12上方，該單層金屬層的多晶硅部171正下方的介質(zhì)層16為氧化硅，該單層金屬層的漂移部172正下方的介質(zhì)層16包括氧化硅、氮化硅，氮化硅區(qū)域19的寬度小于漂移部 172的寬度，氮化硅區(qū)域19的上部接該單層金屬層的漂移部172，下部及兩側(cè)為氧化硅。
較佳的，所述氮化硅區(qū)域19的厚度為1000 3000埃；
較佳的，所述氮化硅區(qū)域19的寬度為O 1. 3um。
實施例二
基于實施例一，RF LDMOS器件的結(jié)構(gòu)如圖4所示。在P外延10的左部形成有一 P 阱11，在P外延10的右部形成有一 N型漏端輕摻雜漂移區(qū)12，所述P阱11與所述N型漏端輕摻雜漂移區(qū)12不接觸；
所述P阱11的上部形成有一 N型源端重?fù)诫s區(qū)24 ；
所述N型漏端輕摻雜漂移區(qū)12的右部形成有一 N型漏端重?fù)诫s區(qū)21 ；
所述N型源端重?fù)诫s區(qū)24、N型漏端重?fù)诫s區(qū)21的N型雜質(zhì)濃度，大于N型漏端輕摻雜漂移區(qū)12的N型雜質(zhì)濃度；
所述N型源端重?fù)诫s區(qū)24右側(cè)的P阱11上方，及所述P阱11與所述N型漏端輕摻雜漂移區(qū)12之間的P外延10上方，形成有所述柵氧14。
實施例三
實施例一所述的RF LDMOS器件的制造方法，包括以下步驟
— .形成柵氧14、多晶硅柵15、N型漏端輕摻雜漂移區(qū)12，N型漏端輕摻雜漂移區(qū) 12形成在P外延10的右部，柵氧14形成在N型漏端輕摻雜漂移區(qū)12左側(cè)的P外延10上， 多晶硅柵15形成在所述柵氧14上，如圖5所示；
二.在硅片上整體淀積一層氧化硅16，如圖6所示；較佳的，該層氧化硅的厚度為 1000 4000 埃；
三.通過光刻刻蝕，在N型漏端輕摻雜漂移區(qū)左部上方的氧化硅中形成一溝槽， 該溝槽的深度小于該層氧化硅16的厚度，如圖7所示；較佳的，該溝槽的寬度小于 等于1. 3um，深度為1000 3000埃；
四.在硅片上整體淀積一層氮化硅19，該層氮化硅19的厚度等于所述溝槽的深度，如圖8所示；較佳的，該層氮化硅19的厚度為1000 3000埃；
五·將所述溝槽以外區(qū)域的氮化硅19刻蝕掉，如圖9所示；
六.在硅片上淀積一層金屬層并進行相應(yīng)的刻蝕，形成法拉第盾17，如圖10所示；
構(gòu)成所述法拉第盾17的金屬層包括多晶硅部171、漂移部172、豎直部173，豎直部173在多晶硅柵15右側(cè)，豎直部173上端同多晶硅部171右端連通，豎直部173下端同漂移部172左端連通，多晶硅部171的左端在多晶硅柵15上方，漂移部172位于所述溝槽的正上方，并且漂移部172的寬度大于所述溝槽的寬度；
七.進行后續(xù)工藝，形成RF LDMOS器件，如圖4所示。
實施例四
基于實施例三的RF LDMOS器件的制造方法，步驟一包括以下步驟
(I)在P襯底上生長P外延10 ;
(2)在P外延10中通過P離子注入及高溫推阱(離子活化)形成P阱11 ;
(3)在P外延10上生長柵氧化層；
(4)在柵氧化層上淀積多晶硅；
(5)通過光刻膠定義多晶硅柵15的位置和面積，多晶硅柵15的左端在所述P阱 11的右部上方，將多晶硅柵15區(qū)域之外的柵氧化層及多晶硅刻蝕去除，形成柵氧14及多晶娃柵15 ；
(6)保留多晶硅柵15頂部的光刻膠，進行N型輕摻雜離子注入，在多晶硅柵15 右側(cè)的P外延10中形成一 N型漏端輕摻雜漂移區(qū)12，在多晶硅柵15左側(cè)的P阱11中形成N型源端輕摻雜區(qū)；較佳的，N型輕摻雜離子注入的N型雜質(zhì)為磷或砷，注入能量范圍為 50keV 300keV，注入劑量范圍為5E11 4E12個原子每平方厘米；
(7)通過光刻定義出一 N型源端重?fù)诫s區(qū)24的位置及面積、一 N型漏端重?fù)诫s區(qū) 21的位置及面積，進行N離子注入，形成該N型源端重?fù)诫s區(qū)24及該N型漏端重?fù)诫s區(qū)21 ； 該N型源端重?fù)诫s區(qū)24位于所述N型源端輕摻雜區(qū)的右部，該N型漏端重?fù)诫s區(qū)21位于該N型漏端 輕摻雜區(qū)12的右部。
本發(fā)明的RF LDMOS器件，其法拉第盾為單層金屬層結(jié)構(gòu)，單層金屬層同N型漏端輕摻雜漂移區(qū)之間的介質(zhì)層為由氧化硅與氮化硅組成的復(fù)合介電區(qū)，氮化硅靠近金屬層， 氧化硅靠近N型漏端輕摻雜漂移區(qū)，單層金屬層同多晶硅柵之間的介質(zhì)層為單純的氧化硅，由于氮化硅的相對介電常數(shù)約為二氧化硅的兩倍，這樣使得法拉第盾下方的電場更加均勻地分布，從而提高了器件的擊穿電壓BV。
本發(fā)明的RF LDMOS器件，由于其法拉第盾為單層金屬層結(jié)構(gòu)，通過對單層金屬層正下方區(qū)域的介質(zhì)層進行調(diào)節(jié)，即可實現(xiàn)與兩層金屬層結(jié)構(gòu)器件相同的高擊穿電壓，而且減少了器件制造過程中的金屬淀積、刻蝕過程，器件制造工藝簡單。
圖11是本發(fā)明的RF LDMOS器件及法拉第盾為兩層金屬層的RF LDMOS器件的N 型漏端輕摻雜漂移區(qū)橫向電場強度隨距離的分布。其中，實線表示雙層法拉第盾為兩層金屬層的RF LDMOS器件，虛線表示本發(fā)明的RF LDMOS器件，曲線所對應(yīng)的面積即為擊穿電壓 BV。電場峰值30是由本發(fā)明的RF LDMOS器件的單層金屬層下的復(fù)合介電區(qū)所形成的。這是因為氮化硅比二氧化硅具有更高的相對介電常數(shù)，約為其2倍，因而填充氮化硅區(qū)域下方的電場會形成一個峰值，與雙層法拉第盾為兩層金屬層的RF LDMOS器件的第一層金屬層所獲得的電場峰值類似。該峰值的存在可以使電場的分布更加均勻，有助于提高擊穿電壓 BV。
以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明保護的范圍之內(nèi)。
權(quán)利要求
1.一種RF LDMOS器件，在P外延的右部形成有一 N型漏端輕摻雜漂移區(qū)，在N型漏端輕摻雜漂移區(qū)左側(cè)的P外延上形成有柵氧，所述柵氧上方形成有多晶硅柵，所述多晶硅柵上方、側(cè)面及所述N型漏端輕摻雜漂移區(qū)左部上方形成有介質(zhì)層，所述介質(zhì)層右部上方形成有法拉第盾，所述法拉第盾為單層金屬層，該單層金屬層包括多晶硅部、漂移部、豎直部，豎直部在多晶硅柵右側(cè)，豎直部上端同多晶硅部右端連通，豎直部下端同漂移部左端連通，多晶硅部的左端在多晶硅柵上方，漂移部在N型漏端輕摻雜漂移區(qū)上方，其特征在于， 該單層金屬層的多晶硅部正下方的介質(zhì)層為氧化硅，該單層金屬層的漂移部正下方的介質(zhì)層包括氧化硅、氮化硅，氮化硅區(qū)域的寬度小于所述漂移部的寬度，氮化硅區(qū)域的上部接該單層金屬層的漂移部，下部及兩側(cè)為氧化硅。
2.根據(jù)權(quán)利要求1所述的RFLDMOS器件，其特征在于， 氮化硅區(qū)域的厚度為1000 3000埃。
3.根據(jù)權(quán)利要求1所述的RFLDMOS器件，其特征在于， 氮化娃區(qū)域的寬度為O 1. 3um。
4.根據(jù)權(quán)利要求1所述的RFLDMOS器件，其特征在于， 在P外延的左部形成有一 P阱，所述P阱與所述N型漏端輕摻雜漂移區(qū)不接觸； 所述P阱的上部形成有一 N型源端重?fù)诫s區(qū)； 所述N型漏端輕摻雜漂移區(qū)的右部形成有一 N型漏端重?fù)诫s區(qū)； 所述N型漏端重?fù)诫s區(qū)、N型源端重?fù)诫s區(qū)的N型雜質(zhì)濃度，大于N型漏端輕摻雜漂移區(qū)的N型雜質(zhì)濃度； 所述N型源端重?fù)诫s區(qū)右側(cè)的P阱上方，及所述P阱與所述N型漏端輕摻雜漂移區(qū)之間的P外延上方，形成有所述柵氧。
5.一種權(quán)利要求1所述的RF LDMOS器件的制造方法，其特征在于，包括以下步驟 一.形成柵氧、多晶硅柵、N型漏端輕摻雜漂移區(qū)，N型漏端輕摻雜漂移區(qū)形成在P外延的右部，柵氧形成在N型漏端輕摻雜漂移區(qū)左側(cè)的P外延上，多晶硅柵形成在所述柵氧上； 二.在硅片上整體淀積一層氧化硅； 三.通過光刻刻蝕，在N型漏端輕摻雜漂移區(qū)左部上方的氧化硅中形成一溝槽，所述溝槽的深度小于該層氧化硅的厚度； 四.在硅片上整體淀積一層氮化硅，該層氮化硅的厚度等于所述溝槽的深度； 五.將所述溝槽以外區(qū)域的氮化硅刻蝕掉； 六.在硅片上淀積一層金屬層并進行相應(yīng)的刻蝕，形成法拉第盾； 構(gòu)成所述法拉第盾的金屬層包括多晶硅部、漂移部、豎直部，豎直部在多晶硅柵右側(cè)，豎直部上端同多晶硅部右端連通，豎直部下端同漂移部左端連通，多晶硅部的左端在多晶硅柵上方，漂移部位于所述溝槽的正上方，并且漂移部的寬度大于所述溝槽的寬度； 七.進行后續(xù)工藝，形成RFLDMOS器件。
6.根據(jù)權(quán)利要求5所述的RFLDMOS器件的制造方法，其特征在于， 所述溝槽的寬度小于等于1. 3um，深度為1000 3000埃； 該層氮化硅的厚度為1000 3000埃。
7.根據(jù)權(quán)利要求5所述的RFLDMOS器件的制造方法，其特征在于， 步驟一包括以下步驟(1)在P襯底上生長P外延； (2)在P外延中通過P離子注入及高溫推阱形成P阱； (3)在P外延上生長柵氧化層； (4)在柵氧化層上淀積多晶硅； (5)通過光刻膠定義多晶硅柵的位置和面積，多晶硅柵的左端在所述P阱的右部上方，將多晶硅柵區(qū)域之外的柵氧化層及多晶硅刻蝕去除，形成柵氧及多晶硅柵； (6)保留多晶硅柵頂部的光刻膠，進行N型輕摻雜離子注入，在多晶硅柵右側(cè)的P外延中形成一 N型漏端輕摻雜漂移區(qū) 。
全文摘要
本發(fā)明公開了一種RF LDMOS器件，其結(jié)構(gòu)是法拉第盾為單層金屬層，該單層金屬層包括多晶硅部、漂移部、豎直部，豎直部在多晶硅柵右側(cè)，豎直部上端同多晶硅部右端連通，豎直部下端同漂移部左端連通，多晶硅部的左端在多晶硅柵上方，漂移部在N型漏端輕摻雜漂移區(qū)上方，多晶硅部正下方的介質(zhì)層為氧化硅，漂移部正下方的介質(zhì)層包括氧化硅、氮化硅，氮化硅區(qū)域的寬度小于所述漂移部的寬度，氮化硅區(qū)域的上部接該單層金屬層的漂移部，下部及兩側(cè)為氧化硅。本發(fā)明還公開了該種RF LDMOS器件的制造方法。本發(fā)明使RF LDMOS器件具有較高擊穿電壓，并且制造工藝簡單。
文檔編號H01L21/336GK103050531SQ20121028720
公開日2013年4月17日 申請日期2012年8月13日 優(yōu)先權(quán)日2012年8月13日
發(fā)明者李娟娟, 慈朋亮, 錢文生, 韓峰, 董金珠 申請人:上海華虹Nec電子有限公司