半導(dǎo)體元件的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體元件的制造方法。該方法提供具有第一區(qū)及第二區(qū)的基底。在基底上形成第一圖案化罩幕層，其在第一區(qū)中具有至少一第一開口而在第二區(qū)中具有至少一第二開口。第一開口小于第二開口。以第一圖案化罩幕層為罩幕，移除部分基底，以在第一區(qū)的基底中形成至少一第一溝渠，且同時(shí)在第二區(qū)的基底中形成至少一第二溝渠。第一溝渠的寬度及深度都小于第二溝渠。移除第一圖案化罩幕層。在第一溝渠上及第二溝渠上形成第一介電層。在位于第一溝渠的至少部分側(cè)壁上的第一介電層上及位于第二溝渠的至少部分側(cè)壁上的第一介電層上形成導(dǎo)體層。
【專利說明】半導(dǎo)體元件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種半導(dǎo)體元件的制造方法，且特別是有關(guān)于一種可簡化過程復(fù)雜度的半導(dǎo)體元件的制造方法。
【背景技術(shù)】
[0002]隨著科技的進(jìn)步，半導(dǎo)體元件的應(yīng)用越來越廣，且使用多種其他元件以實(shí)現(xiàn)所欲達(dá)成的功能。舉例來說，例如動態(tài)隨機(jī)存取存儲器(Dynamic Random Access Memory, DRAM)元件的半導(dǎo)體存儲元件，一般包含有電容器，其為動態(tài)隨機(jī)存取存儲器用以儲存資料或信息的元件。
[0003]動態(tài)隨機(jī)存取存儲器依其電容器的結(jié)構(gòu)主要可以分成兩種形式，其一為具有堆疊式電容器(stack capacitor)的動態(tài)隨機(jī)存取存儲器,另一則為具有深溝渠式電容器(deeptrench capacitor)的動態(tài)隨機(jī)存取存儲器。另外，電容器依其用于形成電極以及介電層的材料的類型可具有不同組態(tài)，包括金屬氧化物半導(dǎo)體(metal-oxide-semiconductor,M0S)電容器、PN接合電容器、多晶娃絕緣體多晶娃(polysilicon-1nsulator-polysilicon, PIP)電容器，以及金屬絕緣體金屬(metal-1nsulator-metal, MIM)電容器。
[0004]為了簡化過程上的步驟，并降低過程成本，如何在半導(dǎo)體元件過程中有效地整合電容器與晶體管元件將是重要的課題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種半導(dǎo)體元件的制造方法，其可將不同元件的過程進(jìn)行整合，進(jìn)而簡化過程步驟。
[0006]本發(fā)明提出一種半導(dǎo)體元件的制造方法，此方法為先提供具有第一區(qū)與第二區(qū)的基底。進(jìn)而，在基底上形成第一圖案化罩幕層，其中第一圖案化罩幕層在第一區(qū)中具有至少一第一開口且在第二區(qū)中具有至少一第二開口，第一開口小于第二開口。接著，以第一圖案化罩幕層為罩幕，移除部分基底，以在第一區(qū)的基底中形成至少一第一溝渠的同時(shí)，在第二區(qū)的基底中形成至少一第二溝渠。其中，第一溝渠的寬度小于第二溝渠的寬度，及第一溝渠的深度小于第二溝渠的深度。接下來，移除第一圖案化罩幕層。然后，在第一溝渠上及第二溝渠上形成第一介電層。之后，在位于第一溝渠的至少部分側(cè)壁上的第一介電層上及位于第二溝渠的至少部分側(cè)壁上的第一介電層上形成導(dǎo)體層。
[0007]在本發(fā)明一實(shí)施例中，上述的第一介電層的材料例如是高介電常數(shù)材料。
[0008]在本發(fā)明一實(shí)施例中，上述的導(dǎo)體層包括第一導(dǎo)體層以及第二導(dǎo)體層。第一導(dǎo)體層填滿部分第一溝渠。第二導(dǎo)體層填滿部分第二溝渠。
[0009]在本發(fā)明一實(shí)施例中，上述的導(dǎo)體層的形成方法包括下列步驟。首先，形成填滿第一溝渠與第二溝渠的導(dǎo)體材料層。接著，移除第一溝渠以外與第二溝渠以外的導(dǎo)體材料層，且移除第一溝渠中與第二溝渠中的部分導(dǎo)體材料層。
[0010]在本發(fā)明一實(shí)施例中，上述的半導(dǎo)體元件的制造方法，還包括在第一溝渠中且在第二溝渠中形成填滿第一溝渠與第二溝渠的第二介電層。
[0011]在本發(fā)明一實(shí)施例中，上述的導(dǎo)體層包括第一導(dǎo)體層以及第二導(dǎo)體層。第一導(dǎo)體層填滿部分第一溝渠。第二導(dǎo)體層填滿第二溝渠并延伸至第二溝渠兩側(cè)的基底上方。
[0012]在本發(fā)明一實(shí)施例中，上述的導(dǎo)體層的形成方法包括下列步驟。首先，形成填滿第一溝渠與第二溝渠的導(dǎo)體材料層。接著，形成第二圖案化罩幕層，第二圖案化罩幕層覆蓋第二區(qū)的導(dǎo)體材料層。然后，以第二圖案化罩幕層為罩幕，移除第一溝渠以外的導(dǎo)體材料層，且移除第一溝渠中的部分導(dǎo)體材料層。
[0013]在本發(fā)明一實(shí)施例中，上述的半導(dǎo)體元件的制造方法，還包括在第一導(dǎo)體層上與第二導(dǎo)體層上形成第二介電層，且第二介電層位于第一溝渠中并填滿第一溝渠。
[0014]在本發(fā)明一實(shí)施例中，上述的導(dǎo)體層包括第一導(dǎo)體層以及第二導(dǎo)體層。第一導(dǎo)體層僅形成在位于第一溝渠的部分側(cè)壁上的第一介電層上。第二導(dǎo)體層僅形成在位于第二溝渠的部分側(cè)壁上的第一介電層上。
[0015]在本發(fā)明一實(shí)施例中，上述的導(dǎo)體層的形成方法包括下列步驟。首先，在第一介電層上形成共形地導(dǎo)體材料層。接著，對導(dǎo)體材料層進(jìn)行蝕刻過程，以移除位于第一溝渠底部、第二溝渠底部與第一溝渠的側(cè)壁的上端部的導(dǎo)體材料層。
[0016]在本發(fā)明一實(shí)施例中，上述的蝕刻過程還包括下列步驟。首先，移除位于第一溝渠底部與第二溝渠底部的第一介電層。接著，移除位于第一溝渠底部下方與第二溝渠底部下方的部分基底。
[0017]在本發(fā)明一實(shí)施例中，上述的導(dǎo)體層的形成方法包括下列步驟。首先，在第一介電層上形成共形地導(dǎo)體材料層。接著，在位于第一溝渠的側(cè)壁上與位于第二溝渠的側(cè)壁上的導(dǎo)體材料層上形成第三圖案化罩幕層。然后，以所述第三圖案化罩幕層為罩幕，對導(dǎo)體材料層進(jìn)行蝕刻過程，以移除位于第一溝渠底部、第二溝渠底部與第一溝渠的側(cè)壁的上端部的導(dǎo)體材料層。
[0018]在本發(fā)明一實(shí)施例中，上述的導(dǎo)體層包括第一導(dǎo)體層以及第二導(dǎo)體層。第一導(dǎo)體層僅形成在位于第一溝渠的部分側(cè)壁上的第一介電層上。第二導(dǎo)體層共形地形成在第二區(qū)的第一介電層上。
[0019]在本發(fā)明一實(shí)施例中，上述的導(dǎo)體層的形成方法包括下列步驟。首先，在第一介電層上形成共形地導(dǎo)體材料層。接著，形成第四圖案化罩幕層，其覆蓋在第二區(qū)的導(dǎo)體材料層上。然后，以所述第四圖案化罩幕層為罩幕，移除位于第一溝渠底部與第一溝渠的側(cè)壁的上端部的導(dǎo)體材料層。
[0020]在本發(fā)明一實(shí)施例中，上述的導(dǎo)體層的材料例如是金屬材料。
[0021]在本發(fā)明一實(shí)施例中，上述的第一區(qū)例如是晶體管元件區(qū)，而第二區(qū)例如是電容器區(qū)。
[0022]基于上述，本發(fā)明所提出的半導(dǎo)體元件的制造方法可在基底上同時(shí)對第一區(qū)及第二區(qū)進(jìn)行處理，而將不同元件的過程進(jìn)行整合，因此可有效地降低過程復(fù)雜度，并節(jié)省過程成本。
[0023]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下?！緦＠綀D】

【附圖說明】
[0024]圖1A到圖1F為本發(fā)明的第一實(shí)施例所示出的半導(dǎo)體元件的制造流程剖面圖；
[0025]圖2A到圖2C為本發(fā)明的第二實(shí)施例所示出的半導(dǎo)體元件的制造流程剖面圖；
[0026]圖3A到圖3B為本發(fā)明的第三實(shí)施例所示出的半導(dǎo)體元件的制造流程剖面圖；
[0027]圖4A到圖4C為本發(fā)明的第四實(shí)施例所示出的半導(dǎo)體元件的制造流程剖面圖；
[0028]圖5A到圖5B為本發(fā)明的第五實(shí)施例所示出的半導(dǎo)體元件的制造流程剖面圖。
[0029]附圖標(biāo)記說明:
[0030]100:基底；
[0031]101:第一圖案化罩幕層；
[0032]IOla:第一開口；
[0033]101b:第二開口；
[0034]102:第一區(qū)；
[0035]104:第二區(qū)；
[0036]106:第一溝渠；
[0037]108:第二溝渠；
[0038]110:第一介電層；
[0039]112、312:導(dǎo)體材料層；
[0040]114a、214a、314a、414a、514a:第一導(dǎo)體層；
[0041]114b、214b、314b、414b、514b:第二導(dǎo)體層；
[0042]116、216、316、416、516:第二介電層；
[0043]213:第二圖案化罩幕層；
[0044]413:第三圖案化罩幕層；
[0045]513:第四圖案化罩幕層；
[0046]D1、D2:深度；
[0047]W1、W2:寬度。
【具體實(shí)施方式】
[0048]圖1A到圖1F為本發(fā)明的第一實(shí)施例所示出的半導(dǎo)體元件的制造流程剖面圖。
[0049]首先，請參照圖1A，提供基底100，其具有第一區(qū)102及第二區(qū)104。此基底100例如是硅基底。第一區(qū)102例如是晶體管元件區(qū)，而第二區(qū)104例如是電容器區(qū)。
[0050]進(jìn)而，在基底100上形成第一圖案化罩幕層101。第一圖案化罩幕層101在第一區(qū)102中具有至少一第一開口 IOla且在第二區(qū)104中具有至少一第二開口 101b，第一開口IOla小于第二開口 101b。第一圖案化罩幕層101的材料例如是光阻材料,且第一圖案化罩幕層101的形成方法例如是進(jìn)行微影過程而形成，但本發(fā)明并不以此為限。在其他實(shí)施例中，第一圖案化罩幕層101也可為硬罩幕。
[0051]接著，請參照圖1B，以第一圖案化罩幕層101為罩幕，移除部分基底100，以在第一區(qū)102的基底100中形成具有寬度Wl及深度Dl的至少一第一溝渠106，同時(shí)在第二區(qū)104的基底100中形成具有寬度W2及深度D2的至少一第二溝渠108。部分基底100的移除方法例如是干式蝕刻法。由于第一圖案化罩幕層101在第一區(qū)102中的開口 IOla小于在第二區(qū)104中的開口 101b，所以第一溝渠106的寬度Wl小于第二溝渠108的寬度W2，且通過負(fù)載效應(yīng)(loading effect)可使得第一溝渠106的深度Dl小于第二溝渠108的深度D2。
[0052]然后，請參照圖1C，移除第一圖案化罩幕層101。第一圖案化罩幕層101的移除方法例如是干式蝕刻法。
[0053]再者，在第一溝渠106上及第二溝渠108上共形地形成第一介電層110。第一介電層110的材料例如是高介電常數(shù)材料，而其形成方法例如是化學(xué)氣相沉積法(ChemicalVapor Deposition, CVD)。
[0054]之后，請參照圖1D，在第一介電層110上形成填滿第一溝渠106與第二溝渠108的導(dǎo)體材料層112。導(dǎo)體材料層112的材料例如是金屬材料，且其形成方式例如是化學(xué)氣相沉積法。
[0055]接著，請參照圖1E，移除第一溝渠106以外與第二溝渠108以外的導(dǎo)體材料層112，且移除第一溝渠106中與第二溝渠108中的部分導(dǎo)體材料層112，以在第一溝渠106中形成填滿部分第一溝渠106的第一導(dǎo)體層114a，以及在第二溝渠108中形成填滿部分第二溝渠108的第二導(dǎo)體層114b。第一導(dǎo)體層114a及第二導(dǎo)體層114b的形成方法例如是對導(dǎo)體材料層112進(jìn)行回蝕刻過程而形成。在本實(shí)施例中，雖然第一導(dǎo)體層114a及第二導(dǎo)體層114b的形成方法是以上述方法形成，但第一導(dǎo)體層114a及第二導(dǎo)體層114b的形成方法并不以此為限。另外，在第一實(shí)施例中，第一導(dǎo)體層114a可用以作為晶體管元件的柵極，而第二導(dǎo)體層114b可用以作為電容器的上電極。因此，此半導(dǎo)體元件的制造方法可在形成晶體管元件的柵極(第一導(dǎo)體層114a)時(shí)，同時(shí)形成電容器的上電極(第二導(dǎo)體層114b)，從而減少過程上的步驟。
[0056]接著，請參照圖1F，還可在第一溝渠106中且在第二溝渠108中形成填滿第一溝渠106與第二溝渠108的第二介電層116，以覆蓋第一導(dǎo)體層114a及第二導(dǎo)體層114b。第二介電層116的材料例如是氧化硅、氮化硅或其他合適的介電材料。第二介電層116的形成方法例如是先利用化學(xué)氣相沉積法形成第二介電材料層(未示出)，再對第二介電材料層進(jìn)行化學(xué)機(jī)械研磨(CMP)過程或回蝕刻過程而形成。此外，在移除部分第二介電材料層的過程中，還可同時(shí)移除位于第一溝渠106及第二溝渠108兩側(cè)的基底100上的第一介電層110。然而，后續(xù)完成此半導(dǎo)體元件的方法為本領(lǐng)域具有通常知識者所熟知，故于此不贅述。
[0057]基于第一實(shí)施例可知,通過第一圖案化罩幕層101可同時(shí)在基底100的第一區(qū)102中及第二區(qū)104中分別形成具不同寬度及深度的第一溝渠106與第二溝渠108，所以可將不同元件的過程進(jìn)行整合，因此可有效地降低過程復(fù)雜度，并節(jié)省過程成本。
[0058]圖2A到圖2C為本發(fā)明的第二實(shí)施例所示出的半導(dǎo)體元件的制造流程剖面圖。其中，圖2A為接續(xù)圖1D之后所進(jìn)行的步驟。此外，第二實(shí)施例和第一實(shí)施例中相同或相類似的構(gòu)件可采用相同的材料或方法來進(jìn)行，故于此不再贅述。
[0059]首先，請參照圖2A，形成第二圖案化罩幕層213，其覆蓋第二區(qū)104的導(dǎo)體材料層112。第二圖案化罩幕層213的材料例如是光阻材料，其形成方法例如是進(jìn)行微影過程。
[0060]然后，請參照圖2B，以第二圖案化罩幕層213為罩幕，移除第一溝渠106以外的導(dǎo)體材料層112，且移除第一溝渠106中的部分導(dǎo)體材料層112，以形成填滿部分第一溝渠106的第一導(dǎo)體層214a，及填滿第二溝渠108并延伸至第二溝渠108兩側(cè)的基底100上方的第二導(dǎo)體層214b。第一導(dǎo)體層214a及第二導(dǎo)體層214b的形成方法例如是回蝕刻過程。因此，與第一實(shí)施例相比較，在第二實(shí)施例中可獲得具有較大面積的第二導(dǎo)體層214b。
[0061]另外，在第二實(shí)施例中，當(dāng)?shù)谝粎^(qū)102是晶體管元件區(qū)時(shí)，第一導(dǎo)體層214a可用以作為晶體管元件之柵極，而當(dāng)?shù)诙^(qū)104是電容器區(qū)時(shí)，第二導(dǎo)體層214b可用以作為電容器的上電極。因此，在第二實(shí)施例中，形成較大面積的上電極使得電容器具有較大電容值。
[0062]再者，在形成第一導(dǎo)體層214a及第二導(dǎo)體層214b之后，移除第二圖案化罩幕層213。
[0063]接著，請參照圖2C，還可在第一導(dǎo)體層214a上及第二導(dǎo)體層214b上形成第二介電層216,且在第一溝渠106中，第二介電層216填滿第一溝渠106,以覆蓋第一導(dǎo)體層214a及第二導(dǎo)體層214b。第二介電層216的形成方法例如是先利用化學(xué)氣相沉積法形成第二介電材料層(未示出)，再對第二介電材料層進(jìn)行回蝕刻過程而形成。此外，在移除部分第二介電材料層的過程中，還可同時(shí)移除位于溝渠106兩側(cè)的基底100上的第一介電層110。然而，后續(xù)完成此半導(dǎo)體元件的方法為本領(lǐng)域具有通常知識者所熟知，故于此不贅述。
[0064]同樣地，第二實(shí)施例可同時(shí)在基底100上的第一區(qū)102中及第二區(qū)104中分別形成第一溝渠106與第二溝渠108，可使得不同元件的過程進(jìn)行整合，因此可有效地降低過程復(fù)雜度，并節(jié)省過程成本。另外，第二實(shí)施例可通過第二圖案化罩幕層213作為罩幕，所以能制作具有面積較大的第二導(dǎo)體層214b (上電極)，使得具有較大的電容值。
[0065]圖3A到圖3B為本發(fā)明的第三實(shí)施例所示出的半導(dǎo)體元件的制造流程剖面圖。其中，圖3A為接續(xù)圖1C之后所進(jìn)行的步驟。此外，第三實(shí)施例和第一實(shí)施例中相同或相類似的構(gòu)件可采用相同的材料或方法來進(jìn)行，故于此不再贅述。
[0066]首先，請參照圖3A，在第一介電層110上形成共形地導(dǎo)體材料層312。導(dǎo)體材料層312的材料例如是金屬材料，且其形成方法例如是化學(xué)氣相沉積法。
[0067]接著，請參照圖3B，移除位于第一溝渠106底部、第二溝渠108底部與第一溝渠106的側(cè)壁的上端部的導(dǎo)體材料層312，以形成僅位于第一溝渠106的部分側(cè)壁上的第一介電層110上的第一導(dǎo)體層314a，以及僅位于第二溝渠108的部分側(cè)壁上的第一介電層110上的第二導(dǎo)體層314b。第一導(dǎo)體層314a及第二導(dǎo)體層314b的形成方法例如是對導(dǎo)體材料層312進(jìn)行干式蝕刻過程而形成。在其他實(shí)施例中，上述干式蝕刻過程還可進(jìn)行過蝕刻步驟，以移除位于第一溝渠106底部與第二溝渠108底部的第一介電層110 (未示出)，以及移除位于第一溝渠106底部下方與第二溝渠108底部下方的部分基底100 (未示出)，來確保完全移除第一溝渠106底部及第二溝渠108底部的導(dǎo)體材料層312。
[0068]另外，在第三實(shí)施例中，當(dāng)?shù)谝粎^(qū)102是晶體管元件區(qū)時(shí)，第一導(dǎo)體層314a可用以作為晶體管元件的柵極，而當(dāng)?shù)诙^(qū)104是電容器區(qū)時(shí)，第二導(dǎo)體層314b可用以作為電容器的上電極。
[0069]再者，還可在第一溝渠106中且在第二溝渠108中形成填滿第一溝渠106與第二溝渠108的第二介電層316,以覆蓋第一導(dǎo)體層314a及第二導(dǎo)體層314b。第二介電層316的形成方法例如是先利用化學(xué)氣相沉積法形成第二介電材料層(未示出)，再對第二介電材料層進(jìn)行化學(xué)機(jī)械研磨過程或回蝕刻過程而形成。此外，在移除部分第二介電材料層的過程中，還可同時(shí)移除位于第一溝渠106及第二溝渠108兩側(cè)的基底100上的第一介電層110。然而，后續(xù)完成此半導(dǎo)體元件的方法為本領(lǐng)域具有通常知識者所熟知，故于此不贅述。
[0070]同樣地，第三實(shí)施例可同時(shí)在基底100上的第一區(qū)102中及第二區(qū)104中分別形成第一溝渠106與第二溝渠108，可使得不同元件的過程進(jìn)行整合，因此可有效地降低過程復(fù)雜度，并節(jié)省過程成本。
[0071]圖4A到圖4B為本發(fā)明的第四實(shí)施例所示出的半導(dǎo)體元件的制造流程剖面圖。其中，圖4A為接續(xù)圖3A之后所進(jìn)行的步驟。此外，第四實(shí)施例和第三實(shí)施例中相同或相類似的構(gòu)件可采用相同的材料或方法來進(jìn)行，故于此不再贅述。
[0072]首先，請參照圖4A，在位于第一溝渠106的側(cè)壁上與位于第二溝渠108的側(cè)壁上的導(dǎo)體材料層312上形成第三圖案化罩幕層413。第三圖案化罩幕層413的形成方法例如是先在導(dǎo)體材料層312上共形地形成罩幕材料層(未示出)，再對罩幕材料層進(jìn)行非等向性干式蝕刻過程而形成。
[0073]然后，請參照圖4B，以第三圖案化罩幕層413為罩幕，移除位于第一溝渠106底部、第二溝渠108底部與第一溝渠106的側(cè)壁的上端部的導(dǎo)體材料層312，而形成面積小于罩幕層413的第一導(dǎo)體層414a及第二導(dǎo)體層414b。第一導(dǎo)體層414a及第二導(dǎo)體層414b的形成方式例如是對導(dǎo)體材料層312進(jìn)行濕式蝕刻過程而形成。然而，在其他實(shí)施例中，第一導(dǎo)體層414a及第二導(dǎo)體層414b的面積可大于或等于罩幕層413的面積。
[0074]另外，在第四實(shí)施例中，當(dāng)?shù)谝粎^(qū)102是晶體管元件區(qū)時(shí)，第一導(dǎo)體層414a可用以作為晶體管元件的柵極，而當(dāng)?shù)诙^(qū)104是電容器區(qū)時(shí)，第二導(dǎo)體層414b可用以作為電容器的上電極。
[0075]接著，請參照圖4C，在移除作為罩幕的第三圖案化罩幕層413之后，在第一溝渠106中且在第二溝渠108中形成填滿第一溝渠106及第二溝渠108的第二介電層416，以覆蓋第一導(dǎo)體層414a及第二導(dǎo)體層414b。第二介電層416的形成方法例如是先利用化學(xué)氣相沉積法形成第二介電材料層(未示出)，再對第二介電材料層進(jìn)行化學(xué)機(jī)械研磨過程或回蝕刻過程而形成。此外，在移除部分第二介電材料層的過程中，還可同時(shí)移除位于第一溝渠106及第二溝渠108兩側(cè)的基底100上的第一介電層110。然而，后續(xù)完成此半導(dǎo)體元件的方法為本領(lǐng)域具有通常知識者所熟知，故于此不贅述。
[0076]同樣地，第四實(shí)施例可同時(shí)在基底100上的第一區(qū)102中及第二區(qū)104中分別形成第一溝渠106與第二溝渠108，可使得不同元件的過程進(jìn)行整合，因此可有效地降低過程復(fù)雜度，并節(jié)省過程成本。
[0077]圖5A到圖5B為本發(fā)明的第五實(shí)施例所示出的半導(dǎo)體元件的制造流程剖面圖。其中，圖5A為接續(xù)圖3A之后所進(jìn)行的步驟。此外，第五實(shí)施例和第三實(shí)施例中相同或相類似的構(gòu)件可采用相同的材料或方法來進(jìn)行，故于此不再贅述。
[0078]首先，請參照圖5A，形成第四圖案化罩幕層513，其覆蓋住整個(gè)第二區(qū)104的導(dǎo)體材料層312。第四圖案化罩幕層513的材料例如是光阻材料，其形成方法例如是進(jìn)行微影過程。
[0079]然后，請參照圖5B，以第四圖案化罩幕層513為罩幕，移除位于第一溝渠106底部與第一溝渠106的側(cè)壁的上端部的導(dǎo)體材料層312，以形成僅位于第一溝渠106的部分側(cè)壁上的第一介電層110上的第一導(dǎo)體層514a，以及共形地形成在整個(gè)第二區(qū)104的第一介電層110上的第二導(dǎo)體層514b。第一導(dǎo)體層514a及第二導(dǎo)體層514b的形成方法例如是對導(dǎo)體材料層312進(jìn)行干式蝕刻過程而形成。因此，與第三實(shí)施例相比較，在第五實(shí)施例中可獲得具有較大面積的第二導(dǎo)體層514b。[0080]再者，在形成第一導(dǎo)體層514a及第二導(dǎo)體層514b之后，移除第四圖案化罩幕層513。
[0081]另外，在第五實(shí)施例中，當(dāng)?shù)谝粎^(qū)102是晶體管元件區(qū)時(shí)，第一導(dǎo)體層514a可用以作為晶體管元件的柵極，而當(dāng)?shù)诙^(qū)104是電容器區(qū)時(shí)，第二導(dǎo)體層514b可用以作為電容器的上電極。因此，在第五實(shí)施例中，形成較大面積的上電極使得電容器具有較大電容值。
[0082]再者，還可在第一溝渠106中及整個(gè)第二區(qū)104的第二導(dǎo)體層514b上形成第二介電層516,以完全覆蓋第一導(dǎo)體層514a及第二導(dǎo)體層514b。第二介電層516的形成方法例如是先利用化學(xué)氣相沉積法形成第二介電材料層(未示出)，再對第二介電材料層進(jìn)行回蝕刻過程而形成。此外，在移除部分第二介電材料層的過程中，還可同時(shí)移除位于第一溝渠106兩側(cè)的基底100上的第一介電層110。然而，后續(xù)完成此半導(dǎo)體元件的方法為本領(lǐng)域具有通常知識者所熟知，故于此不贅述。
[0083]同樣地，第五實(shí)施例可同時(shí)在基底100上的第一區(qū)102中及第二區(qū)104中分別形成第一溝渠106與第二溝渠108，可使得不同元件的過程進(jìn)行整合，因此可有效地降低過程復(fù)雜度，并節(jié)省過程成本。另外，第五實(shí)施例可通過第四圖案化罩幕層513作為罩幕，所以能制作具有面積較大的第二導(dǎo)體層514b (上電極)，使得具有較大的電容值。
[0084]綜上所述，上述實(shí)施例所提出的半導(dǎo)體元件的制造方法通過圖案化罩幕層可同時(shí)在基底上的第一區(qū)中及第二區(qū)中分別形成具不同寬度及深度的溝渠，從而可將不同元件的過程進(jìn)行整合，因此可有效地降低過程復(fù)雜度，并節(jié)省過程成本。此外，當(dāng)上述實(shí)施例所提出的半導(dǎo)體元件的制造方法應(yīng)用于形成晶體管元件與電容器時(shí)，晶體管元件可具有較長通道，且電容器具有較大的電容值。
[0085]最后應(yīng)說明的是:以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。
【權(quán)利要求】
1.一種半導(dǎo)體元件的制造方法，其特征在于，包括: 提供基底，具有第一區(qū)及第二區(qū)； 在該基底上形成第一圖案化罩幕層，其中該第一圖案化罩幕層在該第一區(qū)中具有至少一第一開口且在該第二區(qū)中具有至少一第二開口，該第一開口小于該第二開口 ； 以該第一圖案化罩幕層為罩幕，移除部分該基底，以在該第一區(qū)的該基底中形成至少一第一溝渠，且同時(shí)在該第二區(qū)的該基底中形成至少一第二溝渠，其中該第一溝渠的寬度小于該第二溝渠的寬度，且該第一溝渠的深度小于該第二溝渠的深度； 移除該第一圖案化罩幕層； 在該第一溝渠上及該第二溝渠上形成第一介電層；以及 在位于該第一溝渠的至少部分側(cè)壁上的該第一介電層上及位于該第二溝渠的至少部分側(cè)壁上的該第一介電層上形成導(dǎo)體層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，該第一介電層的材料包括高介電常數(shù)材料。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，該導(dǎo)體層包括: 第一導(dǎo)體層，填滿部分該第一溝渠；以及 第二導(dǎo)體層，填滿部分該第二溝渠。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體元件的制造方法，其特征在于，該導(dǎo)體層的形成方法包括:` 形成填滿該第一溝渠與該第二溝渠的導(dǎo)體材料層；以及 移除該第一溝渠以外與該第二溝渠以外的導(dǎo)體材料層，且移除該第一溝渠中與該第二溝渠中的部分該導(dǎo)體材料層。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體元件的制造方法，其特征在于，還包括在該第一溝渠中且在該第二溝渠中形成填滿該第一溝渠與該第二溝渠的第二介電層。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，該導(dǎo)體層包括: 第一導(dǎo)體層，填滿部分該第一溝渠；以及 第二導(dǎo)體層，填滿該第二溝渠并延伸至該第二溝渠兩側(cè)的該基底上方。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體元件的制造方法，其特征在于，該導(dǎo)體層的形成方法包括: 形成填滿該第一溝渠與該第二溝渠的導(dǎo)體材料層； 形成第二圖案化罩幕層，該第二圖案化罩幕層覆蓋該第二區(qū)的該導(dǎo)體材料層；以及以該第二圖案化罩幕層為罩幕，移除該第一溝渠以外的該導(dǎo)體材料層，且移除該第一溝渠中的部分該導(dǎo)體材料層。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體元件的制造方法，其特征在于，還包括在該第一導(dǎo)體層上與該第二導(dǎo)體層上形成第二介電層，其中該第二介電層位于該第一溝渠中且填滿該第一溝渠。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，該導(dǎo)體層包括: 第一導(dǎo)體層，僅形成在位于該第一溝渠的部分側(cè)壁上的該第一介電層上；以及 第二導(dǎo)體層，僅形成在位于該第二溝渠的部分側(cè)壁上的該第一介電層上。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體元件的制造方法，其特征在于，該導(dǎo)體層的形成方法包括: 在該第一介電層上形成共形地導(dǎo)體材料層；以及 對該導(dǎo)體材料層進(jìn)行蝕刻過程，以移除位于該第一溝渠底部、該第二溝渠底部與該第一溝渠的側(cè)壁的上端部的該導(dǎo)體材料層。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其特征在于，該蝕刻過程還包括: 移除位于該第一溝渠底部與該第二溝渠底部的該第一介電層；以及 移除位于該第一溝渠底部下方與該第二溝渠底部下方的部分該基底。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體元件的制造方法，其特征在于，該導(dǎo)體層的形成方法包括: 在該第一介電層上形成共形地導(dǎo)體材料層； 在位于該第一溝渠的側(cè)壁上與位于該第二溝渠的側(cè)壁上的該導(dǎo)體材料層上形成第三圖案化罩幕層； 以該第三圖案化罩幕層為罩幕，對該導(dǎo)體材料層進(jìn)行蝕刻過程，以移除位于該第一溝渠底部、該第二溝渠底部與該第一溝渠的側(cè)壁的上端部的該導(dǎo)體材料層。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，該導(dǎo)體層包括: 第一導(dǎo)體層，僅形成在位于該第一溝渠的部分側(cè)壁上的該第一介電層上；以及 第二導(dǎo)體層，共形地形成在該第二區(qū)的該第一介電層上。
14.根據(jù)權(quán)利要求13所述的 半導(dǎo)體元件的制造方法，其特征在于，該導(dǎo)體層的形成方法包括: 在該第一介電層上形成共形地導(dǎo)體材料層； 形成第四圖案化罩幕層，該第四圖案化罩幕層覆蓋該第二區(qū)的該導(dǎo)體材料層；以及以該第四圖案化罩幕層為罩幕，移除位于該第一溝渠底部與該第一溝渠的側(cè)壁的上端部的該導(dǎo)體材料層。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，該導(dǎo)體層的材料包括金屬材料。
16.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，該第一區(qū)包括晶體管元件區(qū)，而該第二區(qū)包括電容器區(qū)。
【文檔編號】H01L21/8242GK103515322SQ201210258842
【公開日】2014年1月15日 申請日期:2012年7月25日 優(yōu)先權(quán)日:2012年6月15日
【發(fā)明者】吳鐵將, 廖偉明, 黃瑞成, 聶鑫譽(yù) 申請人:南亞科技股份有限公司