半導體器件制造方法
【專利摘要】本發(fā)明公開了一種半導體器件制造方法，包括：在襯底上形成接觸犧牲層，刻蝕接觸犧牲層形成接觸犧牲圖形，其中接觸犧牲圖形覆蓋源區(qū)與漏區(qū)并且具有暴露襯底的柵極溝槽；在柵極溝槽中形成柵極側墻和柵極堆疊結構；部分或者完全刻蝕去除覆蓋源區(qū)與漏區(qū)的接觸犧牲圖形，形成源漏接觸溝槽；在源漏接觸溝槽中形成源漏接觸。依照本發(fā)明的半導體器件制造方法，通過雙層接觸犧牲層工藝有效降低了柵極側墻與接觸區(qū)域之間的間距，并且增大了接觸區(qū)域面積，從而有效減小了器件寄生電阻。
【專利說明】半導體器件制造方法
【技術領域】
[0001]本發(fā)明涉及半導體集成電路制造領域，更具體地，涉及一種具有增大接觸區(qū)域的MOSFET的制造方法。
【背景技術】
[0002]隨著MOSFET的特征尺寸持續(xù)縮減，寄生電阻在器件的總電阻中占據的比重越來越大，嚴重制約了小尺寸器件性能的提升?，F(xiàn)有的降低寄生電阻的結構/方法包括形成提升源漏、在源漏區(qū)中/上形成金屬硅化物、提高接觸面積等等。
[0003]然而，無論采用何種結構/方法，源/漏區(qū)的接觸區(qū)域(或接觸孔，CA)與柵極側墻之間仍然有較大的間距，電子/空穴的載流子從源區(qū)穿越溝道區(qū)達到漏區(qū)的距離仍然較大，因此寄生電阻依然無法有效的減小，器件性能提升程度有限。

【發(fā)明內容】

[0004]有鑒于此，本發(fā)明的目的在于采用新的制造方法以接觸犧牲層工藝代替?zhèn)鹘y(tǒng)的替代柵工藝，大幅減小接觸區(qū)域與柵極之間的間距，從而有效地減小器件寄生電阻。
[0005]實現(xiàn)本發(fā)明的上述目的，是通過提供一種半導體器件制造方法，包括:在襯底上形成接觸犧牲層，刻蝕接觸犧牲層形成接觸犧牲圖形，其中接觸犧牲圖形覆蓋源區(qū)與漏區(qū)并且具有暴露襯底的柵極溝槽；在柵極溝槽中形成柵極側墻和柵極堆疊結構；部分或者完全刻蝕去除覆蓋源區(qū)與漏區(qū)的接觸犧牲圖形，形成源漏接觸溝槽；在源漏接觸溝槽中形成源漏接觸。
[0006]其中，接觸犧牲層包括第一接觸犧牲層和第二接觸犧牲層。
[0007]其中，第一接觸犧牲層包括應變S1、SiGe, S1:C、多晶硅、非晶硅、微晶硅、非晶碳、氧化硅、氮化硅及其組合，第二接觸犧牲層包括單晶硅、多晶硅、非晶硅、微晶硅、非晶碳、氧化硅、氮化硅及其組合。
[0008]其中，形成源漏接觸溝槽的步驟包括:部分刻蝕去除第二接觸犧牲層；或者完全刻蝕去除第二接觸犧牲層以及部分刻蝕去除第一接觸犧牲層；或者完全刻蝕去除第二接觸犧牲層和第一接觸犧牲層；或者完全刻蝕去除第二接觸犧牲層和第一接觸犧牲層以及部分刻蝕襯底。
[0009]其中，通過外延生長形成接觸犧牲層并且摻雜具有第一導電類型。
[0010]其中，形成接觸犧牲層之后，刻蝕接觸犧牲層以及襯底形成淺溝槽，在淺溝槽中填充絕緣材料形成淺溝槽隔離。
[0011]其中，形成柵極溝槽之后，刻蝕淺溝槽隔離使其在有源區(qū)寬度方向上向隔離區(qū)傾斜。
[0012]其中，刻蝕形成接觸犧牲圖形之后，在柵極溝槽兩側襯底中形成輕摻雜源漏區(qū)。
[0013]其中，形成柵極堆疊結構包括在柵極溝槽中沉積高k材料的柵極絕緣層、金屬氮化物的功函數調節(jié)層以及金屬的電阻調節(jié)層。[0014]其中，形成源漏接觸的步驟進一步包括:在源漏接觸溝槽中形成金屬硅化物；在金屬硅化物上依次沉積襯墊層和填充層；平坦化填充層和襯墊層直至暴露柵極堆疊結構。
[0015]依照本發(fā)明的半導體器件制造方法，通過雙層接觸犧牲層工藝有效降低了柵極側墻與接觸區(qū)域之間的間距，并且增大了接觸區(qū)域面積，從而有效減小了器件寄生電阻。
【專利附圖】

【附圖說明】
[0016]以下參照附圖來詳細說明本發(fā)明的技術方案，其中:
[0017]圖1至圖9為根據本發(fā)明的半導體器件制造方法各個步驟的剖視圖；以及
[0018]圖10為根據本發(fā)明的半導體器件制造方法的流程圖。
【具體實施方式】
[0019]以下參照附圖并結合示意性的實施例來詳細說明本發(fā)明技術方案的特征及其技術效果。需要指出的是，類似的附圖標記表示類似的結構，本申請中所用的術語“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修飾各種器件結構。這些修飾除非特別說明并非暗示所修飾器件結構的空間、次序或層級關系。
[0020]參照圖10以及圖1?圖4，在襯底上形成接觸犧牲圖形，覆蓋源區(qū)與漏區(qū)并且暴露柵極區(qū)域。
[0021]如圖1所示，在襯底I上依次形成第一接觸犧牲層2和第二接觸犧牲層3。提供襯底1，其材質可以是(體)Si (例如單晶Si晶片)、SO1、單晶Ge、GeOI (絕緣體上Ge)，也可以是其他化合物半導體，例如GaAs、SiGe, GeSn, InP、InSb、GaN等等。優(yōu)選地，襯底I選用體Si或SOI，以便與CMOS工藝兼容。
[0022]采用LPCVD、PECVD,HDPCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等常規(guī)方法并合理控制工
藝參數，在襯底I上外延生長了第一接觸犧牲層2。第一接觸犧牲層2用于稍后器件的實際源漏區(qū)(作為提升源漏的一部分)，其材質可以是應變S1、SiGe、S1:C及其組合，其厚度例如是10?lOOnm。由于第一接觸犧牲層2的材質與襯底I的材質之間晶格常數不同，可以向溝道區(qū)引入應力，因此有助于提高載流子遷移率進而提高器件驅動能力。優(yōu)選地，通過外延生長同時原位摻雜或者外延生長后額外的離子注入工藝，使得第一接觸犧牲層2具有第一導電類型，例如η或者p。此外，第一接觸犧牲層2還可以是多晶硅、非晶硅、微晶硅、非晶碳、氧化硅、氮化硅等，此時第一接觸犧牲層2將在稍后的圖7所示形成源漏接觸溝槽的過程中完全去除。
[0023]隨后，通過類似的外延工藝，在第一接觸犧牲層2之上再外延形成第二接觸犧牲層3，用于限定稍后要形成源漏接觸的區(qū)域，與后柵工藝中假柵極所起的作用類似，因此也可以稱作假源漏接觸區(qū)。第二接觸犧牲層3材質可以與襯底I相同例如均為Si (可以是單晶硅，也可以是多晶硅、非晶硅、微晶硅，此時第二接觸犧牲層3在后續(xù)工藝中不被完全刻蝕去除而是保留一部分用作提升源漏區(qū)的一部分)，材質也可以不同，例如為非晶碳、氮化硅、氧化硅、氮氧化硅(此時第二接觸犧牲層3在后續(xù)工藝中將刻蝕完全去除而直至暴露第一接觸犧牲層2)。第二接觸犧牲層3厚度要大于第一接觸犧牲層2，并且優(yōu)選的是40?500nm。第一接觸犧牲層2與第二接觸犧牲層3的厚度之和要大于稍后要形成的柵極的高度，例如是50?500nm。優(yōu)選地，當第二接觸犧牲層3材質包括Si時(也即稍后將要保留一部分用作提升源漏區(qū)的一部分時)，通過外延生長同時原位摻雜或者外延生長后額外的離子注入工藝，使得第二接觸犧牲層3也具有第一導電類型并且濃度更高，例如η+或者ρ+。
[0024]如圖2所示，形成淺溝槽隔離(STI)4。利用傳統(tǒng)的光刻/刻蝕技術，依次刻蝕穿透第二接觸犧牲層3、第一接觸犧牲層2，以及部分刻蝕襯底1，形成淺溝槽(未示出)。通過PECVD、H DPCVD, RTO (快速熱氧化)、MBE、ALD等方法，在淺溝槽中沉積填充氧化硅或者氮氧化硅材質的絕緣膜，從而構成淺溝槽隔離(STI)4。此外優(yōu)選地，STI4的填充的隔離氧化物還可以是100K的溫度下線性體積膨脹系數的絕對值大于10_4/K的巨熱膨脹介質材料，例如包括Bia95Laa,iOpBiNiOy ZrW2O8等的鈣鈦礦型氧化物，或者諸如Ag3[Co (CN)6]的框架材料。這些巨熱膨脹介質材料可以向有源區(qū)施加應力，進一步增大載流子遷移率，提高器件性能。STI4的剖面形狀不限于圖2中所示的上寬下窄的梯形，還可以是上下等寬的矩形、或者是上窄下寬的梯形(以增大有源區(qū)下部的應力)。
[0025]如圖3所示，刻蝕第二接觸犧牲層3和第一接觸犧牲層2通過柵極溝槽6暴露柵極區(qū)域，而形成了接觸犧牲圖形。在整個器件上旋涂光刻膠層5并曝光顯影形成光刻膠圖形，僅暴露未來要形成柵極堆疊結構的區(qū)域。隨后，采用各向異性的刻蝕，例如等離子刻蝕、反應離子刻蝕等干法刻蝕，或者TMAH(針對Si材料)、強酸(HF)與強氧化劑(硫酸、雙氧水)組合(針對SiGe材料)等濕法刻蝕，刻蝕第二接觸犧牲層3以及第一接觸犧牲層2直至暴露襯底1，形成了柵極溝槽6。其中，柵極溝槽6的寬度要等于稍后要形成的柵極堆疊結構(柵極絕緣層以及柵極導電層)的實際寬度與柵極側墻的寬度之和。剩余的第二接觸犧牲層3和第一接觸犧牲層2繼續(xù)覆蓋了未來器件的源區(qū)和漏區(qū)。
[0026]優(yōu)選地，執(zhí)行源漏輕摻雜工藝，在襯底中形成源漏輕摻雜區(qū)。例如以光刻膠圖形5及其下方的接觸犧牲層3/2為掩模，采用低劑量、低能量的傾斜源漏離子注入，利用陰影效應(Shadow Effect)控制了摻雜劑注入位置而形成了輕摻雜的源漏延伸區(qū)1A、以及源漏延伸區(qū)IA下方襯底中的暈狀(Halo)源漏摻雜區(qū)1B。隨后快速退火(例如激光快速退火)以激活摻雜劑。摻雜離子的種類、劑量、濃度依照器件電學性能需要而設定。此外，可選地，在柵極溝槽6中在接觸犧牲層3/2兩側，形成含有擴散源的側墻，通過例子擴散作用形成輕摻雜的源漏延伸區(qū)1A，隨后將該層側墻去除。
[0027]如圖4所示，為圖3去除頂部光刻膠圖形5之后的頂視圖。其中，執(zhí)行STI刻蝕工藝，使得如圖中所示的STI4暴露于柵極溝槽6部分的側面向淺溝槽隔離區(qū)傾斜而不是向柵極溝槽6傾斜，以避免在STI4上形成柵極側墻。
[0028]參照圖10以及圖5，在柵極溝槽6中形成柵極側墻7。通過PECVD、HDPCVD, MBE、ALD、(磁控)濺射等方法沉積例如為氮化硅、氮氧化硅、類金剛石無定形碳(DLC)的絕緣材質并且隨后刻蝕形成了柵極側墻7，位于柵極溝槽6中沿有源區(qū)長度方向(溝道區(qū)方向)的兩個側面上，并且與第一和第二接觸犧牲層2/3接觸。由于柵極溝槽6中沿有源區(qū)寬度方向(器件延伸方向)的STI4向淺溝槽隔離區(qū)傾斜，兩個側面上的絕緣材質被完全刻蝕，而不會形成柵極側墻。柵極側墻7的厚度依照柵極絕緣隔離性能需要而設定，例如為5?30nm。
[0029]參照圖10以及圖6，在柵極溝槽6中形成柵極堆疊結構8/9。通過PECVD、HDPCVD、M0CVD、MBE、ALD等方法，在柵極溝槽6底部與襯底I接觸的面上沉積形成柵極絕緣層8。柵極絕緣層8的材質為高k材料，包括但不限于氮化物(例如31隊々1隊11吣、金屬氧化物(主要為副族和鑭系金屬元素氧化物，例如 Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3)、鈣鈦礦相氧化物(例如 PbZrxTihO3 (PZT)、BaxSr1-JiO3 (BST))。隨后，通過 PECVD、MOCVD,MBE、ALD、蒸發(fā)、濺射等方法在第二接觸犧牲層3上以及柵極溝槽6中沉積柵極導電層9。柵極導電層9優(yōu)選地包括材質為TiN、TaN等金屬氮化物的功函數調節(jié)層9A，以及材質為Cu、Al、T1、Mo、Ta、W等金屬的電阻調節(jié)層9B。柵極絕緣層8與柵極導電層9A/9B共同構成柵極堆疊結構。隨后采用回刻工藝或者CMP工藝，平坦化柵極導電層9A/9B直至暴露第二接觸犧牲層3。
[0030]參照圖10以及圖7，部分或者完全去除接觸犧牲圖形，形成源漏接觸溝槽，在源漏接觸溝槽中形成金屬硅化物。例如采用TMAH等各向異性的濕法腐蝕液，刻蝕去除單晶硅、多晶硅、非晶硅、微晶硅等硅基材質的第二接觸犧牲層3，或者采用氧等離子刻蝕去除非晶碳材質的第二接觸犧牲層3。由此，部分(或者完全)去除了第二接觸犧牲層3之后，留下了源漏接觸溝槽3A，暴露了剩余的第二接觸犧牲層以及柵極側墻7。根據本發(fā)明一個實施例的如圖7所示的源漏接觸溝槽3A深度小于第二接觸犧牲層3的原始厚度，也即僅部分去除了第二接觸犧牲層3 (此時剩余的部分第二接觸犧牲層3將要作為未來源漏區(qū)的一部分或者作為源漏接觸之一，因此其材質優(yōu)選的為硅基材質)。但是在本發(fā)明其他實施例中，源漏接觸溝槽3A的深度可以大于第二接觸犧牲層3的原始厚度。具體地，可以完全去除第二接觸犧牲層3 (未示出，此時第二接觸犧牲層3可以是非晶碳等其他材質，甚至可以是氮化硅)，還可以繼續(xù)刻蝕去除部分或者全部的第一接觸犧牲層2 (未示出，此時第一接觸犧牲層2將不再用于源漏區(qū)一部分，因此材質不必為SiGe、SiC等)，甚至可以進一步刻蝕去除部分襯底I，形成的源漏接觸溝槽3A深入襯底(此時可以在深溝槽中外延形成SiGe、SiC并且進一步形成提升源漏)。
[0031]特別地，若完全去除第二接觸犧牲層3及第一接觸犧牲層2 (或外延生長接觸犧牲層2/3過程中沒有進行原位摻雜并且外延生長后沒有進行額外的離子注入)，對源漏接觸溝槽3A中暴露的襯底(或第二接觸犧牲層3和/或第一接觸犧牲層2)進行重摻雜，使其形成η+或者ρ+型的重摻雜區(qū)，以作為源漏重摻雜區(qū)。
[0032]此后，在源漏接觸溝槽3Α中濺射、蒸發(fā)形成金屬薄層(未示出)，例如是N1、Pt、Co,Ti及其組合，然后快速退火或者低溫退火(400?600°C )，使得金屬薄層與源漏區(qū)中的Si反應形成金屬硅化物10，用于進一步降低接觸電阻。剝除未反應的金屬薄層。此時由于氧化物材料的STI4、氮化硅材質的柵極側墻7與金屬薄層不反應，因此金屬硅化物10僅形成在源漏區(qū)中。
[0033]參照圖10和圖8，在源漏接觸溝槽3A中金屬硅化物10上依次沉積TiN、TaN的材質的阻擋層11A(襯墊層)以及W、Al、Mo、Ti等材質的填充層11B，以形成了源漏接觸11。優(yōu)選地，采用CM P等工藝平坦化阻擋層IlA/填充層11B，直至暴露柵極堆疊結構的柵極導電層9 (電阻調節(jié)層9B)。此時，源漏接觸11與柵極堆疊結構之間的間距僅為柵極側墻7的厚度，該間距大幅減小了 ；此外，源漏接觸11覆蓋了整個源漏區(qū)，其面積較之現(xiàn)有技術大幅提升。因此，依照本發(fā)明的這種大面積源漏接觸有效降低了寄生電阻。
[0034]參照圖10和圖9，完成后續(xù)工藝。例如在整個器件上沉積氧化硅、氮化硅、低k材質的層間介質層(ILD) 12，刻蝕ILD12形成源漏接觸孔，在源漏接觸孔中填充金屬材料形成第二源漏接觸11C，在整個器件上沉積例如為氧化硅、氮化硅或者其他低k材料并且與ILD12材質不同的第二 ILD13，刻蝕形成互連孔，在互連孔中沉積Al、Ti等金屬形成互連線14。[0035]依照本發(fā)明的半導體器件制造方法，通過雙層接觸犧牲層工藝有效降低了柵極側墻與接觸區(qū)域之間的間距，并且增大了接觸區(qū)域面積，從而有效減小了器件寄生電阻。
[0036]盡管已參照一個或多個示例性實施例說明本發(fā)明，本領域技術人員可以知曉無需脫離本發(fā)明范圍而對形成器件結構的方法做出各種合適的改變和等價方式。此外，由所公開的教導可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實現(xiàn)本發(fā)明的最佳實施方式而公開的特定實施例，而所公開的器件結構及其制造方法將包括落入本發(fā)明范圍內的所有實施例。
【權利要求】
1.一種半導體器件制造方法，包括: 在襯底上形成接觸犧牲層，刻蝕接觸犧牲層形成接觸犧牲圖形，其中接觸犧牲圖形覆蓋源區(qū)與漏區(qū)并且具有暴露襯底的柵極溝槽； 在柵極溝槽中形成柵極側墻和柵極堆疊結構； 部分或者完全刻蝕去除覆蓋源區(qū)與漏區(qū)的接觸犧牲圖形，形成源漏接觸溝槽； 在源漏接觸溝槽中形成源漏接觸。
2.如權利要求1的半導體器件制造方法，其中，接觸犧牲層包括第一接觸犧牲層和第二接觸犧牲層。
3.如權利要求2的半導體器件制造方法，其中，第一接觸犧牲層包括應變S1、SiGe、Si:C、多晶硅、非晶硅、微晶硅、非晶碳、氧化硅、氮化硅及其組合，第二接觸犧牲層包括單晶硅、多晶硅、非晶硅、微晶硅、非晶碳、氧化硅、氮化硅及其組合。
4.如權利要求2的半導體器件制造方法，其中，形成源漏接觸溝槽的步驟包括:部分刻蝕去除第二接觸犧牲層；或者完全刻蝕去除第二接觸犧牲層以及部分刻蝕去除第一接觸犧牲層；或者完全刻蝕去除第二接觸犧牲層和第一接觸犧牲層；或者完全刻蝕去除第二接觸犧牲層和第一接觸犧牲層以及部分刻蝕襯底。
5.如權利要求1的半導體器件制造方法，其中，通過外延生長形成接觸犧牲層并且摻雜具有第一導電類型。
6.如權利要求1的半導體器件制造方法，其中，形成接觸犧牲層之后，刻蝕接觸犧牲層以及襯底形成淺溝槽，在淺溝槽中填充絕緣材料形成淺溝槽隔離。
7.如權利要求6的半導體器件制造方法，其中，形成柵極溝槽之后，刻蝕淺溝槽隔離使其在有源區(qū)寬度方向上向隔離區(qū)傾斜。
8.如權利要求1的半導體器件制造方法，其中，刻蝕形成接觸犧牲圖形之后，在柵極溝槽兩側襯底中形成輕摻雜源漏區(qū)。
9.如權利要求1的半導體器件制造方法，其中，形成柵極堆疊結構包括在柵極溝槽中沉積高k材料的柵極絕緣層、金屬氮化物的功函數調節(jié)層以及金屬的電阻調節(jié)層。
10.如權利要求1的半導體器件制造方法，其中，形成源漏接觸的步驟進一步包括: 在源漏接觸溝槽中形成金屬硅化物； 在金屬硅化物上依次沉積襯墊層和填充層； 平坦化填充層和襯墊層直至暴露柵極堆疊結構。
【文檔編號】H01L21/336GK103578991SQ201210258807
【公開日】2014年2月12日 申請日期:2012年7月24日 優(yōu)先權日:2012年7月24日
【發(fā)明者】尹海洲, 張珂珂 申請人:中國科學院微電子研究所