淺溝槽隔離制造方法
【專利摘要】本發(fā)明公開了一種淺溝槽隔離的制造方法，包括：在襯底上形成硬掩模層；光刻/刻蝕硬掩模層和襯底，形成多個第一溝槽和多個第二溝槽，其中，第一溝槽沿第一方向，第二溝槽沿垂直于第一方向的第二方向，并且第二溝槽的體積大于第一溝槽的體積；在第一和第二溝槽中沉積絕緣材料；平坦化絕緣材料、硬掩模層直至暴露襯底，形成淺溝槽隔離。依照本發(fā)明的淺溝槽隔離制造方法，在溝道寬度方向刻蝕填充較深、較寬的淺溝槽隔離，而在溝道長度方向刻蝕填充較淺、較窄的淺溝槽隔離，同時向NMOS和PMOS施加應力，增大其溝道區(qū)載流子遷移率，從而提高器件整體驅(qū)動能力。
【專利說明】淺溝槽隔離制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體集成電路制造領(lǐng)域，更具體地，涉及一種沿不同方向具有不同應力的淺溝槽隔離的制造方法。
【背景技術(shù)】
[0002]隨著器件尺寸縮減，器件綜合性能不斷提高，然而例如MOSFET溝道區(qū)的載流子遷移率受制于材料和工藝并沒有隨著大幅度提高，因此其驅(qū)動能力顯得日益不足。為了提高載流子遷移率、增強器件驅(qū)動能力，現(xiàn)有技術(shù)中一種可選的方法是向MOSFET施加應力。例如對于(100)/〈110〉的N MOS而言在溝道長度方向(沿源區(qū)-溝道區(qū)-漏區(qū)的方向，在本發(fā)明中可以稱為第二方向)上施加張應力、在溝道寬度方向(沿柵極延伸方向，垂直于長度方向、第二方向，在本發(fā)明中可以稱為第一方向)上施加張應力；而對于PMOS而言，在溝道長度方向施加壓應力，在溝道寬度方向上施加張應力。如此的雙軸應力結(jié)構(gòu)/方法可以分別增加N MOS溝道區(qū)中電子、PMOS溝道區(qū)中空穴的載流子遷移率，從而相應提高驅(qū)動能力。
[0003]現(xiàn)有的向溝道區(qū)施加應力的結(jié)構(gòu)/方法包括襯底致雙軸應變、工藝致單軸應變。襯底致單軸應變是指在晶格失配的襯底(如SiGe)上制造MOS器件，溝道由于與襯底晶格失配在平行襯底方向上受到雙軸應力。工藝致單軸應變包括=SiGe或者S1:C材質(zhì)的Σ型嵌入式應力源漏區(qū)、氮化硅或者類金剛石無定形碳(DLC)材質(zhì)的應力柵極側(cè)墻、整個器件上覆蓋的氮化硅或者類金剛石無定形碳(DLC)材質(zhì)的應力蓋層、以及具有應力的淺溝槽隔離(STI)等等。理論計算和實際試驗數(shù)據(jù)證明，工藝致單軸應變在器件特張尺寸持續(xù)縮小的情況下具有更好的效果。
[0004]與此同時，隨著器件特征尺寸持續(xù)縮減到32nm以下，上述各種應力提供結(jié)構(gòu)/方法中存在了光刻/刻蝕精度不足、材料沉積填充率減小、與溝道區(qū)間距仍不夠小等等問題。而由于N MOS與PMOS通常具有相同的柵極方向、溝道區(qū)方向，因此使用質(zhì)量控制容易的應力STI來增強載流子遷移率，逐漸成為一項重要選擇。
[0005]然而，現(xiàn)有的應力STI技術(shù)雖然對于集中分布的N MOS和PMOS可以分別施加不同應力，然而對于混雜分布的情形則難以利用簡單工藝實現(xiàn)區(qū)別對待，因此難以統(tǒng)一地同時提高兩種MOSFET的遷移率。此外，至少兩次形成不同應力類型的STI技術(shù)，也提高了工藝的復雜度、增加了時間和制造成本。

【發(fā)明內(nèi)容】

[0006]有鑒于此，本發(fā)明的目的在于利用現(xiàn)有的簡易工藝同時向NMOS和PMOS施加應力，增大其溝道區(qū)載流子遷移率，從而提高器件整體驅(qū)動能力。
[0007]實現(xiàn)本發(fā)明的上述目的，是通過提供一種淺溝槽隔離的制造方法，包括:在襯底上形成硬掩模層；光刻/刻蝕硬掩模層和襯底，形成多個第一溝槽和多個第二溝槽，其中，第一溝槽沿第一方向，第二溝槽沿垂直于第一方向的第二方向，并且第二溝槽的體積大于第一溝槽的體積；在第一和第二溝槽中沉積絕緣材料；平坦化絕緣材料、硬掩模層直至暴露襯底，形成淺溝槽隔離。
[0008]其中，硬掩模層包括氧化硅、氮化硅、氮氧化硅及其組合。
[0009]其中，形成多個第一溝槽和多個第二溝槽的步驟進一步包括:光刻/刻蝕硬掩模層形成沿第一方向的硬掩模圖形，直至暴露襯底；刻蝕襯底，形成第一溝槽；光刻/刻蝕硬掩模層形成沿第二方向的硬掩模圖形，直至暴露襯底；刻蝕襯底，形成第二溝槽。
[0010]其中，形成多個第一溝槽和多個第二溝槽的步驟進一步包括:光刻/刻蝕硬掩模層形成沿第二方向的硬掩模圖形，直至暴露襯底；刻蝕襯底，形成第二溝槽；光刻/刻蝕硬掩模層形成沿第一方向的硬掩模圖形，直至暴露襯底；刻蝕襯底，形成第一溝槽。
[0011]其中，形成多個第一溝槽和多個第二溝槽的步驟進一步包括:光刻/刻蝕硬掩模層形成網(wǎng)格狀的硬掩模圖形，具有多個沿第一方向以及第二方向的開口 ；刻蝕襯底，同時形成第一溝槽和第二溝槽。
[0012]其中，第二溝槽的寬度大于第一溝槽的寬度。
[0013]其中，第二溝槽的深度大于第一溝槽的深度。
[0014]其中，絕緣材料包括氧化娃、氮化娃、氮氧化娃、Bia95Laatl5NiO3' BiNiO3^ ZrW208。
[0015]其中，淺溝槽隔離向襯底施加張應力。
[0016]其中，第一方向是器件溝道區(qū)寬度方向，第二方向是器件溝道區(qū)長度方向。
[0017]本發(fā)明還提供了一種半導體器件，包括襯底、襯底中的絕緣材料構(gòu)成的淺溝槽隔離，其特征在于:第二方向上淺溝槽隔離的體積要大于第一方向上淺溝槽隔離的體積。
[0018]依照本發(fā)明的淺溝槽隔離制造方法，在溝道寬度方向刻蝕填充較深、較寬的淺溝槽隔離，而在溝道長度方向刻蝕填充較淺、較窄的淺溝槽隔離，同時向N MOS和PMOS施加應力，增大其溝道區(qū)載流子遷移率，從而提高器件整體驅(qū)動能力。
【專利附圖】

【附圖說明】
[0019]以下參照附圖來詳細說明本發(fā)明的技術(shù)方案，其中:
[0020]圖1為根據(jù)本發(fā)明的淺槽隔離制造方法的流程圖；
[0021]圖2為根據(jù)本發(fā)明的淺槽隔離制造方法的剖視圖，其中顯示了在襯底上沉積硬掩模層；
[0022]圖3為根據(jù)本發(fā)明的淺槽隔離制造方法的頂視圖，其中顯示了沿溝道寬度方向刻蝕多個相互平行的第一溝槽；
[0023]圖4為根據(jù)本發(fā)明的淺槽隔離制造方法的頂視圖，其中顯示了沿溝道長度方向刻蝕多個相互平行的第二溝槽；
[0024]圖5為根據(jù)本發(fā)明的淺槽隔離制造方法的剖視圖，其中顯示了沿圖3或者圖4所示AA，方向的多個第一溝槽；
[0025]圖6為根據(jù)本發(fā)明的淺槽隔離制造方法的剖視圖，其中顯示了沿圖4所示BB，方向的多個第二溝槽；
[0026]圖7為根據(jù)本發(fā) 明的淺槽隔離制造方法的剖視圖，其中顯示了填充圖5所示的多個第一溝槽；
[0027]圖8為根據(jù)本發(fā)明的淺槽隔離制造方法的剖視圖，其中顯示了填充圖6所示的多個第二溝槽；[0028]圖9為根據(jù)本發(fā)明的淺槽隔離制造方法的剖視圖，其中顯示了平坦化圖7所示結(jié)構(gòu)直至暴露襯底；圖10為根據(jù)本發(fā)明的淺槽隔離制造方法的剖視圖，其中顯示了平坦化圖8所示結(jié)構(gòu)直至暴露襯底。
【具體實施方式】
[0029]以下參照附圖并結(jié)合示意性的實施例來詳細說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果。需要指出的是，類似的附圖標記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修飾各種器件結(jié)構(gòu)。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)的空間、次序或?qū)蛹夑P(guān)系。
[0030]圖1為根據(jù)本發(fā)明的淺槽隔離制造方法的流程圖，以下將參照圖1的流程圖以及圖2至圖10來詳細說明本發(fā)明的方法的各個步驟。
[0031]參照圖1以及圖2，在襯底I上沉積硬掩模層2。提供襯底1，其材質(zhì)可以是(體)Si (例如單晶Si晶片)、S01、Ge0I (絕緣體上Ge)，也可以是其他化合物半導體，例如GaAs、SiGe、GeSn、InP、InSb、GaN等等。優(yōu)選地，襯底I選用體Si或S0I，以便與CMOS工藝兼容。采用LPCVD、PECVD, HDPCVD, MOCVD, MBE、ALD、蒸發(fā)、熱氧化等常規(guī)方法，在襯底I上沉積硬掩模層2。硬掩模層2的材質(zhì)例如包括氧化娃、氮化娃、氮氧化娃及其組合。硬掩模層2可以是單層，也可以是上述材料的組合(例如層疊)。優(yōu)選地，在本發(fā)明實施例中，硬掩模層2包括上下層疊的墊氧化層2A以及掩模蓋層2B。墊氧化層2A材質(zhì)例如為氧化硅或者氮氧化硅，厚度例如I?5nm，用于在刻蝕時保護襯底表面以避免增加缺陷影響器件性能。掩模蓋層2B材質(zhì)例如為氮化娃,厚度例如10?30nm。
[0032]參照圖1以及圖3、圖5，沿第一方向(未來形成的器件例如MOSFET的溝道寬度方向，也即未來柵極延伸的方向)刻蝕硬掩模層2直至暴露襯底I形成硬掩模圖形，隨后進一步刻蝕襯底I而形成多個相互平行的第一溝槽1A?？涛g方法根據(jù)硬掩模層2A/2B與襯底I的材料來選擇，使得各層材料之間具有較高的刻蝕選擇比，可以采用干法刻蝕例如碳氟基氣體等離子刻蝕。單個第一溝槽IA自身的寬度(沿垂直于第一方向的第二方向)例如為20?lOOnm，用作形成未來淺溝槽隔離在溝道區(qū)長度方向上兩側(cè)的部分。多個第一溝槽IA之間的距離例如為200?2000nm，用于劃分出器件有源區(qū)沿溝道區(qū)長度方向。圖5為圖3沿AA，的剖視圖，其中顯示了第一溝槽IA具有較窄的寬度，并且優(yōu)選地具有較淺的深度，深度例如是50?200nm。
[0033]參照圖1以及圖4、圖6，沿第二方向(未來形成的MOSFET器件的溝道區(qū)長度方向，也即源區(qū)-溝道區(qū)-漏區(qū)延伸分布的方向，優(yōu)選地垂直于前述的第一方向)繼續(xù)刻蝕硬掩模層2形成第二硬掩模圖形，隨后進一步刻蝕襯底I而形成多個相互平行的第二溝槽1B。類似地，可以采用上述干法刻蝕形成第二溝槽1B。第二溝槽IB的體積要大于第一溝槽IA的體積，以使得未來形成的STI在溝道區(qū)寬度方向上兩端的體積要大于在溝道區(qū)長度方向上兩端的體積，從而使得向器件溝道區(qū)寬度方向上施加的應力要大于器件溝道區(qū)長度方向上的應力。例如，單個第二溝槽IB自身的寬度(沿垂直于第二方向的第一方向)比單個第一溝槽IA自身的寬度要大,例如是50?300nm。多個第二溝槽IB之間的距離例如是200?lOOOnm，用于劃分出器件有源區(qū)沿溝道區(qū)寬度方向。圖6是圖4沿BB，上的剖視圖，與圖5相比，第二溝槽IB的寬度要大于第一溝槽IA的寬度。并且優(yōu)選地，第二溝槽IB的深度也大于第一溝槽IA的深度，該深度例如是100~300nm。實施例中顯示的為先刻蝕第一溝槽后刻蝕第二溝槽，可選地，也可以刻蝕第二溝槽后刻蝕第一溝槽，刻蝕步驟與參數(shù)與以上所述類似。雖然實施例中顯示的第二溝槽IB體積大于第一溝槽IA體積的方式是寬度、深度均要大于，但是可選地，也可以寬度相同而深度更大，或者深度相同而寬度更大。此外，雖然圖3~圖6顯示了實施例中先形成硬掩模圖形與第一溝槽、然后再次形成硬掩模圖形與第二溝槽的先后順序，但是變形例中也可以采用其他的實施工序。例如，采用網(wǎng)格狀的光刻掩模板一次性光刻/刻蝕硬掩模而形成如圖4所示的網(wǎng)格狀硬掩模圖形(也即具有多個沿第一方向的開口以及多個沿第二方向的開口)，然后采用一次性干法刻蝕形成圖5以及圖6中的第一溝槽IA和第二溝槽1B，此時兩溝槽深度可以相同而寬度不同；或者，采用圖3~圖6所示的刻蝕順序，也即先刻蝕第一溝槽，然后刻蝕第二溝槽，但是兩個溝槽的寬度相同，只是第二溝槽IB深度大于第一溝槽IA深度?；蛘撸纬啥鄠€第一溝槽和多個第二溝槽的步驟進一步包括:光刻/刻蝕硬掩模層形成沿第二方向的硬掩模圖形，直至暴露襯底；刻蝕襯底，形成第二溝槽；光刻/刻蝕硬掩模層形成沿第一方向的硬掩模圖形，直至暴露襯底；刻蝕襯底，形成第一溝槽 [0034]此后，參照圖1以及圖7、圖8，在第一溝槽IA以及第二溝槽IB中同時沉積絕緣材料3，用作STI并提供應力。沉積方法例如是PECVD、HDPCVD等常規(guī)方法，通過控制沉積工藝參數(shù)來調(diào)整應力大小，例如應力的絕對值為600M Pa~2GPa。優(yōu)選地，絕緣材料3向襯底I施加張應力。絕緣材料3可以是傳統(tǒng)的氧化硅、氮化硅、氮氧化硅，也可以負熱膨脹介質(zhì)材料，如Bia95Laatl5NiOp BiNiO3^ Zrff2O8等鈣鈦礦型氧化物，其在100K溫度下的線性體積膨脹系數(shù)的絕對值大于10-4/K。具有張應力的絕緣材料3在第二溝槽IB中施加的張應力大于第一溝槽IA中施加的張應力，因此對于NMOS而言器件溝道區(qū)寬度方向上施加的高張應力得到了大幅提高從而提高了 NMOS溝道區(qū)電子的載流子遷移率，而對于PMOS而言雖然并未在器件溝道區(qū)長度方向上施加壓應力，但是因為其在溝道區(qū)寬度方向上也施加了較大的張應力，而部分抵消了 PMOS性能的退化，也即NMOS驅(qū)動能力的大幅提升彌補了 PMOS驅(qū)動能力的改善不足而整體上提高了整個IC的驅(qū)動能力。
[0035]最后，參照圖1以及圖9、圖10，采用回刻或者CMP等技術(shù)平坦化絕緣材料3以及硬掩模層2，直至暴露襯底1，形成了最終的淺溝槽隔離3A/3B。其中，STI在第一方向上分布的部分3A的體積要小于在第二方向上分布的部分3B的體積。因此，依照本發(fā)明的制造方法形成的淺溝槽隔離，在器件溝道區(qū)寬度方向上的體積要大于在器件溝道區(qū)長度方向上的體積，以便施加更大的應力。
[0036]依照本發(fā)明的淺溝槽隔離制造方法，在溝道寬度方向刻蝕填充較深、較寬的淺溝槽隔離，而在溝道長度方向刻蝕填充較淺、較窄的淺溝槽隔離，同時向NMOS和PMOS施加應力，增大其溝道區(qū)載流子遷移率，從而提高器件整體驅(qū)動能力。
[0037]盡管已參照一個或多個示例性實施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需脫離本發(fā)明范圍而對形成器件結(jié)構(gòu)的方法做出各種合適的改變和等價方式。此外，由所公開的教導可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實現(xiàn)本發(fā)明的最佳實施方式而公開的特定實施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實施例。
【權(quán)利要求】
1.一種淺溝槽隔離的制造方法，包括: 在襯底上形成硬掩模層； 光刻/刻蝕硬掩模層和襯底，形成多個第一溝槽和多個第二溝槽，其中，第一溝槽沿第一方向，第二溝槽沿垂直于第一方向的第二方向，并且第二溝槽的體積大于第一溝槽的體積； 在第一和第二溝槽中沉積絕緣材料； 平坦化絕緣材料、硬掩模層直至暴露襯底，形成淺溝槽隔離。
2.如權(quán)利要求1的淺溝槽隔離的制造方法，其中，硬掩模層包括氧化硅、氮化硅、氮氧化硅及其組合。
3.如權(quán)利要求1的淺溝槽隔離的制造方法，其中，形成多個第一溝槽和多個第二溝槽的步驟進一步包括:光刻/刻蝕硬掩模層形成沿第一方向的硬掩模圖形，直至暴露襯底；刻蝕襯底，形成第一溝槽；光刻/刻蝕硬掩模層形成沿第二方向的硬掩模圖形，直至暴露襯底；刻蝕襯底，形成第二溝槽。
4.如權(quán)利要求1的淺槽隔離的制造方法，其中，形成多個第一溝槽和多個第二溝槽的步驟進一步包括:光刻/刻蝕硬掩模層形成沿第二方向的硬掩模圖形，直至暴露襯底；刻蝕襯底，形成第二溝槽；光刻/刻蝕硬掩模層形成沿第一方向的硬掩模圖形，直至暴露襯底；刻蝕襯底，形成第一溝槽。
5.如權(quán)利要求1的淺溝槽隔離的制造方法，其中，形成多個第一溝槽和多個第二溝槽的步驟進一步包括:光刻/刻蝕硬掩模層形成網(wǎng)格狀的硬掩模圖形，具有多個沿第一方向以及第二方向的開口 ；刻蝕襯底，同時形成第一溝槽和第二溝槽。
6.如權(quán)利要求1的淺溝槽隔離的制造方法，其中，第二溝槽的寬度大于第一溝槽的寬度。
7.如權(quán)利要求1的淺溝槽隔離的制造方法，其中，第二溝槽的深度大于第一溝槽的深度。
8.如權(quán)利要求1的淺溝槽隔離的制造方法，其中，絕緣材料包括氧化硅、氮化硅、氮氧化硅、Bia95Latl.Q5NiO3、BiNiO3' ZrW2O8。
9.如權(quán)利要求1的淺溝槽隔離的制造方法，其中，淺溝槽隔離向襯底施加張應力。
10.如權(quán)利要求1的淺溝槽隔離的制造方法，其中，第一方向是器件溝道區(qū)寬度方向，第二方向是器件溝道區(qū)長度方向。
11.一種半導體器件，包括襯底、襯底中的絕緣材料構(gòu)成的淺溝槽隔離，其特征在于:第二方向上淺溝槽隔離的體積要大于第一方向上淺溝槽隔離的體積。
【文檔編號】H01L21/762GK103545241SQ201210244781
【公開日】2014年1月29日 申請日期:2012年7月13日 優(yōu)先權(quán)日:2012年7月13日
【發(fā)明者】尹海洲, 張珂珂 申請人:中國科學院微電子研究所