專(zhuān)利名稱：一種槽型半導(dǎo)體功率器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體功率器件技術(shù)領(lǐng)域，確切地說(shuō)涉及一種具有延伸介質(zhì)槽和槽柵結(jié)構(gòu)的低功耗半導(dǎo)體功率器件的制造方法。
背景技術(shù)：
功率MOSFET是多子導(dǎo)電型器件，具有輸入阻抗高、頻率高、導(dǎo)通電阻具有正溫度系數(shù)等諸多優(yōu)點(diǎn)。這些優(yōu)點(diǎn)使其在功率電子領(lǐng)域得到了廣泛應(yīng)用，大大提高了電子系統(tǒng)的 效率。器件耐高壓需要漂移區(qū)較長(zhǎng)且漂移區(qū)摻雜濃度低。然而，隨著漂移區(qū)長(zhǎng)度的增加和摻雜濃度的降低，導(dǎo)致器件的導(dǎo)通電阻(及供)增加，開(kāi)態(tài)功耗增大。器件導(dǎo)通電阻兄《與
擊穿電壓BV存在如下關(guān)系即Lur25。隨著制造工藝的進(jìn)步，硅片上元胞密度做越來(lái)越大，常規(guī)的平面柵VDMOS的比導(dǎo)通電阻下降受JFET (Junction field effect transistor)效應(yīng)的限制已經(jīng)達(dá)到極限。由于UMOS (U-type trench MOS, U型溝槽M0S)具有無(wú)JFET效應(yīng)及高溝道密度的優(yōu)勢(shì)，隨著工藝的進(jìn)步，其比導(dǎo)通電阻可以做的很小。但即使采用的UMOS結(jié)構(gòu)，當(dāng)在高壓大電流應(yīng)用時(shí)，由于漂移區(qū)的電阻占器件總電阻的絕大部分，所以硅極限的問(wèn)題仍然沒(méi)有解決。在美國(guó)專(zhuān)利US patent 521627, 1993, semiconductor power devices withalternation conductivity type high-voltage breakdown regions [具有交替導(dǎo)電類(lèi)型高耐壓區(qū)的半導(dǎo)體功率器件，提出在縱向功率器件(尤其是縱向M0SFET)中采用交替的P柱區(qū)和N柱區(qū)作為漂移區(qū)的思想，并稱其為“復(fù)合緩沖層”。1997 年 Tatsuhiko 等人(theory of semiconductor super junction devices,Japanese Journal of Applied Physics, 199半導(dǎo)體超結(jié)器件理論，日本應(yīng)用物理學(xué)報(bào))提出了“超結(jié)理論”。此后“超結(jié)”(superjunction，SJ)這一概念被眾多器件研究者所引用。將超結(jié)引入功率VDM0S，在提高耐壓的基礎(chǔ)上降低導(dǎo)通電阻；但為了獲得高性能的超結(jié)VDM0S，其工藝實(shí)現(xiàn)的難度較大。首先，VDMOS器件耐壓越高，所需縱向P柱區(qū)和N柱區(qū)越長(zhǎng)，常規(guī)“超結(jié)”結(jié)構(gòu)是采用多次外延、多次注入工藝形成外延層200X和離子注入?yún)^(qū)域300X (X代表外延或者離子注入的序數(shù))，如圖I (a);然后經(jīng)過(guò)退火工藝形成第一導(dǎo)電類(lèi)型的半導(dǎo)體漂移區(qū)2’和第二導(dǎo)電類(lèi)型的半導(dǎo)體漂移區(qū)3’，見(jiàn)圖I (b)所示。隨著VDMOS器件耐壓的提供，制作長(zhǎng)P柱區(qū)和N柱區(qū)時(shí)外延和注入的次數(shù)很多，工藝難度很大，成本高；而且采用多次外延、多次注入以及退火，難以形成高濃度的窄P型或N型柱，因而限制了器件導(dǎo)通電阻的進(jìn)一步降低；其次，器件的體二極管反向恢復(fù)變硬等，而且在大電流應(yīng)用時(shí)候會(huì)有可靠性下降以及由于橫向PN結(jié)耗盡層擴(kuò)大造成的導(dǎo)通電阻下降等問(wèn)題。
美國(guó)專(zhuān)利US7, 230，310B2, (method of manufacturing semiconductor devicehaving composite buffer layer,具有復(fù)合緩沖層的半導(dǎo)體器件的制造方法2007)中采用刻槽并鍵合的方式形成超結(jié)結(jié)構(gòu)，但對(duì)于刻槽的精度要求很高，工藝難度較大。文獻(xiàn)(Yoshiyuki Hattori, Takashi Suzuki, Masato Kodama, Eiko Hayashii,and Tsutomu Uesugi, Shallow angle implantation for extended trench gate powerMOSFETs with super junction structure,在具有延伸槽柵的超結(jié)功率MOSFET中的小傾角注入ISPSD，2001)提出了一種利用小傾角注入形成的槽柵超結(jié)VDMOS結(jié)構(gòu)，在一定程度上降低了工藝成本。而且由于這種工藝的特點(diǎn)，P柱區(qū)或N柱區(qū)可以做得很窄，在要求低功耗功率電子領(lǐng)域具有很好的應(yīng)用前景。但是這種工藝中注入離子穿透槽側(cè)壁的氧化層，故需要精確控制氧化層的厚度，工藝難度大，對(duì)工藝比較敏感，耐壓也做不高。文獻(xiàn)(Shoichi Yamauchi, Takumi Shibata, Shoji Nogami, TomonoriYamaoka, Yoshiyuki Hattori and Hitoshi Yamaguchi,200V Super Junction MOSFET Fabricated by High Aspect Ratio Trench Filling通過(guò)對(duì)高深寬比的槽填充制造 200V超結(jié)MOSFETISPSD, 2006)提出了一種利用刻槽填充形成的槽柵超結(jié)VDMOS結(jié)構(gòu)，在一定程度上降低了工藝難度。而且由于這種工藝的特點(diǎn)，P柱區(qū)或N柱區(qū)的濃度可以做到更均勻并且摻雜很致密，在要求低功耗功率電子領(lǐng)域具有很好的應(yīng)用前景。中國(guó)專(zhuān)利CN 101267000A，(王彩琳，孫軍，氧化物填充的延伸溝槽柵超結(jié)MOSFET及其制造方法)和學(xué)位論文(孫軍，[SJ MOSFET特性分析與設(shè)計(jì)2008)公開(kāi)圖2所示半導(dǎo)體器件結(jié)構(gòu)及其制造工藝。該結(jié)構(gòu)槽柵下的介質(zhì)為微電子工藝中常用的SiO2介質(zhì),其工藝過(guò)程及其制造按照以下關(guān)鍵步驟(I)在半導(dǎo)體襯底上外延生長(zhǎng)形成第一導(dǎo)電類(lèi)型的漂移區(qū)、外延或離子注入形成體區(qū)、離子注入形成體接觸區(qū)以及源區(qū)；(2)刻蝕第一導(dǎo)電類(lèi)型的漂移區(qū)直至半導(dǎo)體襯底，形成第一溝槽；(3)利用小傾角離子注入將第一溝槽的兩內(nèi)側(cè)壁形成窄且雜質(zhì)濃度較高的第二導(dǎo)電類(lèi)型半導(dǎo)體區(qū)域，從而在槽兩側(cè)形成超結(jié)。經(jīng)以上工藝后形成如圖3所示的剖面。(4)在第一溝槽內(nèi)填充并平坦化二氧化硅；(5)刻蝕二氧化硅形成第二溝槽，在第二溝槽內(nèi)制作槽柵。該制造工藝在形成有源區(qū)(含體區(qū)、體接觸區(qū)以及源區(qū))后再進(jìn)行小傾角離子注入、第一溝槽的填充和平坦化以及槽柵形成工藝順序(如圖3所示)具有以下主要缺點(diǎn)(I)第一溝槽的介質(zhì)填充和平坦化、槽柵制作以及平坦化將影響已形成的有源區(qū)(體區(qū)、體接觸區(qū)以及源區(qū))；(2)為了確保小傾角注入的離子覆蓋槽兩側(cè)壁有源層以下所有的區(qū)域，且不覆蓋槽兩側(cè)壁的有源層，用于離子注入的掩模(圖3中標(biāo)號(hào)3)制作要求高，注入角度需精確控制，增加了工藝難度；(3)器件耐壓越高，延伸溝槽越深，注入難度越大，工藝容差越??；(4)在采用小傾角注入時(shí)，散射嚴(yán)重，有大量雜質(zhì)的摻雜到槽底部或槽相反的側(cè)壁，導(dǎo)致濃度分布不均勻，影響器件的性能；(5)小傾角注入時(shí)，不僅對(duì)于角度控制要精確同時(shí)采用的能量要求控制也要準(zhǔn)確否則會(huì)是摻雜不均勻(6)工藝上難以準(zhǔn)確控制延伸溝槽內(nèi)二氧化硅的高度。一方面，槽柵在縱向必須跨越體區(qū)(即延伸溝槽內(nèi)氧化物的上表面不能高于體區(qū)的下表面)；另一方面，槽柵與漂移區(qū)交迭越長(zhǎng)，柵-漏電容越大，且器件耐壓隨延伸溝槽內(nèi)二氧化硅高度的減小而降低，故工藝上需準(zhǔn)確控制延伸溝槽內(nèi)二氧化硅的高度以確保器件電學(xué)性能
發(fā)明內(nèi)容
為解決上述技術(shù)問(wèn)題，本發(fā)明提出了一種槽型半導(dǎo)體功率器件的制造方法，采用本發(fā)明，一方面，能夠解決現(xiàn)有技術(shù)中第一溝槽的介質(zhì)填充和平坦化、槽柵制作以及平坦化會(huì)影響已形成的體區(qū)、體接觸區(qū)和有源區(qū)的技術(shù)問(wèn)題；另一方面，能夠解決現(xiàn)有技術(shù)中所存在的用于離子注入的掩模制作要求高，注入角度需精確控制，增加了工藝難度的技術(shù)問(wèn)題；再一方面，能夠解決現(xiàn)有技術(shù)中需要采用多次外延、多次注入的方式形成超結(jié)過(guò)程帶來(lái)的晶格缺陷；還一方面，避免采用小傾角注入對(duì)于摻雜濃度分布不均勻影響；最后一方面，能夠解決現(xiàn)有技術(shù)中不能確 保槽柵底部與體區(qū)下界面平齊或低于體區(qū)下界面的技術(shù)問(wèn)題。本發(fā)明是通過(guò)采用下述技術(shù)方案實(shí)現(xiàn)的
一種槽型半導(dǎo)體功率器件的制造方法，其特征在于包括如下步驟
a、在半導(dǎo)體襯底上外延形成第一半導(dǎo)體區(qū)；
b、在所述第一半導(dǎo)體區(qū)頂部熱氧化生長(zhǎng)氧化層，再淀積Si3N4，并進(jìn)行光刻；再?gòu)捻敳烤植靠涛g所述的第一半導(dǎo)體區(qū)直至所述半導(dǎo)體襯底，形成槽，再去除光刻膠；
C、采用各向異性外延生長(zhǎng)技術(shù)對(duì)所述槽進(jìn)行填充，使其形成第二半導(dǎo)體區(qū)；
d、采用化學(xué)機(jī)械平坦化，對(duì)所述第二半導(dǎo)體區(qū)進(jìn)行平坦化，直到露出第一半導(dǎo)體區(qū)頂部的Si3N4為止；之后進(jìn)行精細(xì)平坦化，使所述第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)頂部平齊；隨后在所述第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)頂部熱氧化生長(zhǎng)氧化層，再淀積Si3N4,并進(jìn)行光刻；再?gòu)捻敳烤植靠涛g所述的第二半導(dǎo)體區(qū)直至所述半導(dǎo)體襯底，形成第一溝槽，且第一溝槽兩側(cè)留下等寬度的第二半導(dǎo)體區(qū)，所述第二半導(dǎo)體區(qū)與第一半導(dǎo)體區(qū)構(gòu)成器件的漂移區(qū)，并再去除光刻膠；
e、采用熱氧化法在第一溝槽兩側(cè)壁形成氧化層，并用濕法刻蝕去除該氧化層，以去除第一溝槽兩側(cè)壁損傷；再用熱氧化在所述第一溝槽內(nèi)壁形成氧化層；之后在第一溝槽中填充絕緣介質(zhì)，使絕緣介質(zhì)上表面高于漂移區(qū)；
f、采用化學(xué)機(jī)械平坦化，對(duì)所述填充的絕緣介質(zhì)進(jìn)行平坦化，直到露出漂移區(qū)頂部的Si3N4為止；之后進(jìn)行精細(xì)平坦化，使絕緣介質(zhì)表面與兩側(cè)的漂移區(qū)表面齊平，或低于漂移區(qū)表面；
g、在所述漂移區(qū)上外延生長(zhǎng)形成體區(qū)，體區(qū)的橫向過(guò)生長(zhǎng)使體區(qū)的邊緣覆蓋所述第一溝槽的內(nèi)側(cè)；
h、在所述第一溝槽上方的體區(qū)，沿體區(qū)的頂部向所述第一溝槽刻蝕，直到完全露出絕緣介質(zhì)，形成第二溝槽以定義槽柵的位置；第二溝槽的橫向?qū)挾却笥诨虻扔诘谝粶喜鄣臋M向覽度；
i、在所述第二溝槽的兩內(nèi)側(cè)壁以及介質(zhì)上面制作槽柵；
j、之后在體區(qū)表面進(jìn)行離子注入方式形成源區(qū)和體接觸區(qū)；最后進(jìn)行電極制備和鈍化，形成完整的器件結(jié)構(gòu)。進(jìn)一步的，所述a步驟中，是在半導(dǎo)體襯底上外延形成緩沖層，并在所述半導(dǎo)體緩沖層上外延形成第一半導(dǎo)體區(qū)；所述b步驟中，是在所述第一半導(dǎo)體區(qū)上，從其頂部局部刻蝕所述的第一半導(dǎo)體區(qū)直至所述半導(dǎo)體緩沖層，形成槽；所述d步驟中，從所述第二半導(dǎo)體區(qū)頂部局部刻蝕直至所述半導(dǎo)體緩沖層，形成第一溝槽。所述的緩沖層導(dǎo)電類(lèi)型和第二半導(dǎo)體區(qū)導(dǎo)電類(lèi)型。第一半導(dǎo)體區(qū)的導(dǎo)電類(lèi)型與第二半導(dǎo)體區(qū)相同或不同；第二半導(dǎo)體區(qū)的寬度小于第一半導(dǎo)體區(qū)的寬度，且第二半導(dǎo)體區(qū)濃度比第一半導(dǎo)體區(qū)濃度高。本制備方法應(yīng)用在N溝道或P溝道的MOS器件或MOS控制的半導(dǎo)體器件上。步驟d中所述的精細(xì)平坦化是指采用步驟b生長(zhǎng)的Si3N4保護(hù)第一半導(dǎo)體區(qū)，干法刻蝕第二半導(dǎo)體區(qū)，之后去除所述步驟b生長(zhǎng)的Si3N4和二氧化硅的方法，或采用先去除所述步驟b生長(zhǎng)的Si3N4和二氧化硅，之后再化學(xué)機(jī)械平坦化所述第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)的方法。步驟f中所述的精細(xì)平坦化是指采用步驟d生長(zhǎng)Si3N4保護(hù)漂移區(qū)，干法刻蝕所述第一溝槽中填充絕緣介質(zhì)，使絕緣介質(zhì)表面與兩側(cè)的半導(dǎo)體漂移區(qū)表面齊平，或低于半導(dǎo)體漂移區(qū)表面，之后去除所述步驟d生長(zhǎng)的Si3N4和二氧化硅的方法，或采用先去除所述步驟d生長(zhǎng)的Si3N4和二氧化硅，之后再化學(xué)機(jī)械平坦化所述漂移區(qū)和第一溝槽中填充絕緣介質(zhì)的方法。所述步驟c中，各向異性外延生長(zhǎng)技術(shù)是指在某一個(gè)方向上外延生長(zhǎng)快，而在其他方向外延生長(zhǎng)緩慢或不生長(zhǎng)，防止因Si在槽頂部外延生長(zhǎng)將槽口密封，避免傳統(tǒng)外延生長(zhǎng)過(guò)程形成空洞。所述e步驟中，采用熱氧化法在第一溝槽兩側(cè)壁形成氧化層，并濕法刻蝕去除該氧化層，目的是去掉所述第一溝槽兩側(cè)壁的損傷；在所述第一溝槽內(nèi)壁熱氧化形成氧化層，其作用是降低絕緣介質(zhì)和漂移區(qū)接觸界面的界面態(tài)密度。第一溝槽內(nèi)的絕緣介質(zhì)是介電系數(shù)低于或等于二氧化硅的絕緣介質(zhì)，或者是介電常數(shù)大于半導(dǎo)體漂移區(qū)的絕緣介質(zhì)，所述絕緣介質(zhì)的臨界擊穿電場(chǎng)大于30V/U m。所述g步驟中，在形成體區(qū)后，采用離子注入方法調(diào)節(jié)體區(qū)的濃度。與現(xiàn)有技術(shù)相比，本發(fā)明所達(dá)到的有益效果如下
一、與CN 101267000A專(zhuān)利文獻(xiàn)相比，CN 101267000A專(zhuān)利文件采用小傾角離子注入的方式，一方面，避免了小傾角注入對(duì)于注入角度控制和注入雜質(zhì)所需能量的精確要求，使得摻雜更均勻；另一方面，離子注入的方式會(huì)帶來(lái)晶格損傷，會(huì)影響器件的性能；再一方面，在實(shí)際使用過(guò)程中，離子注入的方式對(duì)深槽的難度較大。本發(fā)明中，c步驟采用各向異性外延生長(zhǎng)技術(shù)對(duì)所述槽進(jìn)行填充，使其形成第二半導(dǎo)體區(qū)，這樣的方式相對(duì)于小傾角離子注入的方式，不需要復(fù)雜的掩膜，工藝簡(jiǎn)單，成本低廉，同時(shí)，也避免了小角度注入工藝所帶來(lái)的晶格損傷，提高了器件的性能，同時(shí)，各向異性外延生長(zhǎng)技術(shù)對(duì)深槽的難度相對(duì)于小傾角離子注入的方式得到降低。本發(fā)明采用c和d步驟，相對(duì)于現(xiàn)有技術(shù)一方面更容易形成高且均勻濃度的第二半導(dǎo)體區(qū)，有利于降低漂移區(qū)的導(dǎo)通電阻；另一方面，相對(duì)與現(xiàn)有技術(shù)，對(duì)于形成第二半導(dǎo)體區(qū)的寬度更容易控制，更容易形成符合器件性能要求窄的第二半導(dǎo)體區(qū)；再一方面，相對(duì)于現(xiàn)有技術(shù)，避免采用小傾角注入形成第二半導(dǎo)體區(qū)時(shí)帶來(lái)晶格損傷；還有一方面；相對(duì)于現(xiàn)有技術(shù)，避免了采用復(fù)雜的掩模，也避免需要注入摻雜角度和注入能量等復(fù)雜的精確控制步驟，來(lái)形成第二半導(dǎo)體區(qū)，使得工藝簡(jiǎn)單，成本低廉；最后一方面，相對(duì)于現(xiàn)有技術(shù)，在第一溝槽填充絕緣介質(zhì)前，采用熱氧化法在第一溝槽兩側(cè)壁形成氧化層，并用濕法刻蝕去除該氧化層，能夠以去掉所述第一溝槽兩側(cè)壁的損傷，同時(shí)再用熱氧化在所述第一溝槽內(nèi)壁形成氧化層，其作用是降低絕緣介質(zhì)和漂移區(qū)接觸界面的界面態(tài)密度。本發(fā)明中的e步驟在第一溝槽填充絕緣介質(zhì)前，采用熱氧化法在第一溝槽兩側(cè)壁形成氧化層，并用濕法刻蝕去除該氧化層，去掉所述第一溝槽兩側(cè)壁的損傷，同時(shí)再用熱氧化在、所述第一溝槽內(nèi)壁形成氧化層，降低絕緣介質(zhì)和漂移區(qū)接觸界面的界面態(tài)密度。本發(fā)明中的f步驟對(duì)所述填充的絕緣介質(zhì)進(jìn)行平坦化，使絕緣介質(zhì)表面與兩側(cè)的漂移區(qū)表面齊平，或低于漂移區(qū)表面，這樣的方式易控制實(shí)現(xiàn)，有利于提高器件的耐壓。本發(fā)明中的f、g和h步驟在通過(guò)填充和平坦形成介質(zhì)槽后通過(guò)外延生長(zhǎng)形成體區(qū)，最后制作槽柵，這樣的方式避免了第一溝槽的介質(zhì)填充和平坦化、槽柵制作以及平坦化會(huì)影響已形成的體區(qū)、體接觸區(qū)和有源區(qū)。二、采用本發(fā)明所述的a_j步驟，在形成有源區(qū)(含體區(qū)、體接觸區(qū)以及源區(qū))之前形成漂移區(qū)和第一溝槽結(jié)構(gòu)的制作。相對(duì)于常規(guī)多次外延多次注入的方式和CN101267000A專(zhuān)利文獻(xiàn)所說(shuō)的制造方法所說(shuō)的小角度注入形成超結(jié)、以及先形成有源區(qū)再制作介質(zhì)槽和槽柵的技術(shù)，本發(fā)明公開(kāi)的制造方法有以下優(yōu)點(diǎn)第一、先進(jìn)行第一溝槽的刻蝕、填充以及平坦化，再形成體區(qū)和槽柵制作，最后形成源區(qū)和體接觸區(qū)，這避免了溝槽的填充及平坦化、槽柵制作及平坦化對(duì)已形成的體區(qū)、體接觸區(qū)以及源區(qū)產(chǎn)生的不利影響；第二，可以確保槽柵底部與體區(qū)下界面平齊或低于體區(qū)下界面，從而提高器件耐壓，并降低柵-源和柵-漏電容；第三、不需要復(fù)雜的掩模，避免了小角度注入工藝對(duì)溝道區(qū)的影響； 第四，避免采用多次外延、多次注入的方式形成超結(jié)過(guò)程帶來(lái)得晶格缺陷；第五，可以形成窄且高濃度P柱區(qū)或N柱區(qū)，有利于降低導(dǎo)通電阻。利用此工藝方法制造的功率器件由于其優(yōu)越的性能和較簡(jiǎn)單的工藝，使得此器件結(jié)構(gòu)在高壓低功耗的功率電子領(lǐng)域有很好的應(yīng)用前景。三、本發(fā)明中，在所述半導(dǎo)體襯底上形成與第二半導(dǎo)體區(qū)導(dǎo)電類(lèi)型相同的半導(dǎo)體緩沖層，在所述半導(dǎo)體緩沖層上外延形成第一半導(dǎo)體區(qū)，其余步驟同c_j，從而形成半介質(zhì)槽型半導(dǎo)體器件。半介質(zhì)槽型DMOS功率器件降低了刻槽深度以及其他工藝的難度，并耐壓程度較高(耐壓高于400V)。四、本方法制備的器件應(yīng)用在MOS控制器件上，第一溝槽內(nèi)的介質(zhì)是介電系數(shù)小于或等于二氧化硅的介質(zhì)，可以增加器件的開(kāi)關(guān)頻率，改善動(dòng)態(tài)特性；或者是介電常數(shù)大于半導(dǎo)體漂移區(qū)的介質(zhì)，這樣增加漂移區(qū)濃度，降低導(dǎo)通電阻，并大大降低器件電學(xué)性能對(duì)超結(jié)結(jié)構(gòu)電荷非平衡效應(yīng)的敏感性。五、本方法制備的器件應(yīng)用在MOS控制縱向器件上，能有效緩解耐壓、導(dǎo)通電阻以及開(kāi)關(guān)損耗之間的矛盾關(guān)系。


圖I是常規(guī)超結(jié)器件的制造示意圖；其中圖I (a)是多次外延第一導(dǎo)電類(lèi)型的半導(dǎo)體、多次局部離子注入第二導(dǎo)電類(lèi)型的雜質(zhì)，圖I (b)是經(jīng)過(guò)退火工藝后，局部離子注入?yún)^(qū)形成了縱向連續(xù)的第二導(dǎo)電類(lèi)型半導(dǎo)體區(qū)，從而形成了超結(jié)VDMOS ;
圖2具有延伸溝槽的超結(jié)VDMOS結(jié)構(gòu)示意圖，其中4’代表SiO2 ；
圖3先形成漂移區(qū)、有源區(qū)，再刻蝕溝槽，并穿過(guò)溝槽兩側(cè)壁進(jìn)行小角度離子注入形成超結(jié)后的DMOS剖面示意 圖4a第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)相同導(dǎo)電類(lèi)型，第二半導(dǎo)體區(qū)濃度比第一半導(dǎo)體區(qū)高且第二半導(dǎo)體區(qū)寬度比第一半導(dǎo)體區(qū)小的槽型半導(dǎo)體功率器件結(jié)構(gòu)示意 圖4b第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)不同導(dǎo)電類(lèi)型，第二半導(dǎo)體區(qū)濃度比第一半導(dǎo)體區(qū)高且第二半導(dǎo)體區(qū)寬度比第一半導(dǎo)體區(qū)小的槽型DMOS結(jié)構(gòu)示意 圖4c第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)相同或不同導(dǎo)電類(lèi)型，第二半導(dǎo)體區(qū)濃度比第一半導(dǎo)體區(qū)高且第二半導(dǎo)體區(qū)寬度比第一半導(dǎo)體區(qū)小的槽型IGBT功率器件結(jié)構(gòu)示意 圖4d第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)相同或不同導(dǎo)電類(lèi)型，第二半導(dǎo)體區(qū)濃度比第一半導(dǎo)體區(qū)高且第二半導(dǎo)體區(qū)寬度比第一半導(dǎo)體區(qū)小的半介質(zhì)槽型DMOS功率器件結(jié)構(gòu)示意 圖5a是在半導(dǎo)體襯底上外延第 一半導(dǎo)體區(qū)示意 圖5b是刻蝕第一半導(dǎo)體區(qū)直至半導(dǎo)體襯底形成槽的示意 圖5c是采用各向異性外延生長(zhǎng)技術(shù)對(duì)槽填充第二半導(dǎo)體區(qū)構(gòu)成漂移區(qū)示意 圖5d是平坦化第二半導(dǎo)體區(qū)直到第一半導(dǎo)體區(qū)露出出來(lái)形成漂移區(qū)的示意 圖5e是從頂部局部刻蝕第二半導(dǎo)體區(qū)直至所述半導(dǎo)體襯底，形成第一溝槽，并且第一溝槽左右兩側(cè)留下窄且等寬度的n型第二半導(dǎo)體區(qū)并在第一溝槽內(nèi)壁熱氧化的示意 圖5f對(duì)第一溝槽內(nèi)壁熱氧化后刻蝕去除此氧化層的示意圖 圖5g再熱氧化在第一溝槽內(nèi)壁形成氧化層的示意圖 圖5h是在第一溝槽中填充絕緣介質(zhì)并平坦化示意 圖5i是在漂移區(qū)上外延橫向過(guò)生長(zhǎng)形成體區(qū)的剖面示意 圖5j是刻蝕體區(qū)直到露出絕緣介質(zhì)以定義槽柵位置的剖面示意 圖5k是槽柵形成后示意 圖51是注入源區(qū)、體接觸區(qū)及電極形成之后的槽型DMOS示意圖(基于外延生長(zhǎng)填充槽的技術(shù)形成漂移區(qū));
圖6a和圖6b是基于本發(fā)明制造方法制造的IGBT結(jié)構(gòu)示意 根據(jù)本發(fā)明，圖6c、圖6d、圖6e和圖6f為一個(gè)實(shí)施例制造IGBT的關(guān)鍵步驟工藝示意
圖7a和圖7b是基于本發(fā)明制造方法制造的P溝道槽型DMOS結(jié)構(gòu)示意 根據(jù)本發(fā)明，圖7c、圖7d和圖7e為一個(gè)實(shí)施例制造P溝道槽型DMOS的關(guān)鍵步驟示意
圖8a和圖Sb是基于本發(fā)明制造方法制造的半介質(zhì)槽型DMOS結(jié)構(gòu)示意 根據(jù)本發(fā)明，圖8c、圖8d、圖8e和圖8f為一個(gè)實(shí)施例制造半介質(zhì)槽型DMOS的關(guān)鍵步驟示意圖。圖中標(biāo)記
I、半導(dǎo)體襯底；2、第一半導(dǎo)體區(qū)；3、第二半導(dǎo)體區(qū)；2’、多次外延及退火形成的第一半導(dǎo)體區(qū)；3’、多次外延、多次離子注入及退火形成的第二半導(dǎo)體區(qū)；4、絕緣介質(zhì)；4’、二氧化硅介質(zhì)；5、體區(qū)；6、槽柵5102層；7、體接觸區(qū)；8、金屬電極材料；9、源區(qū)；10、厚場(chǎng)氧層；11、多晶硅；12、與第二半導(dǎo)體區(qū)導(dǎo)電類(lèi)型相同的半導(dǎo)體緩沖層；13、厚SiO2層；13'薄SiO2層；14、Si3N4層；15、光刻膠。
具體實(shí)施例方式實(shí)施例I
作為本發(fā)明的較佳實(shí)施方式，本發(fā)明公開(kāi)了一種槽型半導(dǎo)體功率器件的制造方法，其包括如下步驟
a、通過(guò)外延生長(zhǎng)，在半導(dǎo)體襯底上形成p型的第一半導(dǎo)體區(qū)2，如圖5a所示；
b、在所述第一半導(dǎo)體區(qū)2頂部熱氧化生長(zhǎng)氧化層，再淀積Si3N4,并進(jìn)行光刻；再?gòu)难厮龅牡谝话雽?dǎo)體區(qū)的頂部向所述半導(dǎo)體襯底刻蝕，直到半導(dǎo)體襯底1，形成槽，再去除光刻膠；如圖5b所示?？梢允褂梅磻?yīng)離子刻蝕等的干法刻蝕，也可以使用濕法刻蝕。使用干法刻蝕可準(zhǔn)確控制溝槽的深寬比，形成的溝槽基本成U型；使用濕法刻蝕所形成的溝槽可以是梯形或V型的。C、采用各向異性外延生長(zhǎng)技術(shù)對(duì)槽填充，使其變?yōu)閚型第二半導(dǎo)體區(qū)圖5c ；
d、采用化學(xué)機(jī)械平坦化，對(duì)所述第二半導(dǎo)體區(qū)進(jìn)行平坦化，直到露出第一半導(dǎo)體區(qū)頂部的Si3N4為止；之后進(jìn)行精細(xì)平坦化，使所述第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)頂部平齊；隨 后在所述第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)頂部熱氧化生長(zhǎng)氧化層，再淀積Si3N4,并進(jìn)行光刻；再?gòu)捻敳烤植靠涛g所述的第二半導(dǎo)體區(qū)直至所述半導(dǎo)體襯底，形成第一溝槽，且第一溝槽兩側(cè)留下等寬度的n型第二半導(dǎo)體區(qū)3，所述第二半導(dǎo)體區(qū)與第一半導(dǎo)體區(qū)構(gòu)成器件的漂移區(qū)，并再去除光刻膠；如圖5d和圖5e所示。使用干法刻蝕濕法刻蝕。優(yōu)先采用干法刻蝕，可準(zhǔn)確控制溝槽的形狀及深寬比。e、采用熱氧化法在第一溝槽兩側(cè)壁形成氧化層，并用濕法刻蝕去除該氧化層，以去除第一溝槽兩側(cè)壁損傷；；再用熱氧化在所述第一溝槽中填充絕緣介質(zhì)4，使絕緣介質(zhì)4上表面高于漂移區(qū)。在填充絕緣介質(zhì)4之前，在p型第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)的頂部形成的Si3N4層，作為下一步驟平坦化的終止層，如圖5f和圖5g。f、采用化學(xué)機(jī)械平坦化，對(duì)所述填充的絕緣介質(zhì)進(jìn)行平坦化，直到露出漂移區(qū)頂部的Si3N4為止如圖5h ;之后進(jìn)行精細(xì)平坦化，使絕緣介質(zhì)表面與兩側(cè)的漂移區(qū)表面齊平，或低于漂移區(qū)表面；如圖5f所示。至于絕緣介質(zhì)的具體材料，本發(fā)明沒(méi)有限制。所述絕緣介質(zhì)的臨界擊穿電場(chǎng)優(yōu)選地大于30V/ u m。g、在所述半導(dǎo)體漂移區(qū)上選擇性外延生長(zhǎng)半導(dǎo)體以形成體區(qū)5，半導(dǎo)體體區(qū)的橫向過(guò)生長(zhǎng)使體區(qū)的邊緣覆蓋所述第一溝槽的內(nèi)側(cè)，如圖5i所示；
h、在所述第一溝槽上方的體區(qū)，沿體區(qū)的頂部向所述第一溝槽中填充絕緣介質(zhì)刻蝕，直到完全露出絕緣介質(zhì)，形成第二溝槽以定義槽柵的位置。第二溝槽的橫向?qū)挾葢?yīng)該大于或等于第一溝槽內(nèi)絕緣介質(zhì)的橫向?qū)挾?，如圖5j所示；
i、利用熱氧化方法，在有源區(qū)的側(cè)壁形成柵極氧化層6，然后利用CVD(化學(xué)氣相沉積)等技術(shù)在絕緣介質(zhì)上填充多晶硅11并平坦化多晶硅，由此形成柵極結(jié)構(gòu)(槽柵結(jié)構(gòu))。槽柵結(jié)構(gòu)的橫向尺寸應(yīng)該大于或等于絕緣介質(zhì)的橫向?qū)挾?。如圖5k所示；
j、在體區(qū)表面進(jìn)行離子注入形成源區(qū)和體接觸區(qū)；體區(qū)、體接觸區(qū)和源區(qū)共同形成有源區(qū)；最后進(jìn)行半導(dǎo)體襯底I減薄、電極8制備以及在有源層上形成厚SiO2層10的工藝，形成完整的器件結(jié)構(gòu)，器件結(jié)構(gòu)如圖51所示。第一半導(dǎo)體區(qū)的導(dǎo)電類(lèi)型和第二半導(dǎo)體區(qū)可以相同或不同；第二半導(dǎo)體區(qū)的寬度小于第一半導(dǎo)體區(qū)的寬度，且第二半導(dǎo)體區(qū)濃度比第一半導(dǎo)體區(qū)濃度高。所述a步驟中，在本實(shí)施例中半導(dǎo)體襯底I導(dǎo)電類(lèi)型和第二半導(dǎo)體區(qū)相同。在所述e步驟中，第一溝槽槽內(nèi)介質(zhì)的填充可以采用熱生長(zhǎng)或淀積的方式，淀積生長(zhǎng)的介質(zhì)不及熱生長(zhǎng)的介質(zhì)致密，進(jìn)行高溫增密。第一溝槽內(nèi)絕緣介質(zhì)較厚，則采用多次淀積的方式填充。第一溝槽槽內(nèi)的介質(zhì)是介電常數(shù)遠(yuǎn)大于半導(dǎo)體漂移區(qū)的介質(zhì)，這樣增加漂移區(qū)濃度，降低導(dǎo)通電阻，并大大降低器件電學(xué)性能對(duì)超結(jié)結(jié)構(gòu)電荷非平衡效應(yīng)的敏感性；或者是介電系數(shù)低于或等于二氧化硅的介質(zhì)，可以增加器件的開(kāi)關(guān)頻率，改善動(dòng)態(tài)特性。所述絕緣介質(zhì)的臨界擊穿電場(chǎng)大于30V/ u m。實(shí)施例2
實(shí)施例I中所述本發(fā)明的半導(dǎo)體器件的制造工藝，優(yōu)選地應(yīng)用在MOS控制縱向器件，從而緩解耐壓、導(dǎo)通電阻以及開(kāi)關(guān)損耗之間的矛盾關(guān)系。應(yīng)用在圖6a和6b是基于本發(fā)明制造方法制造的IGBT結(jié)構(gòu)示意圖?；诒景l(fā)明制造方法，與實(shí)施例I不同的是其初始的半導(dǎo)體材料襯底I為P+半導(dǎo)體襯底101，并在所述半導(dǎo)體襯底上形成與第二半導(dǎo)體區(qū)導(dǎo)電類(lèi)型相同的緩沖層12，該緩沖層可以改善IGBT的電學(xué)特性。在所述半導(dǎo)體緩沖層上外延形成第一半導(dǎo)體區(qū)，并且在所述第一半導(dǎo)體區(qū)上，從頂部局部刻蝕所述的第一半導(dǎo)體區(qū)直至所述半導(dǎo)體緩沖層，形成槽。其關(guān)鍵步驟如圖6c，圖6d，圖6e和圖6f所示，后續(xù)步驟與實(shí)施例I C-j完全相同。 實(shí)施例3
實(shí)施例I中所述本發(fā)明的半導(dǎo)體器件的制造工藝，即可用于N溝道MOS控制縱向器件，也可以應(yīng)用在P溝道MOS控制縱向器件。P溝道DMOS如圖7a和7b所示。應(yīng)用在制造P溝道DMOS時(shí)，其半導(dǎo)體襯底I、第一半導(dǎo)體區(qū)的半導(dǎo)體層2、第二半導(dǎo)體區(qū)3、有源區(qū)5、體接觸區(qū)7、源區(qū)9等相應(yīng)的導(dǎo)電類(lèi)型與N溝道MOS控制縱向器件相應(yīng)區(qū)域的導(dǎo)電類(lèi)型相反。其關(guān)鍵步驟如圖7c，圖7d和圖7e所示，后續(xù)步驟與實(shí)施例I完全相同。在實(shí)施例I中，制造N溝道DM0S，在外延的P型半導(dǎo)體上通過(guò)刻槽，外延N型半導(dǎo)體填充以及再刻槽填充形成第二半導(dǎo)體區(qū)3 ;在本實(shí)施例中，制造P溝道DM0S，在外延的N型半導(dǎo)體上通過(guò)刻槽，外延N型半導(dǎo)體填充以及再刻槽形成的第二半導(dǎo)體區(qū)3。實(shí)施例4
實(shí)施例I中所述本發(fā)明的半導(dǎo)體器件的制造工藝，如果器件所需耐壓較高，可以做成半介質(zhì)槽型DM0S，如圖8a和8b所示，即絕緣半介質(zhì)槽的底部與N+襯底I (N溝道介質(zhì)槽型DMOS的情形)之間有一層n_半導(dǎo)體緩沖層12，以降低刻槽深度及外延生長(zhǎng)等工藝難度，并借助n_層承受部分耐壓，這更適合于耐壓較高(耐壓高于400V)。與實(shí)施例I工藝上相比較，只要在所述半導(dǎo)體襯底上形成與第二半導(dǎo)體區(qū)導(dǎo)電類(lèi)型相同的緩沖層12，并在所述半導(dǎo)體緩沖層上外延形成第一半導(dǎo)體區(qū)后，在所述第一半導(dǎo)體區(qū)上，從頂部局部刻蝕所述的第一半導(dǎo)體區(qū)直至所述半導(dǎo)體緩沖層，形成槽。其他后續(xù)的關(guān)鍵步驟與實(shí)施例lc-j相同，其關(guān)鍵步驟如圖8c，圖8d，圖8e和圖8f所示。所述本發(fā)明的半導(dǎo)體器件的制造工藝，優(yōu)選地應(yīng)用在MOS控制縱向器件，如VDMOS和IGBT，從而緩解耐壓、導(dǎo)通電阻以及開(kāi)關(guān)損耗之間的矛盾關(guān)系。本發(fā)明的半導(dǎo)體器件的制造工藝，應(yīng)用在N溝道或者P溝道器件。
權(quán)利要求
1.一種槽型半導(dǎo)體功率器件的制造方法，其特征在于包括如下步驟 a、在半導(dǎo)體襯底上外延形成第一半導(dǎo)體區(qū)； b、在所述第一半導(dǎo)體區(qū)頂部熱氧化生長(zhǎng)氧化層，再淀積Si3N4，并進(jìn)行光刻；再?gòu)捻敳烤植靠涛g所述的第一半導(dǎo)體區(qū)直至所述半導(dǎo)體襯底，形成槽，再去除光刻膠； C、采用各向異性外延生長(zhǎng)技術(shù)對(duì)所述槽進(jìn)行填充，使其形成第二半導(dǎo)體區(qū)； d、采用化學(xué)機(jī)械平坦化，對(duì)所述第二半導(dǎo)體區(qū)進(jìn)行平坦化，直到露出第一半導(dǎo)體區(qū)頂部的Si3N4為止；之后進(jìn)行精細(xì)平坦化，使所述第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)頂部平齊；隨后在所述第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)頂部熱氧化生長(zhǎng)氧化層，再淀積Si3N4,并進(jìn)行光刻；再?gòu)捻敳烤植靠涛g所述的第二半導(dǎo)體區(qū)直至所述半導(dǎo)體襯底，形成第一溝槽，且第一溝槽兩側(cè)留下等寬度的第二半導(dǎo)體區(qū)，所述第二半導(dǎo)體區(qū)與第一半導(dǎo)體區(qū)構(gòu)成器件的漂移區(qū)，并再去除光刻膠； e、采用熱氧化法在第一溝槽兩側(cè)壁形成氧化層，并用濕法刻蝕去除該氧化層，以去除第一溝槽兩側(cè)壁損傷；再用熱氧化在所述第一溝槽內(nèi)壁形成氧化層；之后第一溝槽中填充絕緣介質(zhì)，使絕緣介質(zhì)上表面高于漂移區(qū)； f、采用化學(xué)機(jī)械平坦化，對(duì)所述填充的絕緣介質(zhì)進(jìn)行平坦化，直到露出漂移區(qū)頂部的Si3N4為止；之后進(jìn)行精細(xì)平坦化，使絕緣介質(zhì)表面與兩側(cè)的漂移區(qū)表面齊平，或低于漂移區(qū)表面； g、在所述漂移區(qū)上外延生長(zhǎng)形成體區(qū)，體區(qū)的橫向過(guò)生長(zhǎng)使體區(qū)的邊緣覆蓋所述第一溝槽的內(nèi)側(cè)； h、在所述第一溝槽上方的體區(qū)，沿體區(qū)的頂部向所述第一溝槽刻蝕，直到完全露出絕緣介質(zhì)，形成第二溝槽以定義槽柵的位置；第二溝槽的橫向?qū)挾却笥诨虻扔诘谝粶喜鄣臋M向覽度； i、在所述第二溝槽的兩內(nèi)側(cè)壁以及介質(zhì)上面制作槽柵； j、之后在體區(qū)表面進(jìn)行離子注入方式形成源區(qū)和體接觸區(qū)；最后進(jìn)行電極制備和鈍化，形成完整的器件結(jié)構(gòu)。
2.根據(jù)權(quán)利要求I所述的一種槽型半導(dǎo)體功率器件的制造方法，其特征在于所述a步驟中，是在半導(dǎo)體襯底上外延形成緩沖層，并在所述半導(dǎo)體緩沖層上外延形成第一半導(dǎo)體區(qū)；所述b步驟中，在所述第一半導(dǎo)體區(qū)上，從頂部局部刻蝕所述的第一半導(dǎo)體區(qū)直至所述半導(dǎo)體緩沖層，形成槽；所述d步驟中，從所述的第二半導(dǎo)體區(qū)頂部局部刻蝕直至所述半導(dǎo)體緩沖層，形成第一溝槽。
3.根據(jù)權(quán)利要求2所述的一種槽型半導(dǎo)體功率器件的制造方法，其特征在于所述的緩沖層導(dǎo)電類(lèi)型和第二半導(dǎo)體區(qū)導(dǎo)電類(lèi)型相同。
4.根據(jù)權(quán)利要求I或2所述的一種槽型半導(dǎo)體功率器件的制造方法，其特征在于 第一半導(dǎo)體區(qū)的導(dǎo)電類(lèi)型與第二半導(dǎo)體區(qū)相同或不同；第二半導(dǎo)體區(qū)的寬度小于第一半導(dǎo)體區(qū)的寬度，且第二半導(dǎo)體區(qū)濃度比第一半導(dǎo)體區(qū)濃度高。
5.根據(jù)權(quán)利要求I或2所述的一種槽型半導(dǎo)體功率器件的制造方法，其特征在于步驟d中所述的精細(xì)平坦化是指采用步驟b生長(zhǎng)的Si3N4保護(hù)第一半導(dǎo)體區(qū)，干法刻蝕第二半導(dǎo)體區(qū)，之后去除所述步驟b生長(zhǎng)的Si3N4和二氧化硅的方法，或采用先去除所述步驟b生長(zhǎng)的Si3N4和二氧化硅，之后再化學(xué)機(jī)械平坦化所述第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)的方法。
6.根據(jù)權(quán)利要求I或2所述的一種槽型半導(dǎo)體功率器件的制造方法，其特征在于步驟f中所述的精細(xì)平坦化是指采用步驟d生長(zhǎng)Si3N4保護(hù)漂移區(qū)，干法刻蝕所述第一溝槽中填充絕緣介質(zhì)，使絕緣介質(zhì)表面與兩側(cè)的半導(dǎo)體漂移區(qū)表面齊平，或低于半導(dǎo)體漂移區(qū)表面，之后去除所述步驟d生長(zhǎng)的Si3N4和二氧化硅的方法，或采用先去除所述步驟d生長(zhǎng)的Si3N4和二氧化硅，之后再化學(xué)機(jī)械平坦化所述漂移區(qū)和第一溝槽中填充絕緣介質(zhì)的方法。
7.根據(jù)權(quán)利要求I或2所述的一種槽型半導(dǎo)體功率器件的制造方法，其特征在于本制備方法應(yīng)用在N溝道或P溝道的MOS器件或MOS控制的半導(dǎo)體器件上。
8.根據(jù)權(quán)利要求I或2所述的一種槽型半導(dǎo)體功率器件的制造方法，其特征在于所述步驟c中，各向異性外延生長(zhǎng)技術(shù)是指在某一個(gè)方向上外延生長(zhǎng)快，而在其他方向外延生長(zhǎng)緩慢或不生長(zhǎng)。
9.根據(jù)權(quán)利要求I或2所述的一種槽型半導(dǎo)體功率器件的制造方法，其特征在于第一溝槽內(nèi)的絕緣介質(zhì)是介電系數(shù)低于或等于二氧化硅的絕緣介質(zhì)，或者是介電常數(shù)大于半導(dǎo)體漂移區(qū)的絕緣介質(zhì)，所述絕緣介質(zhì)的臨界擊穿電場(chǎng)大于30V/y m。
10.根據(jù)權(quán)利要求I或2所述的一種槽型半導(dǎo)體功率器件的制造方法，其特征在于所述g步驟中，在形成體區(qū)后，采用離子注入方法調(diào)節(jié)體區(qū)的濃度。
全文摘要
本發(fā)明公開(kāi)了一種槽型半導(dǎo)體功率器件的制造方法，涉及半導(dǎo)體功率器件技術(shù)領(lǐng)域，通過(guò)刻蝕槽、采用各向異性外延技術(shù)生長(zhǎng)填充槽形成第二半導(dǎo)體區(qū)、在第二半導(dǎo)體區(qū)頂部局部刻蝕形成窄且高濃度的n或p柱、填充絕緣介質(zhì)以及平坦化，之后采用外延橫向過(guò)生長(zhǎng)形成體區(qū)等關(guān)鍵工藝步驟,具有以下優(yōu)點(diǎn)避免了溝槽的填充及平坦化、槽柵制作及平坦化對(duì)已形成的體區(qū)、體接觸區(qū)以及源區(qū)產(chǎn)生的不利影響；槽柵底部與體區(qū)下界面平齊或低于體區(qū)下界面，從而提高器件耐壓；不需要復(fù)雜的掩模，避免了小角度注入工藝對(duì)溝道區(qū)的影響；避免采用多次外延注入的方式形成超結(jié)以及所帶來(lái)得晶格缺陷；大大降低了導(dǎo)通電阻。
文檔編號(hào)H01L21/336GK102751199SQ20121022646
公開(kāi)日2012年10月24日 申請(qǐng)日期2012年7月3日 優(yōu)先權(quán)日2012年7月3日
發(fā)明者周坤, 王沛, 王 琦, 王驍偉, 羅小蓉, 羅尹春, 范葉, 范遠(yuǎn)航, 蔣永恒, 蔡金勇, 魏杰 申請(qǐng)人:電子科技大學(xué)