專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
后述的實(shí)施方式大致涉及半導(dǎo)體裝置。
背景技術(shù)：
齊納二極管在對(duì)PN結(jié)施加了反向電壓(擊穿電壓)時(shí)展現(xiàn)出恒壓特性。齊納二極管的擊穿電壓可以通過形成PN結(jié)的半導(dǎo)體的雜質(zhì)濃度來控制。

發(fā)明內(nèi)容
本發(fā)明想要解決的技術(shù)問題在于，提供一種小型、能夠抑制擊穿電壓的變動(dòng)的半導(dǎo)體裝置。實(shí)施方式的半導(dǎo)體裝置具備:第I導(dǎo)電型的第I半導(dǎo)體層；設(shè)置在上述第I半導(dǎo)體層上的第I導(dǎo)電型的第2半導(dǎo)體層；在 上述第2半導(dǎo)體層上與上述第2半導(dǎo)體層接合設(shè)置的第2導(dǎo)電型的第3半導(dǎo)體層；包圍上述第3半導(dǎo)體層的周圍、比上述第3半導(dǎo)體層深的元件分離層；以及設(shè)在上述第3半導(dǎo)體層與上述元件分離層之間、與上述第3半導(dǎo)體層鄰接、比上述第3半導(dǎo)體層深的第2導(dǎo)電型的保護(hù)環(huán)層。其他實(shí)施方式的半導(dǎo)體裝置具有:基板、設(shè)在上述基板上的二極管、設(shè)在上述基板上的第I晶體管、設(shè)在上述基板上的第2晶體管，上述二極管具有:設(shè)在上述基板上的第I導(dǎo)電型的第I半導(dǎo)體層；設(shè)置在上述第I半導(dǎo)體層上的第I導(dǎo)電型的第2半導(dǎo)體層；在上述第2半導(dǎo)體層上與上述第2半導(dǎo)體層接合設(shè)置的第2導(dǎo)電型的第3半導(dǎo)體層；包圍上述第3半導(dǎo)體層的周圍、比上述第3半導(dǎo)體層深的元件分離層；以及設(shè)在上述第3半導(dǎo)體層與上述元件分離層之間、與上述第3半導(dǎo)體層鄰接、比上述第3半導(dǎo)體層深的第2導(dǎo)電型的保護(hù)環(huán)層；上述第I晶體管具有 第I導(dǎo)電型源極層、第I導(dǎo)電型漏極層、設(shè)在上述第I導(dǎo)電型源極層與上述第I導(dǎo)電型漏極層之間的第2導(dǎo)電型溝道區(qū)域、設(shè)在上述第2導(dǎo)電型溝道區(qū)域上的第I柵極絕緣膜、以及設(shè)在上述第I柵極絕緣膜上的第I柵電極，上述第2晶體管具有:第2導(dǎo)電型源極層、第2導(dǎo)電型漏極層、設(shè)在上述第2導(dǎo)電型源極層和上述第2導(dǎo)電型漏極層之間的第I導(dǎo)電型溝道區(qū)域、設(shè)在上述第I導(dǎo)電型溝道區(qū)域上的第2柵極絕緣膜、以及設(shè)在上述第2柵極絕緣膜上的第2柵電極。根據(jù)上述構(gòu)成的半導(dǎo)體裝置，能夠在實(shí)現(xiàn)小型化的同時(shí)抑制擊穿電壓的變動(dòng)。


圖1 (a)是第I實(shí)施方式的半導(dǎo)體裝置的示意剖視圖，圖1 (b)是圖1 (a)的示意俯視圖。
圖2 (a)是第2實(shí)施方式的半導(dǎo)體裝置的示意剖視圖，圖2 (b)是第3實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。圖3第4實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。圖4 (a) 圖5 (b)是表示第4實(shí)施方式的半導(dǎo)體裝置的制造方法的示意剖視圖。圖6 Ca)是第5實(shí)施方式的半導(dǎo)體裝置的示意剖視圖，圖6 (b)是第6實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。圖7 Ca)是第I比較例的半導(dǎo)體裝置的示意剖視圖，圖7 (b)是第2比較例的半導(dǎo)體裝置的示意剖視圖，圖7 (c)是第3比較例的半導(dǎo)體裝置的示意剖視圖。
具體實(shí)施例方式根據(jù)實(shí)施方式，半導(dǎo)體裝置具備:第I導(dǎo)電型的第I半導(dǎo)體層；設(shè)置在上述第I半導(dǎo)體層上的第I導(dǎo)電型的第2半導(dǎo)體層；在上述第2半導(dǎo)體層上與上述第2半導(dǎo)體層接合設(shè)置的第2導(dǎo)電型的第3半導(dǎo)體層；包圍上述第3半導(dǎo)體層的周圍、比上述第3半導(dǎo)體層深的元件分離層；以及設(shè)在上述第3半導(dǎo) 體層與上述元件分離層之間、與上述第3半導(dǎo)體層鄰接、比上述第3半導(dǎo)體層深的第2導(dǎo)電型的保護(hù)環(huán)(guard ring)層。以下，參照附圖對(duì)實(shí)施方式進(jìn)行說明。其中，在各附圖中對(duì)相同的要素賦予了相同的附圖標(biāo)記。在以下的實(shí)施方式中，將第I導(dǎo)電型設(shè)為P型，將第2導(dǎo)電型設(shè)為N型來進(jìn)行說明，但也可以將第I導(dǎo)電型設(shè)為N型，將第2導(dǎo)電型設(shè)為P型。另外，在以下的實(shí)施方式中，例示了硅作為半導(dǎo)體層、基板的材料，但也可以使用硅以外的半導(dǎo)體(例如SiC、GaN等化合物半導(dǎo)體)。(第I實(shí)施方式)圖1 (a)是第I實(shí)施方式的半導(dǎo)體裝置的示意剖視圖，圖1 (b)是圖1 (a)的示意俯視圖。第I實(shí)施方式的半導(dǎo)體裝置具有作為第I半導(dǎo)體層的P型阱層13、作為第2半導(dǎo)體層的P型陽極層14、作為第3半導(dǎo)體層的N型陰極層15、N型保護(hù)環(huán)層16、元件分離層17。P型陽極層14設(shè)在P型阱層13上，P型陽極層14的P型雜質(zhì)濃度比P型阱層13的P型雜質(zhì)濃度高。N型陰極層15在P型陽極層14上與P型陽極層14接合設(shè)置。P型陽極層14與N型陰極層15的PN結(jié)面，在與P型陽極層14以及N型陰極層15的層疊方向(縱向)大致垂直的方向(橫方向)上擴(kuò)展。元件分離層17使包含P型陽極層14以及N型陰極層15的區(qū)域5與其他元件區(qū)域分離。元件分離層17例如具有短溝槽隔離(Short Trench Isolation)或者淺溝槽隔離(Shallow Trench Isolation) (STI)構(gòu)造,具有在形成于半導(dǎo)體裝置的表面?zhèn)鹊臏喜蹆?nèi)埋入了絕緣物(例如硅氧化物)的構(gòu)造。元件分離層17如圖1 (b)所示,連續(xù)包圍N型陰極層15的周圍。元件分離層17如圖1 (a)所示，比N型陰極層15深地到達(dá)P型阱層13。并且，元件分離層17還連續(xù)包圍P型陽極層14的周圍，比P型陽極層14深。
N型保護(hù)環(huán)層16設(shè)在N型陰極層15與元件分離層17之間，如圖1 (b)所示，其連續(xù)包圍N型陰極層15的側(cè)面。N型保護(hù)環(huán)層16與N型陰極層15的側(cè)面以及元件分離層17的側(cè)面鄰接。N型保護(hù)環(huán)層16的N型雜質(zhì)濃度比N型陰極層15的N型雜質(zhì)濃度低。N型保護(hù)環(huán)層16比N型陰極層15深，即比P型陽極層14與N型陰極層15的PN結(jié)面深地到達(dá)P型陽極層14。因此，在N型陰極層15的側(cè)面的全部設(shè)置N型保護(hù)環(huán)層16，N型陰極層15的側(cè)面不與P型陽極層14相接。S卩，在N型陰極層15的側(cè)面沒有形成與P型陽極層14的PN結(jié)。N型保護(hù)環(huán)層16比P型陽極層14以及元件分離層17淺。第I實(shí)施方式的半導(dǎo)體裝置還具有P型半導(dǎo)體層19作為第4半導(dǎo)體層。P型半導(dǎo)體層19隔著元件分離層17設(shè)置在與設(shè)有P型陽極層14、N型陰極層15以及N型保護(hù)環(huán)層16的區(qū)域5相反一側(cè)(外側(cè))的P型阱層13上。P型半導(dǎo)體層19通過與P型陽極層14相同的工序形成，具有與P型陽極層14相同的P型雜質(zhì)濃度。因此，P型半導(dǎo)體層19的P型雜質(zhì)濃度比P型阱層13的P型雜質(zhì)濃度高。另外，P型半導(dǎo)體層19與P型陽極層14的深度相同。在P型半導(dǎo)體層19上或P型半導(dǎo)體層19內(nèi)沒有設(shè)置N型半導(dǎo)體層。P型半導(dǎo)體層19如圖1 (b)例示那樣，在區(qū)域5的外側(cè)連續(xù)包圍元件分離層17?；蛘?，P型半導(dǎo)體層19也可以是條狀的平面圖案。在由元件分離層17包圍的區(qū) 域5中，形成有具有P型陽極層14與N型陰極層15的PN結(jié)的二極管。該二極管例如是齊納二極管10，P型陽極層14以及N型陰極層15具有比較高的雜質(zhì)濃度。例如，P型陽極層14的P型雜質(zhì)濃度以及N型陰極層15的N型雜質(zhì)濃度為IXlO20 IXlO21 (CnT3)左右。在P型半導(dǎo)體層19的表面上設(shè)置有未圖示的插頭(plug)，P型半導(dǎo)體層19經(jīng)由該插頭與第I電極或者布線電連接。P型陽極層14與P型半導(dǎo)體層19通過P型阱層13電連接，第I電極的電位被提供給P型陽極層14。在N型陰極層15的表面上也設(shè)置有未圖示的插頭，N型陰極層15經(jīng)由該插頭與第2電極或者布線電連接。與之相對(duì)，若對(duì)第I電極(陽極偵彳)提供低電位、對(duì)第2電極(陰極側(cè))提供高電位，則向P型陽極層14與N型陰極層15的PN結(jié)施加反向電壓。然后，在某一電壓(擊穿電壓)弓I起擊穿現(xiàn)象，可獲得恒壓特性。N型保護(hù)環(huán)層16還與P型陽極層14形成PN結(jié)。但是，N型保護(hù)環(huán)層16的N型雜質(zhì)濃度比N型陰極層15的N型雜質(zhì)濃度低。例如，N型保護(hù)環(huán)層16的N型雜質(zhì)濃度為IXlO18 IXlO19 (CnT3)左右。因此，與P型陽極層14和N型保護(hù)環(huán)層16的PN結(jié)相比，在P型陽極層14和N型陰極層15的PN結(jié)處先發(fā)生擊穿。即，可以通過P型陽極層14的P型雜質(zhì)濃度與N型陰極層15的N型雜質(zhì)濃度的控制來控制擊穿電壓。這里，對(duì)比較例進(jìn)行說明。(第I比較例)圖1 (a)是第I比較例的齊納二極管的示意剖視圖。
在第I比較例的齊納二極管中，在P型阱層61的表面設(shè)有P型陽極層62，在P型陽極層62的表面設(shè)有N型陰極層63。P型陽極層62還設(shè)在N型陰極層63的周圍，在N型陰極層63的側(cè)面(端部)也形成有與P型陽極層62的PN結(jié)。在該第I比較例的構(gòu)造中，擔(dān)心如下問題，即:當(dāng)發(fā)生擊穿時(shí)電子被半導(dǎo)體層表面與該表面上的絕緣膜(硅氧化膜)64的界面捕獲，由于其界面電荷的影響使得耗盡層65在表面縮短而使得擊穿電壓發(fā)生變動(dòng)。為了避免該問題，可舉出第2比較例的構(gòu)造。(第2比較例)圖7 (b)是第2比較例的齊納二極管的示意剖視圖。第2比較例的齊納二極管具有:P型基板11、設(shè)在P型基板11上的N型埋入層21、設(shè)在N型埋入層21上且N型雜質(zhì)濃度比N型埋入層21低的N型半導(dǎo)體層71、設(shè)在N型半導(dǎo)體層71的表面的P型陽極層72、在P型陽極層72與N型埋入層21之間與這兩層相接設(shè)置且N型雜質(zhì)濃度比N型半導(dǎo)體層71高的N型陰極層73。另外，在N型埋入層21上，承擔(dān)與陰極側(cè)的表面電極的連接作用的N型半導(dǎo)體層74設(shè)置到表面為止。該第2比較例具有僅在設(shè)置于表面的P型陽極層72的正下方存在發(fā)生擊穿的PN結(jié)的構(gòu)造。因此，由于N型陰極層73設(shè)在比P型陽極層72深的位置，所以需要深的N型擴(kuò)散層，容易導(dǎo)致元件尺寸以及N型雜質(zhì)的擴(kuò)散時(shí)間增大。根據(jù)以上說明的實(shí)施方式， 發(fā)生擊穿的P型陽極層14與N型陰極層15的PN結(jié)只形成在N型陰極層15的正下方，沒有形成在N型陰極層15的周圍(側(cè)面)。因此，能夠抑制界面電荷的捕獲，可抑制因該界面電荷的影響而引起的擊穿電壓的變動(dòng)。在第2比較例中，利用了承擔(dān)使齊納二極管與基板11電分離的作用的N型埋入層21，作為N型陰極層73與表面電極的連接層。因此，需要將N型陰極層73設(shè)置到與N型埋入層21相接的較深的位置。另一方面，在實(shí)施方式中，P型阱層13形成在基板的表面?zhèn)?，在該P(yáng)型阱層13的表面設(shè)置有P型陽極層14與N型陰極層15的層疊構(gòu)造。N型陰極層15設(shè)在P型陽極層14上，不經(jīng)由深的埋入層而在器件的表面?zhèn)扰c電極連接。P型陽極層14也不經(jīng)由深的埋入層而經(jīng)由形成在基板表面的P型阱層13以及P型半導(dǎo)體層19在器件表面?zhèn)扰c電極連接。
因此，在實(shí)施方式中，能夠使齊納二極管的元件尺寸(平面尺寸以及高度)比第2比較例大幅縮小。在相同特性的實(shí)施方式與第2比較例的比較中，實(shí)施方式相對(duì)第2比較例能夠使元件尺寸成為約I / 60。(第3比較例)圖7 (C)是第3比較例的齊納二極管的示意剖視圖。第3比較例的齊納二極管不具有實(shí)施方式的齊納二極管10中的N型保護(hù)環(huán)層16。STI構(gòu)造的元件分離層17中的溝槽例如通過反應(yīng)離子刻蝕(Reactive 1nEtching，RIE)法形成。此時(shí)，溝槽寬度存在底側(cè)比開口側(cè)變窄的趨勢(shì)，容易形成圖7 (c)所示那樣的具有錐形的溝槽側(cè)壁。而且，當(dāng)在形成了元件分離層17之后通過離子注入法形成N型陰極層15時(shí)，元件分離層17的上端部變成如房檐那樣，阻止向該房檐的成為背光的部分的離子注入。因此，N型陰極層15中的元件分離層17側(cè)的端部的深度容易比其他部分淺。即，在與元件分離層17的側(cè)壁(或者邊緣)鄰接的部分，PN結(jié)變淺，在該部分產(chǎn)生的耗盡層容易到達(dá)元件表面，存在發(fā)生泄漏的擔(dān)憂。與此相對(duì)，根據(jù)實(shí)施方式，在N型陰極層15的側(cè)面(端部)，設(shè)置有比N型陰極層15深的N型保護(hù)環(huán)層16。因此，在元件分離層17的側(cè)壁附近不形成淺的PN結(jié)，可抑制泄漏。另外，通過使N型保護(hù)環(huán)層16的N型雜質(zhì)濃度比N型陰極層15的N型雜質(zhì)濃度低，能夠進(jìn)一步提高元件分離層17的側(cè)壁附近處的泄漏抑制效果。實(shí)施方式涉及的齊納二極管10與晶體管等其他元件一同形成在相同的基板上，可以適用于集成電路(例如模擬集成電路)。根據(jù)實(shí)施方式，由于能夠形成小型的齊納二極管，所以適合集成化。以下，對(duì)作為集成電路的一個(gè)構(gòu)成要素的齊納二極管進(jìn)行例示。由于具有P型阱層13、P型陽極層14、N型陰極層15、N型保護(hù)環(huán)層16、P型半導(dǎo)體層19以及元件分離層17的齊納二極管10本身的構(gòu)成以及效果與第I實(shí)施方式相同，所以省略其詳細(xì)的說明。(第2實(shí)施方式)圖2 Ca)是第2實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。齊納二極管10形成在N型阱層12的表面。N型阱層12形成在基板(例如P型硅基板)11的表面?zhèn)?。在基?1中的未圖示的 其他區(qū)域設(shè)置有晶體管等其他元件。齊納二極管10通過與元件分離層17相同的例如STI構(gòu)造的元件分離層18，與其他元件分離。(第3實(shí)施方式)圖2 (b)是第3實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。在基板11上設(shè)有N型埋入層21，在該N型埋入層21上設(shè)有N型雜質(zhì)濃度比N型埋入層21低的N型半導(dǎo)體層(N型外延層)22。在該N型半導(dǎo)體層22的表面設(shè)有齊納二極管10。N型埋入層21將設(shè)置在相同的基板11上的齊納二極管10與其他元件的、通過基板11的電連接切斷。另外，在元件分離層18之下設(shè)有使齊納二極管10與其他元件分離的元件分離層23。元件分離層23具有深溝槽隔離(Deep Trench Isolation, DTI)構(gòu)造:即:在比元件分離層17以及18的溝槽深地到達(dá)基板11的溝槽內(nèi)設(shè)有絕緣物(例如硅氧化物)。(第4實(shí)施方式)圖3是第4實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。第4實(shí)施方式的半導(dǎo)體裝置具有在相同的基板11上設(shè)有齊納二極管10、第I晶體管30、第2晶體管40的構(gòu)造。設(shè)有齊納二極管10的區(qū)域例如具有與圖2 (a)相同的構(gòu)造，但也可以應(yīng)用其他實(shí)施方式的構(gòu)造。第I 晶體管 30 具有 P 型 Metal-Oxide-Semiconductor Field Effect Transistor(金屬氧化物半導(dǎo)體場效應(yīng)晶體管，MOSFET)構(gòu)造。第I晶體管30具有設(shè)在基板11的表面?zhèn)鹊腘型阱層31、設(shè)在N型阱層31的表面的P型源極層32、P型漏極層33、P型半導(dǎo)體層34。P型源極層32與P型漏極層33隔著設(shè)置于N型阱層31的表面的N型溝道區(qū)域31a而分離。P型源極層32與P型漏極層33的位置關(guān)系也可以與圖示的位置關(guān)系相反。
P型源極層32的N型溝道區(qū)域31a側(cè)與P型半導(dǎo)體層34鄰接。P型漏極層33的N型溝道區(qū)域31a側(cè)也與P型半導(dǎo)體層34鄰接。N型溝道區(qū)域31a形成在P型半導(dǎo)體層34之間。在N型溝道區(qū)域31a上隔著柵極絕緣膜35設(shè)有柵電極36。若對(duì)柵電極36提供所希望的柵極電壓，則在N型溝道區(qū)域31a形成P型反轉(zhuǎn)層。P型半導(dǎo)體層34的P型雜質(zhì)濃度比P型源極層32的P型雜質(zhì)濃度以及P型漏極層33的P型雜質(zhì)濃度低。由此，能夠抑制P型源極層32的柵電極36側(cè)的端部以及P型漏極層33的柵電極36側(cè)的端部的電場集中。第2晶體管40具有N型MOSFET構(gòu)造。第2晶體管40具有設(shè)在基板11的表面?zhèn)鹊腜型阱層41、設(shè)在P型阱層41的表面的N型源極層42、N型漏極層43、N型半導(dǎo)體層44。N型源極層42與N型漏極層43隔著設(shè)在P型阱層41的表面的P型溝道區(qū)域41a而分離。N型源極層42與N型漏極層43的位置關(guān)系也可以與圖示的位置關(guān)系相反。N型源極層42的P型溝道區(qū)域41a側(cè)與N型半導(dǎo)體層44鄰接。N型漏極層43的P型溝道區(qū)域41a側(cè)也與N型半導(dǎo)體層44鄰接。P型溝道區(qū)域41a形成在N型半導(dǎo)體層44之間。在P型溝道區(qū)域41a上隔著柵極絕緣膜45設(shè)有柵電極46。若 對(duì)柵電極46提供所希望的柵極電壓，則在P型溝道區(qū)域41a形成N型反轉(zhuǎn)層。N型半導(dǎo)體層44的N型雜質(zhì)濃度比N型源極層42的N型雜質(zhì)濃度以及N型漏極層43的N型雜質(zhì)濃度低。由此，可抑制N型源極層42的柵電極46側(cè)的端部以及N型漏極層43的柵電極46側(cè)的端部的電場集中。齊納二極管10、第I晶體管30以及第2晶體管40元件通過分離層18而相互分離。接下來，參照?qǐng)D4 Ca) 圖5 (b)對(duì)第4實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說明。如圖4 Ca)所示，在基板11的表面?zhèn)刃纬闪死鏢TI構(gòu)造的元件分離層17以及18之后，通過離子注入法形成各阱層。例如，通過磷、砷、銻等N型雜質(zhì)的注入以及擴(kuò)散，同時(shí)形成N型阱層12與N型阱層31。因此，N型阱層12的N型雜質(zhì)濃度與N型阱層31的N型雜質(zhì)濃度相同。另外，通過例如硼等P型雜質(zhì)的注入以及擴(kuò)散，同時(shí)形成P型阱層13與P型阱層41。因此，P型阱層13的P型雜質(zhì)濃度與P型阱層41的P型雜質(zhì)濃度相同。接下來，通過例如硼等P型雜質(zhì)的注入以及擴(kuò)散，如圖4 (b)所示，形成P型陽極層14、P型半導(dǎo)體層19、P型源極層32、P型漏極層33以及P型半導(dǎo)體層34。P型陽極層14、P型半導(dǎo)體層19、P型源極層32以及P型漏極層33同時(shí)形成。因此，P型陽極層14的P型雜質(zhì)濃度、P型半導(dǎo)體層19的P型雜質(zhì)濃度、P型源極層32的P型雜質(zhì)濃度、以及P型漏極層33的P型雜質(zhì)濃度相同。接下來，通過例如磷、砷、銻等N型雜質(zhì)的注入以及擴(kuò)散，如圖5 (a)所示，形成N型保護(hù)環(huán)層16與N型半導(dǎo)體層44。N型保護(hù)環(huán)層16與N型半導(dǎo)體層44同時(shí)形成。因此，N型保護(hù)環(huán)層16的N型雜質(zhì)濃度與N型半導(dǎo)體層44的N型雜質(zhì)濃度相同。接下來，通過例如磷、砷、銻等N型雜質(zhì)的注入以及擴(kuò)散，如圖5 (b)所示，形成N型陽極層15、N型源極層42以及N型漏極層43。N型陽極層15、N型源極層42以及N型漏極層43同時(shí)形成。因此，N型陽極層15的N型雜質(zhì)濃度、N型源極層42的N型雜質(zhì)濃度以及N型漏極層43的N型雜質(zhì)濃度相同。上述離子注入工序的順序能夠適當(dāng)變更。例如，也可以在N型保護(hù)環(huán)層16以及N型半導(dǎo)體層44的離子注入之后，進(jìn)行P型陽極層14、P型半導(dǎo)體層19、P型源極層32以及P型漏極層33的離子注入。根據(jù)該實(shí)施方式，可以將齊納二極管10的雜質(zhì)擴(kuò)散層與第I晶體管30的雜質(zhì)擴(kuò)散層、和/或第2晶體管40的雜質(zhì)擴(kuò)散層通過相同的工序形成。包括元件分離層17以及18在內(nèi)，齊納二極管10的各要素全部能夠通過與形成第I晶體管30的工序或者形成第2晶體管40的工序共通的工序形成。因此，可縮短制造工序，能夠減少制造成本。(第5實(shí)施方式)圖6 Ca)是第5實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。在基板11上設(shè)有N型埋入層21，在該N型埋入層21上設(shè)有N型雜質(zhì)濃度比N型埋入層21低的N型半導(dǎo)體層(N型外延層) 22。在該N型半導(dǎo)體層22的表面設(shè)有齊納二極管10。在設(shè)于表面的元件分離層18之下，設(shè)置有將齊納二極管10與其他元件分離的DTI構(gòu)造的元件分離層23、P型分離層24以及P型埋入層25。P型埋入層25在N型埋入層21與N型埋入層21之間被埋入到與N型埋入層21幾乎相同的深度，被埋入到P型基板11與N型半導(dǎo)體層22的接合面附近。P型分離層24設(shè)在P型埋入層25上，其上表面到達(dá)元件分離層18。(第6實(shí)施方式)圖6 (b)是第6實(shí)施方式的半導(dǎo)體裝置的示意剖視圖。第6實(shí)施方式的半導(dǎo)體裝置與第5實(shí)施方式的半導(dǎo)體裝置的不同之處在于，不具有DTI構(gòu)造的元件分離層23。根據(jù)以上所述的至少一個(gè)實(shí)施方式的齊納二極管，能夠在實(shí)現(xiàn)小型化的同時(shí)抑制擊穿電壓的變動(dòng)。因此，適合與晶體管等其他元件的集成化。如果將N型保護(hù)環(huán)層16形成得比N型陰極層15深，則可抑制因元件分離層17的側(cè)壁(邊緣)附近處的PN結(jié)變淺而引起的泄漏。因此，N型保護(hù)環(huán)層16的N型雜質(zhì)濃度也可以與N型陰極層15的N型雜質(zhì)濃度為相同程度。但是，目前由于工藝(process)的制約等，低濃度的N型雜質(zhì)擴(kuò)散層可容易地形成到較深的位置。另外，例如硼作為P型雜質(zhì)，與磷、砷、銻等N型雜質(zhì)相比，容易注入到較深的位置。因此，在P型陽極層14之上設(shè)有N型陰極層15的PN結(jié)構(gòu)造與在N型陰極層15上設(shè)有P型陽極層14的PN結(jié)構(gòu)造相比，更容易形成。在P型陽極層14設(shè)于N型陰極層15之下的構(gòu)造中，可以如前述的各實(shí)施方式那樣，將經(jīng)過P型阱層13而與P型陽極層14電連接的P型半導(dǎo)體層19設(shè)置在表面?zhèn)龋瑥亩沟肞型陽極層14也和N型陰極層15同樣地在表面?zhèn)扰c電極連接，陽極側(cè)的電極取出構(gòu)
造變得簡單。
元件分離層17只要比發(fā)生擊穿的N型陰極層15與P型陽極層14的PN結(jié)深、SP比N型陰極層15深即可。并且，只要使元件分離層17比P型陽極層14深，就能夠可靠地使齊納二極管10與形成在相同基板上的其他元件絕緣分離。對(duì)本發(fā)明的幾個(gè)實(shí)施方式進(jìn)行了說明，但這些實(shí)施方式只是例示，不意圖對(duì)發(fā)明的范圍進(jìn)行限定。這些新的實(shí)施方式能夠通過其他的各種方式來實(shí)施，在不脫離發(fā)明主旨的范圍可進(jìn)行各種省略、置換、變更。這 些實(shí)施方式和其變形包含在發(fā)明的范圍與主旨中，并且，屬于權(quán)利要求書所記載的發(fā)明和其等同的范圍。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具備: 第I導(dǎo)電型的第I半導(dǎo)體層； 設(shè)置在上述第I半導(dǎo)體層上的第I導(dǎo)電型的第2半導(dǎo)體層； 在上述第2半導(dǎo)體層上與上述第2半導(dǎo)體層接合設(shè)置的第2導(dǎo)電型的第3半導(dǎo)體層；包圍上述第3半導(dǎo)體層的周圍、比上述第3半導(dǎo)體層深的元件分離層；以及設(shè)在上述第3半導(dǎo)體層與上述元件分離層之間、與上述第3半導(dǎo)體層鄰接、比上述第3半導(dǎo)體層深的第2導(dǎo)電型的保護(hù)環(huán)層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述保護(hù)環(huán)層連續(xù)包圍上述第3半導(dǎo)體層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述保護(hù)環(huán)層的第2導(dǎo)電型雜質(zhì)濃度比上述第3半導(dǎo)體層的第2導(dǎo)電型雜質(zhì)濃度低。
4.根據(jù)權(quán)利要 求1所述的半導(dǎo)體裝置，其特征在于， 上述元件分離層比上述第2半導(dǎo)體層深。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述元件分離層具有形成在上述半導(dǎo)體裝置的表面?zhèn)鹊臏喜?、和埋入到上述溝槽?nèi)的絕緣物。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述第2半導(dǎo)體層的第I導(dǎo)電型雜質(zhì)濃度比上述第I半導(dǎo)體層的第I導(dǎo)電型雜質(zhì)濃度聞。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 還具備第I導(dǎo)電型的第4半導(dǎo)體層，該第4半導(dǎo)體層隔著上述元件分離層設(shè)置在與設(shè)有上述第3半導(dǎo)體層以及上述保護(hù)環(huán)層的區(qū)域相反側(cè)的上述第I半導(dǎo)體層上。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于， 上述第4半導(dǎo)體層的雜質(zhì)濃度比上述第I半導(dǎo)體層的雜質(zhì)濃度高。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于， 上述第2半導(dǎo)體層與上述第4半導(dǎo)體層具有相同的深度以及相同的雜質(zhì)濃度。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 在上述第3半導(dǎo)體層的全部側(cè)面設(shè)有上述保護(hù)環(huán)層，上述第3半導(dǎo)體層的側(cè)面不與上述第2半導(dǎo)體層相接。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述第2半導(dǎo)體層與上述第3半導(dǎo)體層的PN結(jié)只形成在上述第3半導(dǎo)體層的正下方。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述第2半導(dǎo)體層的雜質(zhì)濃度以及上述第3半導(dǎo)體層的雜質(zhì)濃度為IXlO2tl I X IO21Cm 3O
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述保護(hù)環(huán)層的雜質(zhì)濃度為IXlO18 lX1019cm_3。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述第I導(dǎo)電型為P型，上述第2導(dǎo)電型為N型。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述半導(dǎo)體裝置為齊納二極管。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于， 與上述第2半導(dǎo)體層和上述保護(hù)環(huán)層的PN結(jié)相比，在上述第2半導(dǎo)體層和上述第3半導(dǎo)體層的PN結(jié)處先發(fā)生擊穿。
17.一種半導(dǎo)體裝置，其特征在于， 具備基板、設(shè)在上述基板上的二極管、設(shè)在上述基板上的第I晶體管、和設(shè)在上述基板上的第2晶體管， 上述二極管具備: 設(shè)在上述基板上的第I導(dǎo)電型的第I半導(dǎo)體層； 設(shè)置在上述第I半導(dǎo)體層上的第I導(dǎo)電型的第2半導(dǎo)體層； 在上述第2半導(dǎo)體層上與上述第2半導(dǎo)體層接合設(shè)置的第2導(dǎo)電型的第3半導(dǎo)體層； 包圍上述第3半導(dǎo)體層的周圍、比上述第3半導(dǎo)體層深的元件分離層；以及 設(shè)在上述第3半導(dǎo)體層與上述元件分離層之間、與上述第3半導(dǎo)體層鄰接、比上述第3半導(dǎo)體層深的第2導(dǎo)電型的保護(hù)環(huán)層， 上述第I晶體管具有:第I導(dǎo)電型源極層、第I導(dǎo)電型漏極層、設(shè)在上述第I導(dǎo)電型源極層和上述第I導(dǎo)電型漏極層之間的第2導(dǎo)電型溝道區(qū)域、設(shè)在上述第2導(dǎo)電型溝道區(qū)域上的第I柵極絕緣膜、以及設(shè)在上 述第I柵極絕緣膜上的第I柵電極， 上述第2晶體管具有:第2導(dǎo)電型源極層、第2導(dǎo)電型漏極層、設(shè)在上述第2導(dǎo)電型源極層和上述第2導(dǎo)電型漏極層之間的第I導(dǎo)電型溝道區(qū)域、設(shè)在上述第I導(dǎo)電型溝道區(qū)域上的第2柵極絕緣膜、以及設(shè)在上述第2柵極絕緣膜上的第2柵電極。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于， 上述第2半導(dǎo)體層、上述第I導(dǎo)電型源極層以及上述第I導(dǎo)電型漏極層的第I導(dǎo)電型雜質(zhì)濃度相問， 上述第3半導(dǎo)體層、上述第2導(dǎo)電型源極層以及上述第2導(dǎo)電型漏極層的第2導(dǎo)電型雜質(zhì)濃度相問。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于， 上述第2晶體管還具有第2導(dǎo)電型半導(dǎo)體層，該第2導(dǎo)電型半導(dǎo)體層與上述第2導(dǎo)電型源極層的上述第I導(dǎo)電型溝道區(qū)域側(cè)、以及上述第2導(dǎo)電型漏極層的上述第I導(dǎo)電型溝道區(qū)域側(cè)鄰接，并具有與上述二極管的上述保護(hù)環(huán)層相同的第2導(dǎo)電型雜質(zhì)濃度。
全文摘要
一種半導(dǎo)體裝置，該半導(dǎo)體裝置具備第1導(dǎo)電型的第1半導(dǎo)體層；設(shè)置在上述第1半導(dǎo)體層上的第1導(dǎo)電型的第2半導(dǎo)體層；在上述第2半導(dǎo)體層上與上述第2半導(dǎo)體層接合設(shè)置的第2導(dǎo)電型的第3半導(dǎo)體層；包圍上述第3半導(dǎo)體層的周圍、比上述第3半導(dǎo)體層深的元件分離層；以及設(shè)在上述第3半導(dǎo)體層與上述元件分離層之間、與上述第3半導(dǎo)體層鄰接、比上述第3半導(dǎo)體層深的第2導(dǎo)電型的保護(hù)環(huán)層。
文檔編號(hào)H01L29/06GK103219360SQ20121022298
公開日2013年7月24日 申請(qǐng)日期2012年6月28日 優(yōu)先權(quán)日2012年1月23日
發(fā)明者白井浩司, 清水茉莉子 申請(qǐng)人:株式會(huì)社東芝