專(zhuān)利名稱(chēng)：薄膜晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示例實(shí)施方式涉及一種薄膜晶體管及制造該薄膜晶體管的方法。更具體而言，本發(fā)明的示例實(shí)施方式涉及一種具有改善的電穩(wěn)定性的薄膜晶體管及制造該薄膜晶體管的方法。
背景技術(shù)：
通常，顯示裝置包括具有開(kāi)關(guān)元件的陣列基板和面對(duì)該陣列基板的相對(duì)基板。開(kāi)關(guān)元件包括電連接到柵極線的柵電極，與柵電極絕緣的半導(dǎo)體層、電連接到數(shù)據(jù)線和半導(dǎo)體層的源電極以及與源電極間隔開(kāi)并電連接到半導(dǎo)體層的漏電極。例如，用于顯示裝置的開(kāi)關(guān)元件的類(lèi)型可以分為非晶硅薄膜晶體管(TFT)、多晶硅 TFT和氧化物半導(dǎo)體TFT。 非晶硅TFT以低制造成本均勻地形成在大基板上。然而，非晶硅TFT具有相對(duì)低的電荷載流子遷移率。多晶硅TFT具有比非晶硅TFT高的電荷載流子遷移率，且多晶硅TFT特性的劣化少于非晶硅TFT。然而，多晶硅TFT的制造工藝復(fù)雜，使得制造成本高。氧化物半導(dǎo)體TFT可以在低溫工藝中制造，可以以大面積形成，且可以具有相對(duì)高的電荷載流子遷移率。在制造開(kāi)關(guān)元件的工藝中，當(dāng)源電極和漏電極與半導(dǎo)體層反應(yīng)時(shí)，半導(dǎo)體層的導(dǎo)電特性會(huì)變化。此外，當(dāng)氧化物半導(dǎo)體與源電極和漏電極反應(yīng)時(shí)，包括在氧化物半導(dǎo)體中的陽(yáng)離子可以沉積，使得布線電阻會(huì)增加。因此，開(kāi)關(guān)元件的電穩(wěn)定性和可靠性會(huì)降低。此外，當(dāng)源電極和漏電極與絕緣層或鈍化層反應(yīng)時(shí)，絕緣層或鈍化層可以從源電極和漏電極剝離。具體地，當(dāng)氧化物半導(dǎo)體TFT的絕緣層或鈍化層包括硅氧化物時(shí)，絕緣層或鈍化層會(huì)更頻繁和更嚴(yán)重地剝離。在背景技術(shù)部分公開(kāi)的上述信息僅是為了增加對(duì)本發(fā)明的背景的理解，因此可能包含沒(méi)有形成現(xiàn)有技術(shù)的任何部分或現(xiàn)有技術(shù)可能啟發(fā)本領(lǐng)域普通技術(shù)人員的信息。

發(fā)明內(nèi)容
本發(fā)明的示例實(shí)施方式提供一種能夠利用石墨烯圖案改善電穩(wěn)定性和可靠性的薄膜晶體管(TFT)。本發(fā)明的示例實(shí)施方式還提供一種制造該TFT的方法。在根據(jù)本發(fā)明的TFT的示例實(shí)施方式中，TFT包括柵電極、半導(dǎo)體層、柵絕緣層、源電極、漏電極和石墨烯圖案。該半導(dǎo)體層與柵電極交疊。柵絕緣層設(shè)置在柵電極與半導(dǎo)體層之間。源電極與半導(dǎo)體層交疊。漏電極與半導(dǎo)體層交疊。漏電極與源電極間隔開(kāi)。石墨烯圖案設(shè)置在半導(dǎo)體層與源電極和漏電極中至少之一之間。在根據(jù)本發(fā)明的制造TFT的方法的示例實(shí)施方式中，該方法包括在基底基板上形成柵電極、在柵電極上形成柵絕緣層、在柵絕緣層上形成與柵電極交疊的半導(dǎo)體層、在半導(dǎo)體層上形成石墨烯層、在石墨烯層上形成源電極和漏電極以及圖案化位于源電極與漏電極之間的石墨稀層以形成石墨稀圖案。在根據(jù)本發(fā)明的制造TFT的方法的示例實(shí)施方式中，該方法包括在基底基板上形成源電極、在源電極上形成絕緣層、在絕緣層上形成漏電極、在漏電極上形成石墨烯圖案、在石墨烯圖案上形成半導(dǎo)體層、圖案化該半導(dǎo)體層、在半導(dǎo)體層上形成柵絕緣層以及在柵絕緣層上形成柵電極。應(yīng)該理解，上述大體描述和后面的詳細(xì)描述都是示例性的和說(shuō)明性的，且旨在提供對(duì)本發(fā)明的進(jìn)一步解釋。


附圖被包括以提供對(duì)本發(fā)明的進(jìn)一步理解并結(jié)合在本說(shuō)明書(shū)中構(gòu)成說(shuō)明書(shū)的一部分，附圖示出本發(fā)明的實(shí)施方式，并與描述一起用于解釋本發(fā)明的原理，在附圖中
圖I是根據(jù)本發(fā)明的示例實(shí)施方式的陣列基板的平面圖；圖2是沿圖I的線1-1’截取的截面圖；圖3A、圖3B、圖3C和圖3D是截面圖，示出制造圖I的陣列基板的方法的示例實(shí)施方式；圖4是根據(jù)本發(fā)明的另一示例實(shí)施方式的陣列基板的截面圖；圖5A、圖5B、圖5C、圖和圖5E是截面圖，示出制造圖4的陣列基板的方法；圖6是根據(jù)本發(fā)明的又一示例實(shí)施方式的陣列基板的截面圖；圖7是示出制造圖6的陣列基板的方法的截面圖；圖8是根據(jù)本發(fā)明的又一示例實(shí)施方式的陣列基板的截面圖。
具體實(shí)施例方式在下文，將參考附圖更詳細(xì)地描述本發(fā)明的示例實(shí)施方式。然而，本發(fā)明可以以許多不同的形式實(shí)施且不應(yīng)解釋為限于這里闡釋的實(shí)施例。而是，提供這些實(shí)施例使得本公開(kāi)完整，且向本領(lǐng)域的技術(shù)人員充分地傳達(dá)本發(fā)明的范圍。在附圖中，為了清晰可以夸大層和區(qū)域的尺寸和相對(duì)尺寸。相似的附圖標(biāo)記在附圖中指示相似的元件。將理解，當(dāng)元件或?qū)颖环Q(chēng)為在另一元件或?qū)印吧稀被颉斑B接到”另一元件或?qū)訒r(shí)，它可以直接在另一元件或?qū)由匣蛑苯舆B接到另一元件或?qū)?，或可以存在中間的元件或?qū)?。相反，?dāng)元件或?qū)颖环Q(chēng)為“直接”在另一元件或?qū)印吧稀被颉爸苯舆B接到”另一元件或?qū)訒r(shí)，則沒(méi)有中間元件或?qū)哟嬖?。將理解，為了本公開(kāi)的目的，“x、Y和Z中的至少之一”可以被理解為只有X、只有Y、只有Z或者Χ、Υ和Z的兩個(gè)或多個(gè)項(xiàng)目的任意組合(例如ΧΥΖ、ΧΥΥ、ΥΖ、ΖΖ)。圖I是根據(jù)本發(fā)明的示例實(shí)施方式的陣列基板的平面圖。參照?qǐng)D1，陣列基板包括形成在基底基板上的柵極線GL、數(shù)據(jù)線DL、薄膜晶體管(TFT) TRl和像素電極180。柵極線GL可以在第一方向延伸。陣列基板可以包括多個(gè)柵極線GL。數(shù)據(jù)線DL可以在與第一方向交叉的第二方向延伸。陣列基板可以包括多個(gè)數(shù)據(jù)線DL。TFT TRl電連接到柵極線GL和數(shù)據(jù)線DL。TFT TRl可以設(shè)置在柵極線GL與數(shù)據(jù)線DL彼此交叉的區(qū)域中。TFT TRl包括柵電極GEl、源電極SEl和漏電極DEl。柵電極GEl可以電連接到柵極線GL。例如，柵電極GEl可以與柵極線GL—體地形成。柵電極GEl可以是從柵極線GL突出的部分。源電極SEl可以與數(shù)據(jù)線DL —體地形成。源電極SEl可以是從數(shù)據(jù)線DL突出的部分。參照?qǐng)D2詳細(xì)地解釋TFT TRl。像素電極180電連接到TFT TRl。當(dāng)TFT TRl被導(dǎo)通時(shí)，施加到數(shù)據(jù)線DL的數(shù)據(jù)電壓被傳送到像素電極180。圖2是沿圖I的線1-1’截取的截面圖。參照?qǐng)DI和圖2，TFT TRl包括柵電極GE1、柵絕緣層120、半導(dǎo)體層130、石墨烯圖 案140、源電極SEl和漏電極DEl。柵電極GEl設(shè)置在基底基板110上。例如，柵電極GEl可以包括鋁(Al)、銅(Cu)、鑰(Mo)和鈦(Ti)之一或其合金。例如，柵電極GEl可以包括透明導(dǎo)電材料，諸如銦錫氧化物(ITO)、銦鋅氧化物(ΙΖ0)和鋁摻雜的鋅氧化物(ΑΖ0)。本發(fā)明不限制柵電極GEl的材料。柵電極GEl可以具有單層結(jié)構(gòu)?；蛘?，柵電極GEl可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括多個(gè)導(dǎo)電層或至少一個(gè)導(dǎo)電層和至少一個(gè)絕緣層。柵絕緣層120設(shè)置在柵電極GEl上。柵絕緣層120將柵極線GL與數(shù)據(jù)線DL絕緣。此外，柵絕緣層120將柵電極GEl與半導(dǎo)體層130絕緣。柵絕緣層120可以設(shè)置在基底基板110的整個(gè)區(qū)域中。例如，柵絕緣層120可以包括硅氧化物(SiOx)。例如，柵絕緣層120可以包括硅氮化物(SiNx)。柵絕緣層120可以具有單層結(jié)構(gòu)。或者，柵絕緣層120可以具有多層結(jié)構(gòu)。例如，柵絕緣層120可以包括設(shè)置在柵電極GEl上的第一層和設(shè)置在第一層上的第二層。第一層可以包括硅氮化物(SiNx)。第二層可以包括硅氧化物(SiOx)。半導(dǎo)體層130設(shè)置在柵絕緣層120上。半導(dǎo)體層130交疊柵電極GE1。半導(dǎo)體層130作為T(mén)FT TRl的溝道層。半導(dǎo)體層130可以包括非晶硅半導(dǎo)體。半導(dǎo)體層130可以包括有源層和歐姆接觸層。有源層可以包括非晶硅。歐姆接觸層可以包括摻雜有摻雜劑的非晶硅。半導(dǎo)體層130可以包括氧化物半導(dǎo)體。例如，半導(dǎo)體層130可以包括鋅氧化物、錫氧化物、鎵銦鋅(Ga-In-Zn)氧化物、銦鋅(In-Zn)氧化物、銦錫(In-Sn)氧化物、銦錫鋅(In-Sn-Zn)氧化物等中的至少之一。半導(dǎo)體層130可以包括摻雜有金屬諸如鋁(Al)、鎳(Ni)、銅(Cu)、鉭(Ta)、鑰(Mo)、鉿(Hf)、鈦(Ti)、鈮(Nb)、鉻(Cr)和鎢(W)的氧化物半導(dǎo)體。本發(fā)明不限于氧化物半導(dǎo)體的材料。石墨烯圖案140設(shè)置在半導(dǎo)體層130上。源電極SEl和漏電極DEl設(shè)置在石墨烯圖案140上。源電極SEl交疊半導(dǎo)體層130。漏電極DEl交疊半導(dǎo)體層130。漏電極DEl與源電極SEl間隔開(kāi)。例如，源電極SE I和漏電極DEI的每個(gè)可以包括鋁(AI)、銅(Cu )、鑰(Mo )、鈦(T i )等或其合金。源電極SEl和漏電極DEl的每個(gè)可以包括透明導(dǎo)電材料諸如銦鋅氧化物(ITO)、銦鋅氧化物(IZO)和鋁摻雜的鋅氧化物(AZ0)。源電極SEl和漏電極DEl的每個(gè)可以包括多個(gè)層。源電極SEl和漏電極DEl的每個(gè)可以包括與石墨烯圖案140接觸的第一電極層和與第一電極層接觸的第二電極層。例如，第一電極層可以包括鈦(Ti)、鑰(Mo)及其合金之一。第二電極層可以包括銅(Cu)。當(dāng)源電極SEl和漏電極DEl與半導(dǎo)體層130直接接觸時(shí)，源電極SEl和漏電極DEl的陽(yáng)離子可以擴(kuò)散到半導(dǎo)體層130中。例如，當(dāng)源電極SEl和漏電極DEl包括銅(Cu)時(shí)，銅離子可以擴(kuò)散到半導(dǎo)體層130中。因此，半導(dǎo)體層130的特性改變，使得TFT TRl的電穩(wěn)定性和可靠性會(huì)降低。例如，半導(dǎo)體層130的導(dǎo)電性和半導(dǎo)體層130的閾值電壓會(huì)改變。此外，半導(dǎo)體層130的陽(yáng)離子可以沉積在源電極SEl和漏電極DEl處。例如，當(dāng)半導(dǎo)體層130包括銦(In)時(shí)，銦(In)可以在源電極SEl和漏電極DEl處沉積。因此，源電極SEl和漏電極DEl的布線電阻可以降低。
石墨烯圖案140的一部分設(shè)置在源電極SEl與半導(dǎo)體層130之間以防止源電極SEl與半導(dǎo)體層130之間的界面反應(yīng)。石墨烯圖案140的另一部分設(shè)置在漏電極DEl與半導(dǎo)體層130之間以防止漏電極DEl與半導(dǎo)體層130之間的界面反應(yīng)。石墨烯圖案140具有相對(duì)高的導(dǎo)電率使得石墨烯圖案140作為源電極SEl和漏電極DEl的一部分。此外，石墨烯圖案140作為防止源電極SEl和漏電極DEl與半導(dǎo)體層130反應(yīng)的屏障物。石墨烯圖案140設(shè)置在源電極SEl與半導(dǎo)體層130之間和漏電極DEl和半導(dǎo)體層130之間，使得TFT TRl的電穩(wěn)定性和可靠性可以改善。TFT TRl還可以包括設(shè)置在源電極SEl和漏電極DEl上的第二石墨烯圖案160和設(shè)置在第二石墨烯圖案160上的鈍化層170。鈍化層170可以設(shè)置在基底基板110的整個(gè)區(qū)域中。例如，鈍化層170可以包括硅氧化物(SiOx)和/或硅氮化物(SiNx)。鈍化層170可以具有單層結(jié)構(gòu)?；蛘?，鈍化層170可以具有多層結(jié)構(gòu)。例如，鈍化層170可以包括設(shè)置在第二石墨烯圖案160上的第一層和設(shè)置在第一層上的第二層。第一層可以包括硅氧化物(SiOx)。第二層可以包括硅氮化物(SiNx)。當(dāng)鈍化層170與源電極SEl和漏電極DEl直接接觸時(shí)，由于鈍化層170與源電極SEl和漏電極DEl之間的界面反應(yīng)，鈍化層170會(huì)從源電極SEl和漏電極DEl剝離。例如，當(dāng)源電極SEl和漏電極DEl包括銅(Cu)且鈍化層包括硅氧化物(SiOx)時(shí)，銅(Cu)和硅氧化物(S i Ox )彼此反應(yīng)。因此，產(chǎn)生銅氧化物(CuOx )，鈍化層會(huì)從源電極SE I和漏電極DEI剝離。第二石墨烯圖案160的一部分設(shè)置在源電極SEl與鈍化層170之間以防止源電極SEl與鈍化層170之間的界面反應(yīng)。第二石墨烯圖案160的另一部分設(shè)置在漏電極DEl與鈍化層170之間以防止漏電極DEl與鈍化層170之間的界面反應(yīng)。第二石墨烯圖案160設(shè)置在源電極SEl與鈍化層170之間以及漏電極DEl與鈍化層170之間，使得TFT TRl的生產(chǎn)率和可靠性可以改善。當(dāng)半導(dǎo)體層130包括氧化物半導(dǎo)體且鈍化層170包括硅氧化物(SiOx)時(shí)，由于第二石墨烯圖案160，鈍化層不從源電極SEl和漏電極DEl剝離。因此，可以省略保護(hù)氧化物半導(dǎo)體的蝕刻停止層。因此，TFT TRl的制造工藝可以簡(jiǎn)化且TFT TRl的制造成本可以降低。接觸孔CNT穿過(guò)鈍化層170形成。漏電極DEl通過(guò)接觸孔CNT暴露。像素電極180通過(guò)接觸孔CNT電連接到漏電極DE1。像素電極180可以包括透明導(dǎo)電材料，諸如銦錫氧化物(ΙΤ0)、銦鋅氧化物(ΙΖ0)和鋁摻雜鋅氧化物(ΑΖ0)。圖3A至圖3D是示出制造圖I的陣列基板的方法的截面圖。在下文，可以參照?qǐng)D3A至圖3D詳細(xì)解釋制造陣列基板的方法。參照?qǐng)D3A，柵電極層形成在基底基板110上。通過(guò)圖案化柵電極層形成柵電極GEl0柵電極層可以通過(guò)光刻方法被圖案化。柵電極層可以利用第一掩模被圖案化。柵絕緣層120形成在柵電極GEl上。柵絕緣層120可以具有上表面,該上表面具有相應(yīng)于柵電極GEl的突出部分。或者，柵絕緣層120可以具有平坦的上表面。
參照?qǐng)D3B，半導(dǎo)體層130形成在柵絕緣層120上。石墨烯層140形成在半導(dǎo)體層130上。源-漏電極層150形成在石墨烯層140上。第二石墨烯層160形成在源-漏電極層150上。根據(jù)源-漏電極層150是否與鈍化層170反應(yīng)，第二石墨烯層160可以被省略。石墨烯層140可以直接沉積在半導(dǎo)體層130上。例如，石墨烯層140的石墨烯可以直接生長(zhǎng)在半導(dǎo)體層130上。當(dāng)石墨烯直接生長(zhǎng)在半導(dǎo)體層130上時(shí)，石墨烯應(yīng)該在相對(duì)低的溫度下生長(zhǎng)以防止損壞陣列基板上的元件。例如，石墨烯可以在400攝氏度以下的溫度下生長(zhǎng)。石墨烯可以離開(kāi)陣列基板生長(zhǎng)并被轉(zhuǎn)移到半導(dǎo)體層130上以形成石墨烯層140。當(dāng)石墨烯離開(kāi)陣列基板生長(zhǎng)時(shí)，石墨烯可以在相對(duì)高的溫度下生長(zhǎng)。因此，石墨烯層140的質(zhì)量可以提高。例如，石墨烯可以在約1000攝氏度的溫度下生長(zhǎng)。類(lèi)似于石墨烯層140，第二石墨烯層160可以直接生長(zhǎng)在源-漏電極層150上。第二石墨烯層160的石墨烯可以離開(kāi)陣列基板生長(zhǎng)并被轉(zhuǎn)移到源-漏電極層150上以形成第二石墨烯層160。參照?qǐng)D3C，第二石墨烯層160、源-漏電極層150和石墨烯層140依次被圖案化，從而形成第二石墨烯圖案160、源電極SE1、漏電極DEl和石墨烯圖案140。第二石墨烯層160、源-漏電極層150和石墨烯層140可以利用第二掩模被圖案化。半導(dǎo)體層130可以利用該第二掩模被圖案化?；蛘撸雽?dǎo)體層130可以在第二掩模工藝之前利用額外的掩模被圖案化。第二石墨烯層160的一部分可以通過(guò)氧等離子體灰化法被灰化，以形成第二石墨烯圖案160。第二石墨烯層160的位于源電極SEl與漏電極DEl之間的部分可以被移除。源-漏電極層150的一部分被蝕刻以形成源電極SEl和漏電極DEl。源-漏電極層150可以通過(guò)干蝕刻法被蝕刻。源-漏電極層150可以通過(guò)濕蝕刻法被蝕刻。石墨烯層140的一部分可以通過(guò)氧等離子體灰化法被灰化，以形成石墨烯圖案140。石墨烯層140的位于源電極SEl與漏電極DEl之間的一部分可以被移除。石墨烯層140和源-漏電極層150具有不同的蝕刻特性。因此，當(dāng)源-漏電極層150被蝕刻時(shí)，石墨烯層140不容易被損壞。因此，雖然源-漏電極層150被蝕刻長(zhǎng)時(shí)間，但是半導(dǎo)體層130可以被石墨烯層140保護(hù)。此外，石墨烯層140在短時(shí)間內(nèi)通過(guò)氧等離子體灰化被移除，使得半導(dǎo)體層130不會(huì)被損壞。在本示例實(shí)施方式中，第二石墨烯層160在源-漏電極層150的整個(gè)區(qū)域中沉積或轉(zhuǎn)移，然后第二石墨烯層160的一部分被灰化以形成第二石墨烯圖案160。因此，第二石墨烯圖案160覆蓋源電極SEl的上表面和漏電極DEl的上表面。或者，源-漏電極層150被蝕刻以形成源電極SEl和漏電極DE1，然后石墨烯可以被選擇性地生長(zhǎng)在源電極SEl和漏電極DEl上以形成第二石墨烯圖案160。因此，第二石墨烯圖案160可以覆蓋源電極SEl的上表面和側(cè)表面以及漏電極DEl的上表面和側(cè)表面。參照?qǐng)D3D，鈍化層170形成在第二石墨烯圖案160和半導(dǎo)體層130上。接觸孔CNT穿過(guò)鈍化層170形成。接觸孔CNT可以利用第三掩模形成。漏電極DEl通過(guò)接觸孔CNT被暴露。像素電極180形成在鈍化層170上。像素電極180可以利用第四掩模形成。像素電極180通過(guò)接觸孔CNT接觸漏電極DEl。 根據(jù)本示例實(shí)施方式，石墨烯圖案140設(shè)置在源電極SEl與半導(dǎo)體層130之間以及漏電極DEl與半導(dǎo)體層130之間，使得TFT TRl的電穩(wěn)定性和可靠性可以提高。此外，第二石墨烯圖案160形成在源電極SEl與鈍化層170之間以及漏電極DEl與鈍化層170之間，使得TFT TRl的生產(chǎn)率和可靠性可以提高。此外，當(dāng)半導(dǎo)體層130包括氧化物半導(dǎo)體時(shí)，保護(hù)氧化物半導(dǎo)體層的蝕刻停止層可以被省略，從而TFT TRl的制造工藝可以簡(jiǎn)化且TFT TRl的制造成本可以降低。此外，當(dāng)源-漏電極層150和石墨烯層140被圖案化時(shí)，半導(dǎo)體層130可以不被損壞。圖4是根據(jù)本發(fā)明的另一示例實(shí)施方式的陣列基板的截面圖。本示例實(shí)施方式的陣列基板與圖I至圖3D中的陣列基板基本相同，除了陣列基板還包括保護(hù)半導(dǎo)體層的蝕刻停止層。因此將省略上文關(guān)于與圖I至圖3D所描述的相同或相似的部分的任何重復(fù)解釋。參照?qǐng)D4，TFT TR2包括柵電極GE2、柵絕緣層220、半導(dǎo)體層230、蝕刻停止層240、石墨烯圖案250、源電極SE2和漏電極DE2。柵電極GE2設(shè)置在基底基板210上。例如，柵電極GE2可以包括金屬、合金或透明導(dǎo)電材料。柵電極GE2可以具有單層結(jié)構(gòu)?；蛘?，柵電極GE2可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括多個(gè)導(dǎo)電層或至少一個(gè)導(dǎo)電層和至少一個(gè)絕緣層。柵絕緣層220設(shè)置在柵電極GE2上。柵絕緣層220將柵電極GE2與半導(dǎo)體層230絕緣。例如，柵絕緣層220可以包括硅氧化物(SiOx)和/或硅氮化物(SiNx)。柵絕緣層220可以包括設(shè)置在柵電極GE2上的第一層和設(shè)置在第一層上的第二層。第一層可以包括硅氮化物(SiNx)。第二層可以包括硅氧化物(SiOx)。半導(dǎo)體層230設(shè)置在柵絕緣層220上。半導(dǎo)體層230交疊柵電極GE2。半導(dǎo)體層230作為T(mén)FT TR2的溝道層。在本示例實(shí)施方式中，半導(dǎo)體層230包括氧化物半導(dǎo)體。例如，半導(dǎo)體層230可以包括鋅氧化物、錫氧化物、鎵銦鋅(Ga-In-Zn )氧化物、銦鋅(In-Zn )氧化物、銦錫(In-Sn )氧化物、銦錫鋅(In-Sn-Zn )氧化物等中的至少一個(gè)。蝕刻停止層240設(shè)置在半導(dǎo)體層230上。蝕刻停止層與半導(dǎo)體層230的相應(yīng)于源電極SE2與漏電極DE2之間的區(qū)域的部分交疊。
蝕刻停止層240防止氧化物半導(dǎo)體與鈍化層270接觸，從而氧化物半導(dǎo)體的特性不改變。蝕刻停止層240包括硅氧化物(SiOx)。蝕刻停止層240可以具有單層結(jié)構(gòu)或多層結(jié)構(gòu)。石墨烯圖案250設(shè)置在半導(dǎo)體層230和蝕刻停止層240上。源電極SE2和漏電極DE2設(shè)置在石墨烯圖案250上。源電極SE2交疊半導(dǎo)體層230。漏電極DE2交疊半導(dǎo)體層230。漏電極DE2與源電極SE2間隔開(kāi)。例如，源電極SE2和漏電極DE2的每個(gè)可以包括鋁(Al)、銅(Cu )、鑰(Mo )、鈦(Ti )等或者其合金。源電極SE2和漏電極DE2的每個(gè)可以包括透明導(dǎo)電材料諸如銦錫氧化物(ΙΤ0)、銦鋅氧化物(ΙΖ0)和鋁摻雜鋅氧化物(ΑΖ0)。源電極SE2和漏電極DE2的每個(gè)可以包括多個(gè)層。源電極SE2和漏電極DE2的每個(gè)可以包括接觸石墨烯圖案250的第一電極層和接觸第一電極層的第二電極層。例如，第一電極層可以包括鈦(Ti)、鑰(Mo)及其合金。第二電極層可以包括銅(Cu)。石墨烯圖案250的一部分設(shè)置在源電極SE2與半導(dǎo)體層230之間以防止源電極SE2與半導(dǎo)體層230之間的界面反應(yīng)。石墨烯圖案250的另一部分設(shè)置在漏電極DE2與半導(dǎo)體層230之間以防止漏電極DE2與半導(dǎo)體層230之間的界面反應(yīng)。因此TFT TR2的電穩(wěn)定性和可靠性可以提高。TFT TR2還可以包括設(shè)置在源電極SE2和漏電極DE2上的鈍化層270。鈍化層270可以設(shè)置在基底基板210的整個(gè)區(qū)域中。例如，鈍化層270可以包括硅氮化物(SiNx)。鈍化層270可以具有單層結(jié)構(gòu)或多
層結(jié)構(gòu)。接觸孔CNT穿過(guò)鈍化層270形成。漏電極DE2通過(guò)接觸孔CNT暴露。像素電極280通過(guò)接觸孔CNT電連接到漏電極DE2。像素電極280可以包括透明導(dǎo)電材料諸如銦錫氧化物(ΙΤ0)、銦鋅氧化物(ΙΖ0)和鋁摻雜鋅氧化物(AZO)。圖5A至圖5E是示出制造圖4的陣列基板的方法的截面圖。在下文，可以參照?qǐng)D5A至圖5E詳細(xì)解釋制造陣列基板的方法。參照?qǐng)D5A，柵電極層形成在基底基板210上。柵電極GE2通過(guò)圖案化柵電極層而形成。柵電極層可以通過(guò)光刻法被圖案化。柵電極層可以利用第一掩模被圖案化。柵絕緣層220形成在柵電極GE2上。參照?qǐng)D5B，半導(dǎo)體層230形成在柵絕緣層230上。蝕刻停止層240形成在半導(dǎo)體層230上。半導(dǎo)體層230可以利用第二掩模被圖案化。蝕刻停止層240可以利用第三掩模形成。參照?qǐng)D5C，石墨烯層250形成在半導(dǎo)體層230和蝕刻停止層240上。源-漏電極層260形成在石墨烯層250上。石墨烯層250可以直接沉積在半導(dǎo)體層230和蝕刻停止層240上。例如，石墨烯層250的石墨烯可以直接生長(zhǎng)在半導(dǎo)體層230和蝕刻停止層240上。石墨烯可以離開(kāi)陣列基板生長(zhǎng)并被轉(zhuǎn)移到半導(dǎo)體層230和蝕刻停止層240上以形成石墨烯層250。
參照?qǐng)Dro，源-漏電極層260和石墨烯層250依次被圖案化，從而形成源電極SE2、漏電極DE2和石墨烯圖案250。源-漏電極層260和石墨烯層250可以利用第四掩模被圖案化。源-漏電極層260的一部分被蝕刻以形成源電極SE2和漏電極DE2。源-漏電極層260可以通過(guò)干蝕刻法被蝕刻。源-漏電極層260可以通過(guò)濕蝕刻法被蝕刻。石墨烯層250的一部分可以通過(guò)氧等離子體灰化法被灰化以形成石墨烯圖案250。石墨烯層250的位于源電極SE2與漏電極DE2之間的部分可以被移除。石墨烯層250和源-漏電極層260具有不同的蝕刻特性。因此，當(dāng)源-漏電極層260被蝕刻時(shí)，石墨烯層250不容易被損壞。因此，雖然源-漏電極層260被蝕刻長(zhǎng)時(shí)間，但 是半導(dǎo)體層230可以被石墨烯層250保護(hù)。此外，石墨烯層250在短時(shí)間內(nèi)通過(guò)氧等離子體灰化被移除，使得半導(dǎo)體層230不會(huì)被損壞。參照?qǐng)D5E，鈍化層270形成在源電極SE2、漏電極DE2和蝕刻停止層240上。接觸孔CNT穿過(guò)鈍化層270形成。接觸孔CNT可以利用第五掩模形成。漏電極DE2通過(guò)接觸孔
CNT暴露。像素電極280形成在鈍化層270上。像素電極280可以利用第六掩模形成。像素電極280通過(guò)接觸孔CNT接觸漏電極DE2。根據(jù)本示例實(shí)施方式，石墨烯圖案250設(shè)置在源電極SE2與半導(dǎo)體層230之間以及漏電極DE2與半導(dǎo)體層230之間，使得TFT TR2的電穩(wěn)定性和可靠性可以提高。此外，當(dāng)源-漏電極層260和石墨烯層250被圖案化時(shí)，半導(dǎo)體層230可以不被損壞。圖6是根據(jù)本發(fā)明的再一示例實(shí)施方式的陣列基板的截面圖。圖7是示出制造圖6的陣列基板的方法的截面圖。本示例實(shí)施方式的陣列基板與圖I至圖3D的陣列基板基本相同，除了陣列基板包括垂直TFT之外，該垂直TFT包括在垂直方向設(shè)置的半導(dǎo)體層。因此，將省略關(guān)于與圖I至圖3D中所描述的相同或相似的部分的任何重復(fù)解釋。參照?qǐng)D6至圖7，TFT TR3包括源電極SE3、絕緣層320、漏電極DE3、石墨烯圖案330、半導(dǎo)體層340、柵絕緣層350和柵電極GE3。源電極SE3設(shè)置在基底基板310上。源電極SE3交疊半導(dǎo)體層340。例如，源電極SE3可以包括鋁(Al)、銅(Cu)、鑰(Mo)和鈦(Ti)之一或其合金。例如，源電極SE3可以包括透明導(dǎo)電材料諸如銦錫氧化物(ΙΤ0)、銦鋅氧化物(IZO)或鋁摻雜鋅氧化物(AZO)。源電極SE3可以具有單層結(jié)構(gòu)?；蛘?，源電極SE3可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括多個(gè)導(dǎo)電層或至少一個(gè)導(dǎo)電層和至少一個(gè)絕緣層。絕緣層320設(shè)置在源電極SE3上。絕緣層320將源電極SE3與漏電極DE3絕緣。例如，絕緣層320可以包括硅氧化物(SiOx)。例如，絕緣層320可以包括硅氮化物(SiNx)0絕緣層320可以具有單層結(jié)構(gòu)或多層結(jié)構(gòu)。漏電極DE3設(shè)置在絕緣層320上。漏電極DE3交疊半導(dǎo)體層340。漏電極DE3與源電極SE3間隔開(kāi)。例如，漏電極DE3可以包括鋁(Al)、銅(Cu)、鑰(Mo)和鈦(Ti)之一或其合金。例如，漏電極DE3可以包括透明導(dǎo)電材料諸如銦錫氧化物(ITO)、銦鋅氧化物(IZO)或鋁摻雜鋅氧化物(AZO)。漏電極DE3可以具有單層結(jié)構(gòu)?；蛘?，漏電極DE3可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括多個(gè)導(dǎo)電層或至少一個(gè)導(dǎo)電層和至少一個(gè)絕緣層。漏電極DE3可以包括多個(gè)電極層。漏電極DE3可以包括與石墨烯圖案330接觸的第一電極層和與第一電極層接觸的第二電極層。例如，第一電極層可以包括鈦(Ti)、鑰(Mo)及其合金中的一個(gè)。第二電極層可以包括銅(Cu)。石墨烯圖案330設(shè)置在漏電極DE3上。石墨烯圖案330覆蓋漏電極DE3的上表面和側(cè)表面。半導(dǎo)體層340的相應(yīng)于漏電極DE3的上表面的一部分被蝕刻。相反,半導(dǎo)體層340的相應(yīng)于漏電極DE3的側(cè)表面的一部分被保留。因此，石墨烯圖案330的一部分設(shè)置在漏電極DE3與半導(dǎo)體層340之間。石墨烯圖案330的另一部分設(shè)置在漏電極DE3與柵絕緣 層350之間。因此，半導(dǎo)體層340沿著絕緣層330的側(cè)表面在垂直方向延伸以將源電極SE3連接到漏電極DE3。半導(dǎo)體層340作為T(mén)FT TR3的溝道層。半導(dǎo)體層340可以包括非晶硅半導(dǎo)體。半導(dǎo)體層340可以包括氧化物半導(dǎo)體。參照?qǐng)D6和圖7，在制造半導(dǎo)體層340的工藝中，半導(dǎo)體層340完全交疊漏電極DE3。當(dāng)半導(dǎo)體層340與漏電極DE3直接接觸時(shí)，半導(dǎo)體層340的特性由于半導(dǎo)體層340與漏電極DE3之間的界面反應(yīng)而改變，使得TFT TR3的電穩(wěn)定性和可靠性會(huì)降低。此外，由于半導(dǎo)體層340與漏電極DE3之間的界面反應(yīng)，半導(dǎo)體層340會(huì)從漏電極DE3剝離。在制造半導(dǎo)體層340的工藝中，石墨烯圖案330設(shè)置在漏電極DE3與半導(dǎo)體層340之間，使得石墨烯圖案330防止半導(dǎo)體層340與漏電極DE3之間的界面反應(yīng)。因此，TFT TR3的電穩(wěn)定性和可靠性會(huì)改善。此外，TFT TR3的生產(chǎn)率和可靠性會(huì)改善。參照?qǐng)D6，柵絕緣層350設(shè)置在石墨烯圖案330和半導(dǎo)體層340上。柵絕緣層350將柵電極GE3與半導(dǎo)體層340絕緣。例如，柵絕緣層350可以包括硅氧化物(SiOx)。例如，柵絕緣層350可以包括硅氮化物(SiNx)。柵絕緣層350可以具有單層結(jié)構(gòu)或多層結(jié)構(gòu)。當(dāng)柵絕緣層350與漏電極DE3直接接觸時(shí)，由于漏電極DE3與柵絕緣層350之間的界面反應(yīng)，柵絕緣層350會(huì)從漏電極DE3剝離。石墨烯330的一部分設(shè)置在漏電極DE3與柵絕緣層350之間以防止漏電極DE3與柵絕緣層350之間的界面反應(yīng)。因此，TFT TR3的生產(chǎn)率和可靠性可以改善。柵電極GE3設(shè)置在柵絕緣層350上。柵電極GE3與半導(dǎo)體層340交疊。例如，柵電極GE3可以包括鋁(Al)、銅(Cu)、鑰(Mo)和鈦(Ti)之一或其合金。例如，柵電極GE3可以包括透明導(dǎo)電材料諸如銦錫氧化物(ΙΤ0)、銦鋅氧化物(IZO)或鋁摻雜鋅氧化物(AZO)。柵電極GE3可以具有單層結(jié)構(gòu)?；蛘?，柵電極GE3可以具有多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括多個(gè)導(dǎo)電層或至少一個(gè)導(dǎo)電層和至少一個(gè)絕緣層。當(dāng)絕緣層320與源電極SE3直接接觸時(shí)，由于源電極SE3與絕緣層320之間的界面反應(yīng)，絕緣層320可以從源電極SE3剝離。當(dāng)漏電極DE3與絕緣層320直接接觸時(shí)，由于絕緣層320與漏電極DE3之間的界面反應(yīng)，漏電極DE3可以從絕緣層320剝離。第二石墨烯圖案防止源電極SE3與絕緣層320之間的界面反應(yīng)。第三石墨烯圖案防止絕緣層320與漏電極DE3之間的界面反應(yīng)。因此，TFT TR3的生產(chǎn)率和可靠性可以改
盡
口 ο雖然在附圖中未示出，但是當(dāng)半導(dǎo)體層340包括非晶硅半導(dǎo)體時(shí)，歐姆接觸層可以形成在源電極SE3與絕緣層320之間以及絕緣層320與漏電極DE3之間。歐姆接觸層可以包括摻雜有摻雜劑的非晶娃。
根據(jù)本示例實(shí)施方式，石墨烯圖案330設(shè)置在漏電極DE3與半導(dǎo)體層340之間，使得TFT TR3的電穩(wěn)定性、生產(chǎn)率和可靠性可以改善。此外，石墨烯圖案330設(shè)置在漏電極DE3與柵絕緣層350之間，使得TFT TR3的生
產(chǎn)率和可靠性可以改善。圖8是根據(jù)本發(fā)明的又一示例實(shí)施方式的陣列基板的截面圖。本示例實(shí)施方式的陣列基板與圖6和圖7的陣列基板基本相同，除了陣列基板還包括第二石墨烯圖案和第三石墨烯圖案以外。因此，將省略關(guān)于與圖6和圖7中所描述的相同或相似的部分的任何重復(fù)解釋。參照?qǐng)D8，TFT TR4包括源電極SE3、絕緣層320、漏電極DE3、石墨烯圖案330、半導(dǎo)體層340、柵絕緣層350、柵電極GE3、第二石墨烯圖案360和第三石墨烯圖案370。第二石墨烯圖案360設(shè)置在源電極SE3與絕緣層320之間。第三石墨烯圖案370設(shè)置在漏電極DE3與絕緣層320之間。根據(jù)本示例實(shí)施方式，石墨烯圖案330設(shè)置在漏電極DE3與半導(dǎo)體層340之間，使得TFT TR4的電穩(wěn)定性、生產(chǎn)率和可靠性可以改善。此外，石墨烯圖案330設(shè)置在漏電極DE3與柵絕緣層350之間，使得TFT TR4的生
產(chǎn)率和可靠性可以改善。此外，第二和第三石墨烯圖案360和370分別設(shè)置在源電極SE3與絕緣層320之間以及漏電極DE3與絕緣層320之間，使得TFT TR4的生產(chǎn)率和可靠性可以改善。根據(jù)該TFT和制造該TFT的方法，石墨烯圖案防止源電極和漏電極中的至少之一與半導(dǎo)體層反應(yīng)，從而TFT的電穩(wěn)定性和可靠性可以改善。此外，石墨烯圖案還防止源電極和漏電極中的至少之一與鈍化層反應(yīng)，從而TFT的制造工藝可以簡(jiǎn)化且TFT的制造成本可以降低。對(duì)于本領(lǐng)域技術(shù)人員明顯的是，可以在本發(fā)明中進(jìn)行各種修改和變化而不背離本發(fā)明的精神或范圍。因此，本發(fā)明旨在覆蓋落入所附權(quán)利要求書(shū)及其等同物的范圍內(nèi)的本發(fā)明的修改和變化。
權(quán)利要求
1.ー種薄膜晶體管，包括 柵電極； 半導(dǎo)體層，與所述柵電極交疊； 柵絕緣層，設(shè)置在所述柵電極與所述半導(dǎo)體層之間； 源電極，與所述半導(dǎo)體層交疊； 漏電極，與所述半導(dǎo)體層交疊并與所述源電極間隔開(kāi)；和 石墨烯圖案，設(shè)置在所述半導(dǎo)體層與所述源電極和所述漏電極中至少之一之間。
2.根據(jù)權(quán)利要求I所述的薄膜晶體管，其中所述半導(dǎo)體層設(shè)置在所述柵電極上， 所述石墨烯圖案設(shè)置在所述半導(dǎo)體層上，以及 所述源電極和所述漏電極設(shè)置在所述石墨烯圖案上。
3.根據(jù)權(quán)利要求2所述的薄膜晶體管，還包括 鈍化層，設(shè)置在所述源電極和所述漏電極上；和 第二石墨烯圖案，設(shè)置在所述源電極與所述鈍化層之間以及設(shè)置在所述漏電極與所述鈍化層之間。
4.根據(jù)權(quán)利要求3所述的薄膜晶體管，其中所述鈍化層包括硅氧化物。
5.根據(jù)權(quán)利要求4所述的薄膜晶體管，其中所述鈍化層包括與所述第二石墨烯圖案接觸的第一層和設(shè)置在所述第一層上的第二層， 所述第一層包括硅氧化物，和 所述第二層包括硅氮化物。
6.根據(jù)權(quán)利要求3所述的薄膜晶體管，其中所述第二石墨烯圖案覆蓋所述源電極和所述漏電極的姆個(gè)的上表面和側(cè)表面。
7.根據(jù)權(quán)利要求I所述的薄膜晶體管，其中所述半導(dǎo)體層包括氧化物半導(dǎo)體。
8.根據(jù)權(quán)利要求7所述的薄膜晶體管，還包括蝕刻停止層，所述蝕刻停止層設(shè)置在所述半導(dǎo)體層與所述石墨烯圖案之間并與所述半導(dǎo)體層的形成在所述源電極與所述漏電極之間的區(qū)域中的部分交疊。
9.根據(jù)權(quán)利要求I所述的薄膜晶體管，其中所述漏電極設(shè)置在所述源電極上。
10.根據(jù)權(quán)利要求9所述的薄膜晶體管，其中所述石墨烯圖案的第一部分設(shè)置在所述漏電極與所述半導(dǎo)體層之間，且 所述石墨烯圖案的第二部分設(shè)置在所述漏電極與所述柵絕緣層之間。
11.根據(jù)權(quán)利要求9所述的薄膜晶體管，還包括 絕緣層，設(shè)置在所述源電極與所述漏電極之間； 第二石墨烯圖案，設(shè)置在所述源電極與所述絕緣層之間；和 第三石墨烯圖案，設(shè)置在所述漏電極與所述絕緣層之間。
12.根據(jù)權(quán)利要求I所述的薄膜晶體管，其中所述源電極和所述漏電極中的至少之ー包括多個(gè)電極層。
13.根據(jù)權(quán)利要求12所述的薄膜晶體管，其中所述源電極和所述漏電極中的至少之ー包括與所述石墨烯圖案接觸的第一電極層和與所述第一電極層接觸的第二電極層， 所述第一電極層包括鈦(Ti)、鑰(Mo)及其合金中的ー個(gè)， 所述第二電極層包括銅(Cu)。
14.一種制造薄膜晶體管的方法，所述方法包括 在基底基板上形成柵電極； 在所述柵電極上形成柵絕緣層； 在所述柵絕緣層上形成與所述柵電極交疊的半導(dǎo)體層； 在所述半導(dǎo)體層上形成石墨烯層； 在所述石墨烯層上形成源電極和漏電極；以及 圖案化位于所述源電極與所述漏電極之間的所述石墨烯層以形成石墨烯圖案。
15.根據(jù)權(quán)利要求14所述的方法，其中形成所述石墨烯層包括在所述半導(dǎo)體層上生長(zhǎng)石墨烯。
16.根據(jù)權(quán)利要求14所述的方法，其中形成所述石墨烯層包括將石墨烯轉(zhuǎn)移到所述半導(dǎo)體層。
17.根據(jù)權(quán)利要求14所述的方法，其中圖案化所述石墨烯層包括利用氧等離子體灰化所述石墨烯層。
18.根據(jù)權(quán)利要求14所述的方法，還包括 在所述源電極和所述漏電極上形成第二石墨烯圖案；和 在所述第二石墨烯圖案上形成鈍化層。
19.根據(jù)權(quán)利要求18所述的方法，其中形成所述源電極、所述漏電極和所述第二石墨烯圖案包括 在所述石墨烯層上形成源-漏電極層； 在所述源-漏電極層上形成第二石墨烯層； 圖案化所述第二石墨烯層；和 圖案化所述源-漏電極層。
20.根據(jù)權(quán)利要求19所述的方法，其中形成所述第二石墨烯層包括在所述源-漏電極層上生長(zhǎng)石墨烯。
21.根據(jù)權(quán)利要求19所述的方法，其中形成所述第二石墨烯層包括將所述石墨烯轉(zhuǎn)移到所述源-漏電極層。
22.根據(jù)權(quán)利要求18所述的方法，其中形成所述源電極、所述漏電極和所述第二石墨烯圖案包括 在所述石墨烯層上形成源-漏電極層； 圖案化所述源-漏電極層；和 在所述源-漏電極層上選擇性生長(zhǎng)石墨烯。
23.根據(jù)權(quán)利要求18所述的方法，其中所述鈍化層包括硅氧化物。
24.根據(jù)權(quán)利要求23所述的方法，其中所述鈍化層包括與所述第二石墨烯圖案接觸的第一層和設(shè)置在所述第一層上的第二層， 所述第一層包括硅氧化物；和 所述第二層包括硅氮化物。
25.根據(jù)權(quán)利要求14所述的方法，其中所述半導(dǎo)體層包括氧化物半導(dǎo)體。
26.根據(jù)權(quán)利要求25所述的方法，還包括形成蝕刻停止層，所述蝕刻停止層設(shè)置在所述半導(dǎo)體層與所述石墨烯圖案之間并與所述半導(dǎo)體層的形成在所述源電極與所述漏電極之間的區(qū)域中的部分交疊。
27.根據(jù)權(quán)利要求14所述的方法，其中所述源電極和所述漏電極中的至少之ー包括多個(gè)電極層。
28.根據(jù)權(quán)利要求27所述的方法，其中所述源電極和所述漏電極中至少之ー包括與所述石墨烯圖案接觸的第一電極層和與所述第一電極層接觸的第二電極層， 所述第一電極層包括鈦(Ti)、鑰(Mo)及其合金中的ー個(gè)，和 所述第二電極層包括銅(Cu)。
29.一種制造薄膜晶體管的方法，所述方法包括 在基底基板上形成源電極； 在所述源電極上形成絕緣層； 在所述絕緣層上形成漏電極； 在所述漏電極上形成石墨烯層； 在所述石墨烯層上形成半導(dǎo)體層； 圖案化所述半導(dǎo)體層； 在所述半導(dǎo)體層上形成柵絕緣層；以及 在所述柵絕緣層上形成柵電極。
30.根據(jù)權(quán)利要求29所述的方法，其中所述石墨烯圖案的第一部分設(shè)置在所述漏電極與所述半導(dǎo)體層之間，且 所述石墨烯圖案的第二部分設(shè)置在所述漏電極與所述柵絕緣層之間。
31.根據(jù)權(quán)利要求29所述的方法，還包括 在所述源電極與所述絕緣層之間形成第二石墨烯圖案；和 在所述漏電極與所述絕緣層之間形成第三石墨烯圖案。
全文摘要
本發(fā)明提供一種薄膜晶體管及其制造方法。薄膜晶體管包括柵電極、半導(dǎo)體層、柵絕緣層、源電極、漏電極和石墨烯層。半導(dǎo)體層與柵電極交疊。柵絕緣層設(shè)置在柵電極與半導(dǎo)體層之間。源電極與半導(dǎo)體層交疊。漏電極與半導(dǎo)體層交疊。漏電極與源電極間隔開(kāi)。石墨烯圖案設(shè)置在半導(dǎo)體層與源電極和漏電極中至少之一之間。
文檔編號(hào)H01L21/336GK102856364SQ20121022254
公開(kāi)日2013年1月2日 申請(qǐng)日期2012年6月28日 優(yōu)先權(quán)日2011年6月28日
發(fā)明者李镕守, 姜閏浩, 柳世桓, 姜秀馨 申請(qǐng)人:三星電子株式會(huì)社