專利名稱：包含阻障件拋光停止層的集成電路及其制造方法
技術領域：
本發(fā)明大體上涉及半導體裝置制作工藝，且特別是涉及用于制造包含阻障件拋光終止層(barrier polish stop layer)的集成電路的方法、以及依據這種方法所產生的集成電路。
背景技術：
在前段(front end-of-the-line)工藝期間，多個半導體裝置(例如，晶體管、電阻器、電容器、及類似者)是形成在半導體晶片(semiconductor wafer)上。在后段(BackEnd-of-the-Line, BeoL)工藝期間，該半導體裝置彼此互連，以在該晶片上形成多個集成電路，該多個集成電路接著在晶片切割期間，被分離成個別晶粒(die)。通過于后段工藝期間在該半導體裝置上方所依序沉積的多個介電層中形成電性導電特征(例如，互聯機及導 電接觸或插塞(插塞))，以完成該半導體裝置的互連。舉例來說，接觸開孔是在直接沉積在該半導體裝置上方的該第一介電層(通常稱為“前金屬介電層(pre-metal dielectriclayer)”)中加以蝕刻，導電材料(例如，鎢)是沉積進入該接觸開孔，而該過剩的導電材料則通過化學機械平坦化加以去除，以產生多個導電接觸或插塞，該多個導電接觸或插塞是埋置于該前金屬介電層中，并且與該半導體裝置的電性作用組件(例如，摻雜區(qū)域、柵極電極，等等)作歐姆接觸(ohmic contact)。類似地,在制作該后段金屬階層(metal level)期間，接觸開孔及溝槽是在各個層間介電(inter-level dielectirc,簡稱ILD)層及形成在各個層間介電層上方的犧牲蓋層內加以蝕刻，以銅(或其它導電材料)加以填充，并且，去除該過剩的銅，以生產出電性互連至該集成電路的該半導體裝置的多個導電互連特征。在金屬化各個后段金屬階層后，通常實施化學機械平坦化(chemical mechanicalplanarization,簡稱CMP)拋光工藝，以從該新近圖案化的層間介電層上方，去除該過剩的銅。該拋光工藝通常是以多個連續(xù)階段加以實施，并結束于阻障件拋光階段，其中，該犧牲蓋層、連同該層間介電層的上部分及該互連特征予以去除，以賦予該層間介電層實質平坦的上表面。如傳統(tǒng)上所實施的，該阻障件拋光是以足以確保完全去除該蓋層的固定時間長度加以實行。然而，當重復實施該阻障件拋光的拋光時間長度均保持一致時，材料去除率通常不會一致，這是因為拋光消耗品的化學行為及該CMP工具化中無可避免的差異(例如，拋光及去除率的變異)。因此，從該層間介電層及從該互連特征去除的厚度、并因此該層間介電層及互連特征的后-CMP厚度，可在該阻障件拋光工藝的重復間顯著地變化。這種在該層間介電層及互連特征的該后-CMP厚度后的變化，導致金屬化層電阻的相關大變化，該大變化在較小裝置(例如，產生不大于32納米的半導體的電路設計)及整體晶片對晶片、批次對批次和晶片中晶片均勻性中不希望的減少，特別顯出問題。因此，將希望提供集成電路制作方法的實施例，其中，在該后金屬化拋光工藝的整個連續(xù)重復中，層間介電及互連特征厚度均一致地維持在相當窄范圍內，以改進晶片對晶片、批次對批次、及晶片中晶片均勻性。也將希望提供依據這種制作方法所產生的集成電路的實施例。本發(fā)明的其它希望特征及特性，從接下來的詳細描述及附加權利要求書、連同附隨的圖式及前述的背景技術，將變得明顯。

發(fā)明內容
提供一種用來制作集成電路的方法的實施例。在一個實施例中，該方法包含在半導體裝置上方沉積層間介電(ILD)層、在該層間介電層上方沉積阻障件拋光終止層、及圖案化至少該阻障件拋光終止層和該層間介電層，以在其中創(chuàng)造多個蝕刻特征。在該阻障件拋光終止層上方鍍覆進入該多個蝕刻特征的銅，以產生上覆該阻障件拋光終止層的金屬過載(metal overburden)，及在該層間介電層及阻障件拋光終止層中產生多個導電互連特征。拋光該集成電路，以去除該金屬過載及暴露該阻障件拋光終止層。換言之，提供一種用于制造集成電路的方法，包含在半導體裝置上方沉積層間介電層在該層間介電層上方沉積阻障件拋光終止層；圖案化至少該阻障件拋光終止層及該層間介電層，以在其中創(chuàng)造多個蝕刻特征；在該阻障件拋光終止層上方鍍覆進入該多個蝕刻特征的金屬，以產生上覆該阻障件拋光終止層的金屬過載、及在該層間介電層及阻障件拋光終止層中產生多個導電互連特征；以及拋光該集成電路，以去除該金屬過載及暴露該阻 障件拋光終止層。另外，提供一種制造集成電路的方法，包含提供部分制作的集成電路，該集成電路包含半導體裝置、上覆該半導體裝置的層間介電層、上覆該層間介電層的蓋層、及位于該層間介電層與該蓋層間的阻障件拋光終止層；形成多個通過該蓋層、該阻障件拋光終止層及該層間介電層的接觸開孔；在該蓋層上方鍍覆進入該多個接觸開孔的銅，以產生上覆該蓋層的銅過載、以及產生多個延伸通過該蓋層、該阻障件拋光終止層及該層間介電層的銅接觸；以及對該部分制作的集成電路實施化學機械平坦化工藝，以去除該銅過載、該蓋層及一部分該阻障件拋光終止層，但保留大部分該阻障件拋光終止層及整個該層間介電層不被處理。進一步提供集成電路的實施例。在一個實施例中，該集成電路包含半導體晶片、形成在該半導體晶片上的多個半導體裝置、形成在該多個半導體裝置上方的前金屬介電層、及形成在該前金屬介電層上方的多個金屬階層。該多個金屬階層的至少一金屬階層包含層間介電(ILD)層、形成在該層間介電層上方的阻障件拋光終止層、形成在該阻障件拋光終止層上方的蝕刻終止層、及形成通過該層間介電層及該阻障件拋光終止層的多個導電互連特征。


本發(fā)明將連同接下來的圖式加以描述，其中，相同的編號代表相同的組件，并且，其中圖I為包含多個阻障件拋光終止層且依據此處所描述的半導體制作工藝的范例實施例所產生的集成電路的一般化剖面視圖；以及圖2-圖9為包含在圖I所顯示的該集成電路于各種制造階段內、并依據此處所描述的半導體制作工藝的范例實施例所例示的第一及第二金屬階層的簡化剖面視圖。主要組件符號說明20集成電路22半導體晶片
24半導體裝置26層28前金屬介電層30第一金屬階層層間介電層34、44、56阻障件拋光終止層36Mi蝕刻終止層38類似的工藝流程40終端金屬階層42、54、78層間介電層46蓋層5(^金屬階層52、64導電接觸58犧牲蓋層60接觸開孔62金屬層
66金屬過載74上表面76蝕刻終止層80厚度P1拋光工藝的第一階段P2拋光工藝的第二階段P2拋光工藝的第三及最終階段
具體實施例方式接下來的具體實施方式
在本質上僅作為范例之用，而并不打算用來限制本發(fā)明或本發(fā)明的應用及用途。此外，沒有企圖要被前述的背景技術、發(fā)明內容及具體實施方式
中出現的明示或暗示的理論加以限制。特定的術語可出現在接下來的具體實施方式
中，用來描述結構性組件的方向及方位。這種術語在此處所使用的目的僅作為參考，而不打算用作限制。舉例來說，“較高”、“較低”、“上方”及“下方”等術語是指接下來參考的圖式中的方向及相對方位。這些及類似的術語在此處可用來描述一致、但任意參考框架內的特征或組件的方向及/或位置，其可通過參考描述所討論的組件、裝置及/或工藝的文字及相關圖式，而變得清楚。就這方面而言，“上方”術語、“上覆”術語、及類似的術語，是用來指示兩個結構性組件或層間的相對位置，而不必然代表結構性組件或層間的實體接觸。下文描述一種半導體制作工藝的范例實施例，特定言之，是描述用來于后段(“BEoL”)工藝期間形成包含金屬階層的集成電路的方法的范例實施例，其中，相比于使用目前已知的制作方法可達成的公差(toIerance),該層間介電的厚度、連同形成在該層間介電內的金屬互連的厚度，是維持在更限制的公差內。依據該集成電路制作工藝的實施例，阻障件拋光終止層是于平版印刷(Iithographical)圖案化、蝕刻、及金屬化之前，形成在至少一個層間介電(ILD)層上方。該阻障件拋光終止層通過后續(xù)的拋光工藝，保存該ILD厚度、并因此互連厚度。在如此實施時，該阻障件拋光終止層以相當窄范圍橫跨重復實施的金屬階層制作工藝，而使金屬化層抗性(resistance)被更可靠地維持，以改進整體晶片對晶片、批次對批次、及晶片中晶片均勻性。圖I為包含半導體晶片22的范例集成電路20的一般化剖面視圖，其中，該半導體晶片22具有多個半導體裝置24形成于其上，并且，晶片22部分地顯示在圖I中，并且非依比例顯示。晶片22可假定為任何基板的形式，半導體裝置24可被制作在該基板中或上，并且包含(但不限于)類型IV半導體材料、以及類型III-V及II-VI半導體材料、有機半導體、及其組合，不論是整體單一結晶、多結晶形式、薄膜形式、絕緣體上半導體形式、或其組合。半導體裝置24通過多個層26而彼此互連，該層是在BEOL工藝期間形式，并且包含初始形成在半導體裝置24上方的前金屬介電(PMD)層28。第一(M1)金屬階層30是形成在PMD層28上方，并且包含數個BEOL層。M1金屬階層30是使用鑲嵌(damascene)或雙鑲嵌工藝，而方便地形成，其中，第一層層間介電(ILD)材料(在圖I中為I1層間介電層32”)是沉積在PMD層28上方，并加以蝕刻，以在其中創(chuàng)造圖案。導電材料(例如，銅)接著被沉積進入該圖案。使用化學機械平坦化(CMP)工藝去除該過剩的銅，以在M1層間介電層32內生產多個金屬互聯機(未顯示于圖I中，為了清楚起見)。阻障件拋光終止層34在平版印刷圖案化、蝕刻及鍍覆之前，另沉積在M1層間介電層32上方，以保存M1層間介電層32的后-CMP厚度及形成在層32內的該互連特征，如以下所詳細描述的。在完成該CMP拋光工藝及去除該銅過載后，M1蝕刻終止層36是形成在終止層34上方，以完成M1金屬階層30的制作。如圖I在38處所指示的，使用類似的工藝流程并結束于該最終或終端金屬階層40的形成，接著依序形成額外的金屬階層。如M1金屬階層30所作的，終端金屬階層40包含層間介電層42及沉積在層間介電層42上的阻障件拋光終止層44，該層間介電層42被圖案化以包含金屬互聯機(未顯示)。此外，終端金屬階層40包含沉積在阻障件拋光終止層44上方的蓋層46。雖然為了清楚起見而未在圖I中顯示，然而， BEOL層26通常將包含額外的層，該額外的層在半導體工業(yè)中已眾所周知，故此處為了簡潔起見，不再加以描述。這種層可包含、但不限于形成在終端金屬階層40上方的鈍化層及包含在各個金屬階層內的各種額外的層(例如，阻障件膜、接觸層、粘著膜，等等)。圖2-圖9為在各種制造階段期間所例示、并依據本發(fā)明的范例實施例所產生的一部分集成電路20的簡化剖面視圖。所顯示的集成電路20是于后段工藝期間，并且，特定言之，是于在先前形成的M1金屬階層30上方形成第二(M2)金屬階層50期間。如以上連同圖I所描述的，M1金屬階層30包含層間介電層32、阻障件拋光終止層34(未顯示在圖2-圖9中)、及蝕刻終止層36。M1金屬階層30顯示于圖2-圖9中的例示部分也包含多個導電接觸52 (例如，銅插塞)，其形成通過M1金屬階層30，以提供與設置在PMD介電層28 (圖I)中的接觸(例如，鎢插塞)的電性通訊，并與例如包含在半導體裝置24(圖I)中的半導體基板22的源極/漏極區(qū)域或電性作用組件(例如，柵極電極)作歐姆接觸。初始參考圖2，M2金屬階層50的制作開始于在M1蝕刻終止層36的暴露的上表面上方沉積層間介電層54。層間介電層54可為使用化學氣相沉積技術(例如，低壓化學氣相沉積(LPCVD)或等離子增強化學氣相沉積(PECVD)技術)的毯覆式沉積，其以硅源材料(例如，硅酸乙酯(TEOS))加以實施?；蛘撸脕硇纬蓪娱g介電層54的絕緣材料可使用旋涂(spin-on)技術，而涂覆于M1蝕刻終止層36上方。作為一個更特定的范例，層間介電層54可通過在M1蝕刻終止層36上方等離子增強化學氣相沉積碳氧化硅(SiCOH)，來加以形成。層間介電層54較佳沉積至介于大約150與大約300納米(nm)間的厚度。接下來，阻障件拋光終止層56及犧牲蓋層58是依序沉積在層間介電層54上方，以生產圖3中所顯示的結構。更特定的是，阻障件拋光終止層56是沉積在層間介電層54的暴露上表面上；并且，犧牲蓋層58接著沉積在終止層56的暴露上表面上。阻障件拋光終止層56可從各種介電材料加以形成，所述介電材料在拋光期間(特定言之，是在以下連同圖8所描述的阻障件拋光工藝期間)，會對去除加以抵抗。阻障件拋光終止層56通過化學氣相沉積或物理氣相沉積抗拋光材料(當由以下所描述的阻障件拋光階段時，該抗拋光材料的去除率小于犧牲蓋層58的去除率)，來加以方便地制作。在較佳實施例中，阻障件拋光終止層56是通過沉積超低介電系數(ULK)材料或具有相當高碳含量的含氧材料(例如，碳含量超過大約百萬分之150，及更佳地，碳含量介于大約百萬分之150及300間)，來加以形成。如此處所出現的，“超低介電系數材料”這個用語是定義為具有小于大約2. 6的介電常數的絕緣材料。在一個實施例中，阻障件拋光終止層56是通過使用選擇的前驅物材料(例如，甲基二乙氧基硅烷(DEMS))及選擇的致孔劑(例如，雙環(huán)庚二烯(BCHD Hydrocarbone))以沉積ULK材料，來加以形成。阻障件拋光終止層56可沉積至大約10至大約30納米的厚度。相較之下，犧牲蓋層58可例如為電性絕緣材料，其系沉積至大約10至大約50納米的層厚度。在一個實施例中，犧牲蓋層58為使用化學氣相沉積(CVD)技術(例如，以硅烷(SiH4)或硅酸乙酯(Si (OC2H5)4或TE0S)化學品所實施的低溫等離子增強CVD或低壓CVD)所沉積的二氧化硅。繼續(xù)該范例半導體制作工藝，實施平版印刷圖案化及蝕刻，以在層間介電層54內創(chuàng)造蝕刻特征(例如，接觸開孔及溝槽)。如圖4所顯示的，該蝕刻特征可包含多個接觸開孔，該多個接觸開孔延伸通過犧牲蓋層58、通過阻障件拋光終止層56、通過層間介電層54及通過M1蝕刻終止層36，以暴露先前形成在M1金屬階層30的層間介電層32中的電性導 電組件(例如，導電插塞52)。在一個適合的平版印刷圖案化及蝕刻工藝期間，多層平版印刷堆棧(未顯示)是形成在犧牲蓋層58的上表面上方。舉例來說，該多層平版印刷堆?？蔀榘袡C或光學平坦化層(OPL)、抗反射涂布(ARC)層及光阻層的三層平版印刷堆棧。在沉積過后，該光阻層是通過曝光至影像圖案而加以圖案化，并且以顯影方案來加以處理。接著實施一個或多個蝕刻步驟，以將形成在該光阻層中的該圖案轉移至該ARC層及該0PL。接著使用第一蝕刻化學品來實施各向異性干蝕刻(例如，反應式離子蝕刻)，以去除犧牲蓋層58、阻障件拋光終止層56及層間介電層54通過該OPL的開口而暴露的區(qū)域，從而創(chuàng)造接觸開孔60。在此初始蝕刻期間，M1蝕刻終止層36防止蝕刻貫穿導電接觸52?？山又褂玫诙g刻化學品實施第二蝕刻，以去除M1蝕刻終止層36上覆導電接觸52的部分，并且從而通過接觸開孔60而暴露接觸52。如在該例示的范例中所指示的，該蝕刻工藝可加以控制，以賦予各個接觸開孔60逐漸變細的幾何形狀。該平版印刷堆棧的任何剩余部分(例如，該0PL)可接著通過灰化(ashing)加以剝離(stripped),以生產顯示于圖4中的結構。前進至圖5，金屬接下來被沉積至犧牲蓋層58上，并且進入形成在犧牲蓋層58、阻障件拋光終止層56、層間介電層54及M1蝕刻終止層36中的該蝕刻特征。在該例示的范例實施例中，金屬層62是沉積在犧牲蓋層58上，以填充接觸開孔60 (見圖4)，并從而形成導電接觸或插塞64。在較佳實施例中，銅是鍍覆側該部分完成的集成電路上方，以形成金屬層62及銅插塞64，金屬層62及銅插塞64是延伸通過犧牲蓋層58、阻障件拋光終止層56、層間介電層54及乂蝕刻終止層36并至形成在層間介電層32中的接觸52 (例如，鎢插塞)。金屬化也可導致形成相當厚的金屬過載66上覆犧牲蓋層58。雖然為了簡潔起見而未顯示在圖5中，然而，蓋層(例如，氮化鉭)及/或種子層(例如，銅)可在沉積金屬層62之前，使用例如傳統(tǒng)周知的物理或化學氣相沉積技術，而沉積在部分制作的集成電路20上方。使用拋光工藝，從犧牲蓋層58、以及層58和一部分阻障件拋光終止層56上方,去除金屬(例如，銅)過載66。如圖6-圖8所指示的，一個范例多階段拋光工藝可如下文加以實施。在該拋光工藝的第一階段(在圖6通過箭頭P1所指示)，相當強烈的拋光是實施在第一化學機械平坦化(CMP)平臺上，以去除金屬過載66的整體(見圖5)。在結束此初始整體去除階段后，相當薄的金屬層可仍然上覆犧牲蓋層58，如圖5中在66處所顯示的。接下來，在該拋光工藝的第二階段期間(在圖7通過箭頭P2所呈現)，較不強烈的拋光是實施在第二 CMP平臺上，以清除任何剩余的銅過載。如圖7中在72處所指示的，此導致暴露犧牲蓋層58，并且可能從層58及接觸64去除相當小量的材料。犧牲蓋層58因此在該拋光工藝的銅清除階段期間，充當終止層。在該拋光工藝的第三及最終階段期間(在圖8中通過箭頭P3所呈現)，此處稱為“阻障件拋光階段”、或簡稱為“阻障件拋光”，額外的拋光是實施在第三CMP平臺上，以完全去除犧牲蓋層58。在該阻障件拋光階段期間，也去除一部分阻障件拋光終止層56，其可賦予終止層56實質平坦的上表面74。在較佳實施例中，在該阻障件拋光階段期間，從阻障件拋光終止層56去除少于10納米。當阻障件拋光終止層56是從抗拋光材料(例如，超低介電系數、或具有相當高碳含量的含氧材料)形成時，拋光可在去除犧牲蓋層58后繼續(xù)實施相當長時間，而不致從層56有顯著的材料損失，也就是，可實施相當長度的過拋光。在該阻障件拋光階段期間，阻障件拋光終止層56保護下方的層間介電層54，以確保材料不會從層 54去除，并且確保ILD厚度可保存。當該阻障件拋光有效地終止在阻障件拋光終止層54上時，ILD厚度與均勻性與阻障件拋光行為無關。雖然在該阻障件拋光期間，一些材料(例如，不大于10納米)將從阻障件拋光終止層56去除，然而，相比于阻障件拋光終止層56不存在下通常從層間介電層54的材料量(例如，在不存在阻障件拋光終止層56下，固定時間長度阻障件拋光期間，可從層間介電層54去除多達30-40納米的厚度)，該去除的材料量相當小。在實施該以上描述的拋光工藝后，并且參考圖9，蝕刻終止層76是形成在阻障件拋光終止層56上方，以完成M2金屬階層50的制作。蝕刻終止層76是通過沉積低介電系數或超低介電系數材料(例如，等離子增強化學氣相沉積氮碳化硅(SiCN))而方便地形成。蝕刻終止層76可沉積至例如10至50納米的厚度。在沉積蝕刻終止層76后，可以沉積層間介電層78，而開始制作下一個金屬階層(例如，第三金屬階層74)。以上所描述的步驟可加以重復，以完成M3金屬階層74及包含在集成電路20內的任何額外金屬階層的制作?？梢曅枰鴮嵤﹤鹘y(tǒng)步驟，以完成集成電路20的制作。該先前的可因此提供集成電路制作方法的實施例，其中，層間介電及互連特征厚度在整個后金屬化拋光工藝中均予以維持。就該例示的范例而言，特別應體會到，M2金屬階層50的累積厚度(在圖9中通過雙箭頭80所表示)將在該金屬階層制作工藝的重復間，變化一特定量，該特定量實質等同于在以上所描述的化學機械平坦化工藝期間(特定而言，在以上所描述的阻障件拋光期間)的從阻障件拋光終止層56所去除的材料中的變化。當在該阻障件拋光階段的各個重復期間從阻障件拋光終止層56通常去除相當少量的材料(例如，少于10納米)時，M2金屬階層50橫跨金屬階層制作的重復實作的累積厚度的變化將會相當小，例如，累積金屬階層制作的變化通常會控制在小于10納米，其代表比傳統(tǒng)實施的金屬階層制作工藝有三至四倍的改進，在該傳統(tǒng)實施的金屬階層制作工藝中，層間介電厚度、并因此累積的金屬階層厚度中的變化，通常達到或超過30至40納米。其結果就是，金屬化層抗性中的變化會最小化，并且，整體晶片對晶片、批次對批次、及晶片中晶員均勻性是顯著地改進。該先前的內容已經提供依據這種制作方法所產生的集成電路的實施例。
在以上所描述的集成電路制造方法的一個實施例中，提供一種部分制作的集成電路，其包含半導體裝置、上覆該半導體裝置的層間介電(ILD)層、上覆該層間介電層的蓋層、及沉積于該層間介電層及該蓋層間的阻障件拋光終止層。多個接觸開孔接著形成通過該蓋層、該阻障件拋光終止層、及該層間介電層。銅被鍍覆在該蓋層上方，并且進入該多個接觸開孔，以產生上覆該蓋層的銅過載，及產生延伸通過該蓋層、該阻障件拋光終止層及該層間介電層的多個銅接觸。最后，對該部分制作的集成電路實施化學機械平坦化(CMP)工藝，以去除該銅過載、該蓋層、及一部分該阻障件拋光終止層，但保留大部分該阻障件拋光終止層及整個該層間介電層不被處理。雖然至少一個范例實施例已經呈現在該先前的具體實施方式
中，然而，應體會到，存在為數甚多的變化。也應體會到，該范例實施例或所述范例實施例僅為范例，而不打算用 來以任何方式限制本發(fā)明的范圍、應用或組構。反而是，該先前的具體實施方式
將提供本領域中的熟習技術者方便的地圖，以實作該范例實施例或所述范例實施例。應了解到，可針對組件的功能及配置做出各種的改變，而不致于背離本發(fā)明在附隨的權利要求書中及其法律上的等效物所設定的范圍。
權利要求
1.一種用于制造集成電路的方法，包含 在半導體裝置上方沉積層間介電層； 在該層間介電層上方沉積阻障件拋光終止層； 圖案化至少該阻障件拋光終止層及該層間介電層，以在其中創(chuàng)造多個蝕刻特征； 在該阻障件拋光終止層上方鍍覆進入該多個蝕刻特征的金屬，以產生上覆該阻障件拋光終止層的金屬過載、及在該層間介電層及阻障件拋光終止層中產生多個導電互連特征；以及 拋光該集成電路，以去除該金屬過載及暴露該阻障件拋光終止層。
2.根據權利要求I所述的方法，進一步包含在該阻障件拋光終止層上方沉積蓋層。
3.根據權利要求2所述的方法，其中，圖案化包含圖案化至少該蓋層、該阻障件拋光終止層及該層間介電層，以在其中創(chuàng)造多個蝕刻特征；并且其中，拋光包含拋光該集成電路，以去除該金屬過載及該蓋層。
4.根據權利要求2所述的方法，其中，沉積阻障件拋光終止層包含通過在拋光期間沉積材料以在該層間介電層上方形成阻障件拋光終止層，該材料的去除率小于該蓋層的去除率。
5.根據權利要求I所述的方法，其中，拋光包含化學機械平坦化該集成電路，以去除該金屬過載及一部分該阻障件拋光終止層。
6.根據權利要求5所述的方法，其中，化學機械平坦化包含化學機械平坦化該集成電路，以從該阻障件拋光終止層去除少于大約10納米厚度的該金屬過載。
7.根據權利要求I所述的方法，其中，在該層間介電層上方沉積阻障件拋光終止層包含沉積厚度介于大約10納米至大約30納米的阻障件拋光終止層。
8.根據權利要求I所述的方法，其中，沉積阻障件拋光終止層包含通過沉積材料以在該層間介電層上方形成阻障件拋光終止層，該材料選自由超低介電系數材料及含氧化物材料所組成的群組。
9.根據權利要求I所述的方法，其中，沉積阻障件拋光終止層包含通過沉積材料以在該層間介電層上方形成阻障件拋光終止層，該材料的碳含量大于大約百萬分之150。
10.根據權利要求9所述的方法，其中，沉積該阻障件拋光終止層包含通過沉積材料以在該層間介電層上方形成阻障件拋光終止層，該材料的碳含量小于大約百萬分之300。
11.根據權利要求8所述的方法，其中，沉積阻障件拋光終止層包含利用包含甲基二乙氧基硅烷的前驅物材料以在該層間介電層上方形成阻障件拋光終止層。
12.根據權利要求8所述的方法，其中，在該層間介電層上方形成阻障件拋光終止層包含利用包含甲基二乙氧基硅烷的前驅物材料以在該層間介電層上方形成阻障件拋光終止層，該甲基二乙氧基硅烷以選擇的致孔劑加以沉積。
13.根據權利要求I所述的方法，進一步包含于拋光該集成電路以去除該金屬過載及暴露該阻障件拋光終止層后，在該阻障件拋光終止層上方形成蝕刻終止層。
14.一種制造集成電路的方法，包含 提供部分制作的集成電路，該集成電路包含半導體裝置、上覆該半導體裝置的層間介電層、上覆該層間介電層的蓋層、及位于該層間介電層與該蓋層間的阻障件拋光終止層； 形成多個通過該蓋層、該阻障件拋光終止層及該層間介電層的接觸開孔；在該蓋層上方鍍覆進入該多個接觸開孔的銅，以產生上覆該蓋層的銅過載、以及產生多個延伸通過該蓋層、該阻障件拋光終止層及該層間介電層的銅接觸；以及 對該部分制作的集成電路實施化學機械平坦化工藝，以去除該銅過載、該蓋層及一部分該阻障件拋光終止層，但保留大部分該阻障件拋光終止層及整個該層間介電層不被處理。
15.根據權利要求14所述的方法，其中，對該集成電路實施化學機械平坦化工藝包含 使用第一拋光平臺去除該銅過載的整體； 使用第二拋光平臺清除該蓋層上方任何剩余銅過載；以及 使用第三拋光平臺去除該蓋層、一部分該銅接觸、及一部分阻障件拋光終止層。
16.根據權利要求15所述的方法，其中，去除該蓋層、一部分該銅接觸、及一部分阻障件拋光終止層包含使用第三拋光平臺去除該蓋層、一部分該銅接觸、及從阻障件拋光終止層去除少于10納米厚度。
17.根據權利要求14所述的方法，進一步包含在對該部分制作的集成電路實施該化學機械平坦化工藝后，在該阻障件拋光終止層上方形成蝕刻終止層。
18.根據權利要求14所述的方法，其中，沉積具有超過大約百萬分之150的碳含量的抗拋光材料包含沉積具有超過大約百萬分之150的碳含量的抗拋光材料，以在該層間介電層上方形成阻障件拋光終止層，該阻障件拋光終止層的厚度介于大約10納米及30納米間。
19.根據權利要求18所述的方法，其中，沉積具有超過大約百萬分之150的碳含量的抗拋光材料包含沉積具有超過大約百萬分之150的碳含量的抗拋光材料，以在該層間介電層上方形成阻障件拋光終止層，該阻障件拋光終止層選自由超低介電系數材料及含氧化物材料所組成的群組。
20.一種集成電路，包含 半導體晶片； 形成在該半導體晶片上的多個半導體裝置； 形成在該多個半導體裝置上方的前金屬介電層；以及 形成在該前金屬介電層上方的多個金屬階層，該多個金屬階層的至少一金屬階層包含 層間介電層； 形成在該層間介電層上方的阻障件拋光終止層；以及 形成通過該層間介電層及該阻障件拋光終止層的多個導電互連特征。
全文摘要
本發(fā)明提供一種包含阻障件拋光停止層的集成電路及其制造方法，其中，提供一種用來制作集成電路的方法的實施例，作為集成電路的實施例。在一實施例中，該方法包含在半導體裝置上方沉積層間介電層、在該層間介電層上方沉積阻障件拋光終止層以及圖案化至少該阻障件拋光終止層及該層間介電層，以在其中創(chuàng)造多個蝕刻特征。銅是鍍覆在該阻障件拋光終止層上方并且進入該多個蝕刻特征中，以產生上覆該阻障件拋光終止層的銅過載，及在該層間介電層及阻障拋光終止層中產生多個導電互連特征。拋光該集成電路，以去除該銅過載，并暴露該阻障件拋光終止層。
文檔編號H01L23/528GK102832166SQ20121020257
公開日2012年12月19日 申請日期2012年6月15日 優(yōu)先權日2011年6月17日
發(fā)明者E·R·弗特奈爾, C·彼得斯, J·海因里希 申請人:格羅方德半導體公司