像素結(jié)構(gòu)、像素結(jié)構(gòu)的制作方法以及有源元件陣列基板的制作方法
【專利摘要】一種像素結(jié)構(gòu)及其制作方法以及有源元件陣列基板。像素結(jié)構(gòu)由掃描線與數(shù)據(jù)線驅(qū)動。像素結(jié)構(gòu)包括第一圖案化金屬層，設(shè)置于基板上且具共用線與柵極；第一絕緣層，覆蓋第一圖案化金屬層；半導(dǎo)體圖案，位于柵極上方第一絕緣層上；第二圖案化金屬層，設(shè)置于第一絕緣層上且具源極與漏極，源極與漏極電連接于半導(dǎo)體圖案；第二絕緣層，覆蓋第二圖案化金屬層且具接觸窗開口暴露漏極；電極層，設(shè)置于第二絕緣層上且具像素電極與共用電極，像素電極經(jīng)接觸窗開口而連接到漏極。共用線、第一絕緣層與像素電極構(gòu)成第一存儲電容。共用線、漏極與共用電極構(gòu)成三明治結(jié)構(gòu)，共用線、第一絕緣層與漏極構(gòu)成第二存儲電容，漏極、第二絕緣層與共用電極構(gòu)成第三存儲電容。
【專利說明】像素結(jié)構(gòu)、像素結(jié)構(gòu)的制作方法以及有源元件陣列基板
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種像素結(jié)構(gòu)(pixel structure)、像素結(jié)構(gòu)的制作方法以及有源元件陣列基板(active device matrix substrate),特別是涉及一種具有良好存儲電容、且能顯示良好影像的像素結(jié)構(gòu)、像素結(jié)構(gòu)的制作方法以及有源元件陣列基板。
【背景技術(shù)】
[0002]液晶顯示面板已經(jīng)成為顯示器的主流之一。隨著液晶顯示面板的發(fā)展，快速反應(yīng)、廣視角、防色偏等多種需求，促使液晶顯示器進(jìn)行多種顯示模式的演進(jìn)，例如:可進(jìn)行廣視角顯示的多域垂直配向液晶顯示面板(Mult1-Vertical Alignment Liquid CrystalDisplay, MVA-LCD)、以及共平面切換式液晶顯不器(In Plane Switch Liquid CrystalDisplay, IPS-LCD)等。
[0003]在以往的共平面切換式液晶顯示器中，利用共平面的像素電極與共用電極來造成實質(zhì)上為水平的電場，促使液晶分子進(jìn)行偏轉(zhuǎn)，進(jìn)而控制光線的穿透或不穿透。然而，由于以往的共平面切換式液晶顯示器的像素結(jié)構(gòu)的存儲電容過小之故，導(dǎo)致共平面切換式液晶顯示面板的顯示畫面容易產(chǎn)生閃爍(flicker)現(xiàn)象，當(dāng)閃爍現(xiàn)象嚴(yán)重時將造成嚴(yán)重的殘影以及水平串音(cross talk)等問題。
[0004]然而，為了降低閃爍現(xiàn)象，若通過加大像素結(jié)構(gòu)的存儲電容的方式，則共用電極會占據(jù)像素結(jié)構(gòu)的面積，反而會使得像素結(jié)構(gòu)的開口率(aperture ratio)下降，而導(dǎo)致光線的利用效率下降。因此，提升存儲電容與維持開口率兩者之間，長久以來存在難以取舍(trade off)的問題。由此可知，提出一種能夠同時兼顧存儲電容與開口率的像素結(jié)構(gòu)是有其必要的。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明的目的在于提供一種像素結(jié)構(gòu)，能夠同時提供良好的開口率以及足夠的存儲電容，進(jìn)而顯示良好的影像。
[0006]本發(fā)明再一目的在于提出一種像素結(jié)構(gòu)的制作方法，能夠制作上述的像素結(jié)構(gòu)。
[0007]本發(fā)明又一目的在于提出一種有源元件陣列基板，具有上述的像素結(jié)構(gòu)。
[0008]為達(dá)上述目的，本發(fā)明提出一種像素結(jié)構(gòu)，設(shè)置于基板上，所述像素結(jié)構(gòu)由掃描線與數(shù)據(jù)線所驅(qū)動，所述像素結(jié)構(gòu)的特征在于包括:第一圖案化金屬層，設(shè)置于所述基板上，所述第一圖案化金屬層具有共用線與柵極；第一絕緣層，覆蓋所述第一圖案化金屬層；半導(dǎo)體圖案，位于所述柵極上方的所述第一絕緣層上；第二圖案化金屬層，設(shè)置于所述第一絕緣層上，所述第二圖案化金屬層具有源極與漏極，所述源極與所述漏極電連接于所述半導(dǎo)體圖案；第二絕緣層，覆蓋所述第二圖案化金屬層，所述第二絕緣層具有接觸窗開口暴露出所述漏極；以及電極層，設(shè)置于所述第二絕緣層上，所述電極層具有像素電極與共用電極，所述像素電極經(jīng)由所述接觸窗開口而連接到所述漏極，其中，所述共用線、所述第一絕緣層與所述像素電極構(gòu)成第一存儲電容，所述共用線、所述漏極與所述共用電極構(gòu)成三明治結(jié)構(gòu)，所述共用線、所述第一絕緣層與所述漏極構(gòu)成第二存儲電容，且所述漏極、所述第二絕緣層與所述共用電極構(gòu)成第三存儲電容，部分的所述漏極延伸到所述共用線上方、且重疊于所述共用線上方的所述第一絕緣層上。
[0009]在本發(fā)明的一實施例中，部分的所述共用電極延伸到所述共用線上方、且重疊于所述共用線上方的所述第二絕緣層上。
[0010]在本發(fā)明的一實施例中，所述像素電極與所述共用電極彼此交錯設(shè)置。
[0011]在本發(fā)明的一實施例中，所述掃描線的一部分為所述柵極。
[0012]在本發(fā)明的一實施例中，所述數(shù)據(jù)線的一部分為所述源極。
[0013]在本發(fā)明的一實施例中，所述柵極、所述源極與所述漏極構(gòu)成主動開關(guān)元件。
[0014]在本發(fā)明的一實施例中，所述電極層的材料是選自于銦錫氧化物、銦鋅氧化物及其組合。
[0015]本發(fā)明又提出一種像素結(jié)構(gòu)的制作方法，在基板上形成所述像素結(jié)構(gòu)，且所述像素結(jié)構(gòu)由掃描線與數(shù)據(jù)線所驅(qū)動，所述像素結(jié)構(gòu)的制作方法的特征在于包括:在所述基板上形成第一圖案化金屬層，所述第一圖案化金屬層具有共用線與柵極；形成第一絕緣層覆蓋所述第一圖案化金屬層；在所述柵極上方的所述第一絕緣層上形成半導(dǎo)體圖案；在所述第一絕緣層上形成第二圖案化金屬層，所述第二圖案化金屬層具有源極與漏極，所述源極與所述漏極電連接于所述半導(dǎo)體圖案；形成第二絕緣層覆蓋所述第二圖案化金屬層，所述第二絕緣層具有接觸窗開口暴露出所述漏極；以及于所述第二絕緣層上形成電極層，所述電極層具有像素電極與共用電極，所述像素電極經(jīng)由所述接觸窗開口而連接到所述漏極，其中，所述共用線、所述第一絕緣層與所述像素電極構(gòu)成第一存儲電容，所述共用線、所述漏極與所述共用電極構(gòu)成三明治結(jié)構(gòu)，所述共用線、所述第一絕緣層與所述漏極構(gòu)成第二存儲電容，且所述漏極、所述第二絕緣層與所述共用電極構(gòu)成第三存儲電容，部分的所述漏極延伸到所述共用線上方、且重疊于所述共用線上方的所述第一絕緣層上。
[0016]在本發(fā)明的一實施例中，部分的所述共用電極延伸到所述共用線上方、且重疊于所述共用線上方的所述第二絕緣層上。
[0017]在本發(fā)明的一實施例中，所述像素電極與所述共用電極彼此交錯設(shè)置。
[0018]在本發(fā)明的一實施例中，所述掃描線的一部分為所述柵極。
[0019]在本發(fā)明的一實施例中，所述數(shù)據(jù)線的一部分為所述源極。
[0020]在本發(fā)明的一實施例中，所述柵極、所述源極與所述漏極構(gòu)成主動開關(guān)元件。
[0021]在本發(fā)明的一實施例中，所述電極層的材料是選自于銦錫氧化物、銦鋅氧化物及其組合。
[0022]本發(fā)明再提出一種有源元件陣列基板，其特征在于包括:基板；以及多個像素結(jié)構(gòu)，配置于所述基板上，每一像素結(jié)構(gòu)包括:第一圖案化金屬層，設(shè)置于所述基板上，所述第一圖案化金屬層具有共用線與柵極；第一絕緣層，覆蓋所述第一圖案化金屬層；半導(dǎo)體圖案，位于所述柵極上方的所述第一絕緣層上；第二圖案化金屬層，設(shè)置于所述第一絕緣層上，所述第二圖案化金屬層具有源極與漏極，所述源極與所述漏極電連接于所述半導(dǎo)體圖案；第二絕緣層，覆蓋所述第二圖案化金屬層，所述第二絕緣層具有接觸窗開口暴露出所述漏極；以及電極層，設(shè)置于所述第二絕緣層上，所述電極層具有像素電極與共用電極，所述像素電極經(jīng)由所述接觸窗開口而連接到所述漏極，其中，所述共用線、所述第一絕緣層與所述像素電極構(gòu)成第一存儲電容，所述共用線、所述漏極與所述共用電極構(gòu)成三明治結(jié)構(gòu)，所述共用線、所述第一絕緣層與所述漏極構(gòu)成第二存儲電容，且所述漏極、所述第二絕緣層與所述共用電極構(gòu)成第三存儲電容，部分的所述漏極延伸到所述共用線上方、且重疊于所述共用線上方的所述第一絕緣層上。
[0023]在本發(fā)明的一實施例中，部分的所述共用電極延伸到所述共用線上方、且重疊于所述共用線上方的所述第二絕緣層上。
[0024]在本發(fā)明的一實施例中，所述像素電極與所述共用電極彼此交錯設(shè)置。
[0025]本發(fā)明再提出一種像素結(jié)構(gòu)，設(shè)置于基板上，所述像素結(jié)構(gòu)由掃描線與數(shù)據(jù)線所驅(qū)動，所述像素結(jié)構(gòu)的特征在于包括:第一圖案化金屬層，設(shè)置于所述基板上，所述第一圖案化金屬層具有共用線與柵極；第一絕緣層，覆蓋所述第一圖案化金屬層；半導(dǎo)體圖案，位于所述柵極上方的所述第一絕緣層上；第二圖案化金屬層，設(shè)置于所述第一絕緣層上，所述第二圖案化金屬層具有源極與漏極，所述源極與所述漏極電連接于所述半導(dǎo)體圖案；第一電極層，設(shè)置于第二圖案化金屬層上方、且電連接所述漏極；第二絕緣層，覆蓋所述第一電極層；以及第二電極層，設(shè)置于所述第二絕緣層上，其中，所述共用線、所述第一絕緣層與所述第一電極層構(gòu)成第一存儲電容，所述第一電極層、所述第二絕緣層與所述第二電極層構(gòu)成第二存儲電容，部分的所述漏極延伸到所述共用線上方、且重疊于所述共用線上方的所述第一絕緣層上。
[0026]在本發(fā)明的一實施例中，部分的所述第二電極層延伸到所述共用線上方、且重疊于所述共用線上方的所述第二絕緣層上。
[0027]在本發(fā)明的一實施例中，所述第一電極層與所述第二電極層的材料是選自于銦錫氧化物、銦鋅氧化物及其組合。
[0028]基于上述，本發(fā)明的像素結(jié)構(gòu)利用共用線、第一絕緣層與像素電極構(gòu)成第一存儲電容；且在有限的的面積范圍內(nèi)、利用共用線、漏極與共用電極的重復(fù)面積來構(gòu)成三明治結(jié)構(gòu)，可造成更大的存儲電容，亦即:利用共用線、第一絕緣層與漏極構(gòu)成第二存儲電容，利用漏極、第二絕緣層與共用電極構(gòu)成第三存儲電容。因此，不需額外利用像素結(jié)構(gòu)的面積，而能維持良好的開口率，并且，還能夠造成足夠大的存儲電容。如此一來，本發(fā)明的像素結(jié)構(gòu)能夠同時提供良好的開口率以及足夠的存儲電容，進(jìn)而顯示良好的影像。
[0029]上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細(xì)說明如后。
【專利附圖】

【附圖說明】
[0030]圖1?圖5是本發(fā)明較佳實施例的像素結(jié)構(gòu)的制作流程俯視示意圖；
[0031]圖6A是沿著圖5的A-A’剖面線的剖面示意圖；
[0032]圖6B是沿著圖5的B-B’剖面線的剖面示意圖；
[0033]圖6C是沿著圖5的C-C’剖面線的剖面示意圖；
[0034]圖7是本發(fā)明較佳實施例的有源元件陣列基板的俯視示意圖；
[0035]圖8是本發(fā)明另一實施例的像素結(jié)構(gòu)的制作流程俯視示意圖；
[0036]圖9A是沿著圖8的D-D’剖面線的剖面示意圖；
[0037]圖9B是沿著圖8的E-E’剖面線的剖面示意圖。[0038]符號的說明
[0039]100,300:像素結(jié)構(gòu)
[0040]110、310:第一圖案化金屬層
[0041]112、312:共用線
[0042]114、314:柵極
[0043]120,320:第一絕緣層
[0044]130,330:半導(dǎo)體圖案
[0045]140,340:第二圖案化金屬層
[0046]142,342:源極
[0047]144、344:漏極
[0048]150、360:第二絕緣層
[0049]160:電極層
[0050]162:像素電極
[0051]164:共用電極
[0052]200:有源元件陣列基板
[0053]350:第一電極層
[0054]370:第二電極層
[0055]CH:接觸窗開口
[0056]Cstl:第一存儲電容
[0057]Cst2:第二存儲電容
[0058]Cst3:第三存儲電容
[0059]DL:數(shù)據(jù)線
[0060]SL:掃描線
[0061]SUB:基板
【具體實施方式】
[0062]以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的像素結(jié)構(gòu)、像素結(jié)構(gòu)的制作方法以及有源元件陣列基板的特征及其功效，詳細(xì)說明如后。
[0063][像素結(jié)構(gòu)的制作方法]
[0064]圖1?圖5是本發(fā)明較佳實施例的像素結(jié)構(gòu)的制作流程俯視示意圖。圖6A是沿著圖5的A-A’剖面線的剖面示意圖。圖6B是沿著圖5的B-B’剖面線的剖面示意圖。圖6C是沿著圖5的C-C’剖面線的剖面示意圖。
[0065]請參照圖1?圖5來理解制作像素結(jié)構(gòu)100的每一個步驟，且參照圖6A?圖6C來理解像素結(jié)構(gòu)100的膜層堆疊關(guān)系。
[0066]請參照圖1與圖6C，于基板SUB上形成此像素結(jié)構(gòu)100，且像素結(jié)構(gòu)100由掃描線SL與數(shù)據(jù)線DL所驅(qū)動。首先，于基板SUB (繪示于圖6C中)上形成第一圖案化金屬層110，第一圖案化金屬層110具有共用線112與柵極114。在一實施例中，可利用濺鍍法在基板SUB上全面地形成一層金屬層(未繪示)，接著，利用光刻蝕刻工藝來去除大部分的金屬層，而形成第一圖案化金屬層110。另外，也可于圖1的步驟中形成掃描線SL，此掃描線SL與共用線112平行，共用線112是用來作為形成后續(xù)的存儲電容的電極。再者，在一實施例中，使掃描線SL的一部分直接作為柵極114 ;在另一實施例中，也可使柵極114從掃描線SL關(guān)出(未繪不)。
[0067]請參照圖2與圖6C,形成第一絕緣層120 (繪不于圖6C中)覆蓋第一圖案化金屬層110。在一實施例中，形成第一絕緣層120的方法可以是利用化學(xué)氣相沈積法(ChemicalVapor Deposition, CVD),全面性地于基板SUB上覆蓋一層絕緣層(未繪示),此絕緣層的材質(zhì)可以是氧化硅或氮化硅，或是其他適當(dāng)?shù)牟馁|(zhì)。
[0068]請再參照圖2與圖6C，于柵極114上方的第一絕緣層120上形成半導(dǎo)體圖案130。形成半導(dǎo)體圖案130的方法例如是利用化學(xué)氣相沈積法于基板SUB上覆蓋一層半導(dǎo)體層(未繪示)，接著，再利用光刻蝕刻工藝來去除大部分的半導(dǎo)體層，而形成半導(dǎo)體圖案130。此半導(dǎo)體圖案130可作為后續(xù)的有源元件的通道層。
[0069]請再參照圖3與圖6C，于第一絕緣層120上形成第二圖案化金屬層140，第二圖案化金屬層140具有源極142與漏極144，源極142與漏極144電連接于半導(dǎo)體圖案130。在一實施例中，可利用濺鍍法在第一絕緣層120上全面地形成一層金屬層(未繪示)，接著，利用光刻蝕刻工藝來去除大部分的金屬層，而形成第二圖案化金屬層140。另外，也可于圖3的步驟中形成數(shù)據(jù)線DL。再者，在一實施例中，使所述數(shù)據(jù)線DL的一部分作為源極142。至此，柵極114、源極142與漏極144構(gòu)成有源開關(guān)元件(active switch device),此有源開關(guān)元件電連接到掃描線SL與數(shù)據(jù)線DL，而對于像素結(jié)構(gòu)進(jìn)行開啟或關(guān)閉。另外，如圖3與圖6C的實施例所示，源極142與漏極144設(shè)置在半導(dǎo)體圖案130的兩側(cè)，然而，在其他實施例中，可配合有源開關(guān)元件(如薄膜晶體管，Thin Film Transistor (TFT))的各種形式，即:U型TFT、川型TFT、L型TFT等，來設(shè)置源極142、漏極144與半導(dǎo)體圖案130彼此之間的位置關(guān)系。此處僅為舉例，并非用以限定本發(fā)明。
[0070]值得注意的是，如圖3所示，部分的漏極144延伸到共用線112上方、且重疊于共用線112上方的第一絕緣層120上。通過這樣的設(shè)計，可以在有限的面積范圍內(nèi)堆疊出更大的存儲電容，不會使開口率下降。
[0071]請再參照圖4與圖6C，形成第二絕緣層150覆蓋第二圖案化金屬層140，第二絕緣層150具有接觸窗開口 CH暴露出漏極144。在一實施例中，形成第二絕緣層150的方法可以是利用化學(xué)氣相沈積法，全面性地于基板SUB上覆蓋一層絕緣層(未繪示)，此絕緣層的材質(zhì)可以是氧化硅或氮化硅，或是其他適當(dāng)?shù)牟馁|(zhì)。之后，再利用光刻蝕刻工藝來去除部分的第二絕緣層層150，而形成暴露出漏極144的接觸窗開口 CH。
[0072]請再參照圖5與圖6C，于第二絕緣層150上形成電極層160，此電極層160具有像素電極162與共用電極164，像素電極162經(jīng)由接觸窗開口 CH而連接到漏極144。至此，完成像素結(jié)構(gòu)100的制作。在一實施例中，形成電極層的160的方法例如是:利用濺鍍法在第二絕緣層150上形成一層導(dǎo)電層(未繪示)。接著，再利用光刻蝕刻工藝來去除部分的導(dǎo)電層，進(jìn)而形成像素電極162與共用電極164。像素電極162與共用電極164可以采用同一道光掩模制作工藝來制作，也可以采用兩道光掩模制作工藝來分別制作。并且，電極層160可以是利用透明導(dǎo)電材料或者是非透明導(dǎo)電材料來形成，例如，當(dāng)采用透明導(dǎo)電材料時，電極層160的材料可以選自于銦錫氧化物、銦鋅氧化物及其組合。詳細(xì)而言，可以組合上述使用一道光掩模制作工藝或兩道光掩模制作工藝與選用的材料，形成以下幾種實施型態(tài)，例如:像素電極162與共用電極164可以都是透明導(dǎo)電層，且利用同一道光掩模制作(即:光穿透式顯示器);或者，像素電極162與共用電極164可以都是非透明導(dǎo)電層，且利用同一道光掩模制作(即:光反射式顯示器)；或者，像素電極162可使用一道光掩模制作工藝制作為透明導(dǎo)電層，而共用電極164可用另一道光掩模制作工藝制作為非透明導(dǎo)電層；或者，可用一道光掩模制作工藝在像素電極162與共用電極164的位置形成透明導(dǎo)電層，之后再用另一道光掩模制作工藝于共用電極164的位置上再外加一層非透明導(dǎo)電層(如金屬層)。換言之,共用電極164可以是透明電極層、且如后所述與漏極144、第二絕緣層150構(gòu)成第三存儲電容Cst3 ;或者，共用電極164也可以是非透明電極層、且如后所述與漏極144、第二絕緣層150構(gòu)成第三存儲電容Cst3。此處僅為舉例，并非用以限定本發(fā)明。
[0073]可注意到，像素電極162與共用電極164彼此是電性分離的，且像素電極162與共用電極164彼此交錯設(shè)置。使像素電極162與共用電極164位于同一個平面(都位于有源元件陣列基板的一側(cè))上。例如，如圖6C所示，對像素電極162施加正電壓，且對于共用電極164施加負(fù)電壓，由此造成橫向電場E來驅(qū)動液晶分子(未繪示)的旋轉(zhuǎn)。如此一來，能夠達(dá)到廣視角、以及使液晶分子對于橫向電場E產(chǎn)生快速反應(yīng)(短的反應(yīng)時間)等技術(shù)效果。另外，可注意到，如圖5所示，共用電極164實質(zhì)上圍繞于像素結(jié)構(gòu)100的周圍、且共用電極164包圍了像素電極162。
[0074]值得注意的是，部分的共用電極164延伸到共用線112上方、且重疊于共用線112上方的第二絕緣層150上。通過這樣的設(shè)計，可以在有限的面積范圍內(nèi)堆疊出更大的存儲電容，不會使開口率下降。
[0075]更詳細(xì)而言，請先參照圖5與圖6A，在像素結(jié)構(gòu)100中，共用線112、第一絕緣層120與像素電極162構(gòu)成第一存儲電容Cstl。請再參照圖5與圖6B，在像素結(jié)構(gòu)100中，共用線112、漏極144與共用電極164構(gòu)成三明治結(jié)構(gòu)，共用線112、第一絕緣層120與漏極144構(gòu)成第二存儲電容Cst2，且漏極144、第二絕緣層150與共用電極164構(gòu)成第三存儲電容 Cst3。
[0076]也就是說，在像素結(jié)構(gòu)100中，于重復(fù)的面積區(qū)域之內(nèi)，即圖5的左半邊所示，形成第二存儲電容Cst2、第三存儲電容Cst3的區(qū)域，利用共用線112、漏極144與共用電極164構(gòu)成的三明治結(jié)構(gòu)，將可造成更大的存儲電容(即第二存儲電容Cst2加上第三存儲電容Cst3)。如此一來，足夠大的存儲電容能夠降低閃爍的問題，且能提供良好的顯示品質(zhì)。
[0077]另外，從圖1?圖5可知，上述像素結(jié)構(gòu)100的制作方法可利用以往的五道光掩模工藝(five photo-mask process)即能達(dá)成,不會增加工藝成本。
[0078]上述圖1?圖5的步驟可以按照實際的操作情形來予以變更順序，例如，在又一未繪示的實施例中，也可以先利用上述圖1所示的形成第一圖案化金屬層110的步驟來形成數(shù)據(jù)線DL、源極142與漏極144 ;接著，利用上述圖2所示的形成半導(dǎo)體圖案130的步驟，來使源極142與漏極144電連接于半導(dǎo)體圖案130，例如可使源極142與漏極144位于半導(dǎo)體圖案130的兩側(cè)，亦即，可根據(jù)有源開關(guān)元件的形式來設(shè)置源極142、漏極144與半導(dǎo)體圖案130之間的位置關(guān)系；再來，利用圖3所示的形成第二圖案化金屬層140的步驟，來形成掃描線SL、共用線112與柵極114，以使柵極114、源極142與漏極144構(gòu)成頂柵極式(topgate)的有源開關(guān)元件(未繪示)；之后，再利用圖4與圖5的步驟來形成接觸窗開口 CH與電極層160。在此，本領(lǐng)域技術(shù)人員只要按照本發(fā)明的精神，于有限的面積范圍內(nèi)來形成足夠大的存儲電容((:^1、(:^2、(:^3)，即為本發(fā)明的權(quán)利要求所要保護(hù)的范圍。
[0079][像素結(jié)構(gòu)]
[0080]請參照圖5與圖6A~圖6C來理解本案實施例的像素結(jié)構(gòu)100。像素結(jié)構(gòu)100設(shè)置于基板SUB上，像素結(jié)構(gòu)SUB由掃描線SL與數(shù)據(jù)線DL所驅(qū)動。
[0081]像素結(jié)構(gòu)100包括:第一圖案化金屬層110，設(shè)置于所述基板SUB上，第一圖案化金屬層110具有共用線112與柵極114 ;第一絕緣層120，覆蓋第一圖案化金屬層110 ;半導(dǎo)體圖案130，位于柵極114上方的第一絕緣層120上；第二圖案化金屬層140，設(shè)置于第一絕緣層120上，第二圖案化金屬層140具有源極142與漏極144，源極142與漏極144電連接于半導(dǎo)體圖案130 ;第二絕緣層150，覆蓋第二圖案化金屬層140，第二絕緣層150具有接觸窗開口 CH暴露出漏極144 ;以及電極層160，設(shè)置于第二絕緣層150上，電極層160具有像素電極162與共用電極164，像素電極162經(jīng)由接觸窗開口 CH而連接到漏極144。
[0082] 值得注意的是，如圖5與圖6A所示，共用線112、第一絕緣層120與像素電極I 62構(gòu)成第一存儲電容Cstl。如圖5與圖6B所示，共用線112、漏極144與共用電極164構(gòu)成三明治結(jié)構(gòu)，共用線112、第一絕緣層120與漏極144構(gòu)成第二存儲電容Cst2，且漏極144、第二絕緣層150與共用電極164構(gòu)成第三存儲電容Cst3。
[0083]之所以能夠利用有限的重復(fù)面積來加大存儲電容，這是因為:利用了部分的漏極144延伸到共用線112上方、且重疊于共用線112上方的第一絕緣層120上；以及部分的共用電極164延伸到共用線112上方、且重疊于共用線112上方的第二絕緣層150上。通過上述的設(shè)計，可以在有限的面積范圍內(nèi)堆疊出更大的存儲電容，且不會使開口率下降。因此，使用此像素結(jié)構(gòu)100的顯示面板能夠同時提供足夠的存儲電容與良好的開口率，進(jìn)而能同時解決閃爍問題與光源利用率差的問題。
[0084]此像素結(jié)構(gòu)100可稱為共平面切換式(In Plane Switch, IPS)的像素結(jié)構(gòu)，關(guān)于像素結(jié)構(gòu)100的詳細(xì)描述及各種實施型態(tài)，已經(jīng)于上述段落敘述過，在此即不予以重述。
[0085][有源元件陣列基板]
[0086]圖7是本發(fā)明較佳實施例的有源元件陣列基板的俯視示意圖。請參照圖7，有源元件陣列基板200包括:基板SUB ；以及多個上述的像素結(jié)構(gòu)100，陣列配置于基板SUB上。每一個像素結(jié)構(gòu)100是由掃描線SL與數(shù)據(jù)線DL來驅(qū)動。通過控制陣列排列的像素結(jié)構(gòu)100，而能夠顯示影像。特別是，有源元件陣列基板200使用了上述能夠同時提供良好的開口率以及足夠的存儲電容(Cstl、Cst2、Cst3)的像素結(jié)構(gòu)100，而能夠降低閃爍問題的產(chǎn)生，且因開口率不受影響而能提升光源的利用率。關(guān)于像素結(jié)構(gòu)100的詳細(xì)描述及各種實施型態(tài)，已經(jīng)于上述段落敘述過，在此即不予以重述。
[0087][另外的實施例]
[0088]以下介紹邊界電場切換式(Fringe Field Switching,FFS)的像素結(jié)構(gòu)、此像素結(jié)構(gòu)的制作方法以及具有此像素結(jié)構(gòu)的有源元件陣列基板。以下僅為舉例，并非用以限定本發(fā)明。
[0089]圖8是本發(fā)明另一實施例的像素結(jié)構(gòu)的制作流程俯視示意圖。圖9A是沿著圖8的D-D’剖面線的剖面示意圖。圖9B是沿著圖8的E-E’剖面線的剖面示意圖。
[0090]請參照圖8、圖9A~圖9B來理解像素結(jié)構(gòu)300的膜層堆疊關(guān)系。像素結(jié)構(gòu)300設(shè)置于基板SUB上，所述像素結(jié)構(gòu)300由掃描線SL與數(shù)據(jù)線DL所驅(qū)動。[0091]像素結(jié)構(gòu)300包括:第一圖案化金屬層310，設(shè)置于所述基板SUB上，所述第一圖案化金屬層310具有共用線312與柵極314 ;第一絕緣層320，覆蓋所述第一圖案化金屬層310 ;半導(dǎo)體圖案330，位于柵極314上方的第一絕緣層320上；第二圖案化金屬層340，設(shè)置于第一絕緣層320上，第二圖案化金屬層340具有源極342與漏極344，源極342與漏極344電連接于半導(dǎo)體圖案330 ;第一電極層350，設(shè)置于第二圖案化金屬層340上方、且電連接漏極344;第二絕緣層360，覆蓋第一電極層350 ;以及第二電極層370，設(shè)置于第二絕緣層360上。
[0092]值得注意的是，如圖8與圖9A所示，共用線312、第一絕緣層320與第一電極層350構(gòu)成第一存儲電容Cstl，第一電極層350、第二絕緣層360與第二電極層370構(gòu)成第二存儲電容Cst2，并且，部分的漏極344延伸到共用線312上方、且重疊于共用線312上方的第一絕緣層320上。
[0093]需說明的是，利用部分的漏極344延伸到共用線312上方、且重疊于共用線312上方的第一絕緣層320上的方式，而可以在有限的面積范圍內(nèi)堆疊出存儲電容Cstl、Cst2，且不會使開口率下降。并且，第一電極層350，電連接漏極344，所以兩個膜層的電位是相同的。
[0094]另外，從圖8可知，由于在像素結(jié)構(gòu)300的膜層堆疊關(guān)系中，位于下方的第一電極層350大致上位于整個像素結(jié)構(gòu)300的像素區(qū)域內(nèi)，并且，位于上方的第二電極層370可為梳狀電極，與第一電極層350彼此之間的面積大多為彼此重疊?？勺⒁獾剑糠值牡诙姌O層370還可延伸到共用線312上方、且重疊于共用線312上方的第二絕緣層370上。通過此方式，可以在有限的面積范圍內(nèi)、利用第二電極層370、第一電極層350、第二絕緣層360彼此的重疊面積提升而構(gòu)成更大的第二存儲電容Cst2。
[0095]在此實施例中，像素結(jié)構(gòu)300可稱為邊界電場切換式的像素結(jié)構(gòu)，像素結(jié)構(gòu)300的制作流程大致上與像素結(jié)構(gòu)100的制作流程類似，不同之處僅在于:在像素結(jié)構(gòu)300中，例如將負(fù)極(第一電極層350)先制作于基板SUB上，再覆蓋多層絕緣層之后(至少覆蓋第二絕緣層360)，再繼續(xù)制作正極(第二電極層370)，因此，在像素結(jié)構(gòu)300中，可不需要如上述實施例的共平面切換式的像素結(jié)構(gòu)100 —樣制作接觸窗開口 CH。關(guān)于像素結(jié)構(gòu)300的制作流程，在此及不予贅述。
[0096]詳細(xì)而言，第一電極層350可扮演像素電極的角色，經(jīng)由漏極344而受到有源主動元件(漏極344、源極342與柵極314)的控制；而第二電極層370可扮演共用電極的角色，外接到一個穩(wěn)定的共用電壓。并且，如圖8所示，第二電極層370可為梳狀電極，以利于在第二電極層370與第一電極層350之間形成邊緣電場，以控制液晶分子的行為。
[0097]再者，第一電極層350與第二電極層370可以是透明電極層，亦即，材料可選自于銦錫氧化物、銦鋅氧化物及其組合，由此，構(gòu)成光穿透式顯示器；當(dāng)然，也可搭配適當(dāng)?shù)慕饘賹?dǎo)電材料，來進(jìn)行第一電極層350與第二電極層370的制作，由此,構(gòu)成光反射式顯不器。在此僅為舉例，并不限定本發(fā)明。另外，類似于圖7的說明，像素結(jié)構(gòu)300也可制作于有源元件陣列基板中，在此也不予以贅述。
[0098]綜上所述，本發(fā)明的像素結(jié)構(gòu)的制作方法、像素結(jié)構(gòu)以及有源元件陣列基板至少具有以下優(yōu)點:
[0099]不論是共平面切換式的像素結(jié)構(gòu)，或者是邊界電場切換式的像素結(jié)構(gòu)，都可利用共用線、第一絕緣層與像素電極(第一電極層)構(gòu)成第一存儲電容；且至少可利用部分的漏極延伸到共用線上方、且重疊于共用線上方的第一絕緣層上的方式，來促使在有限的面積范圍內(nèi)、能夠利用共用線、漏極(第一電極層)與共用電極(第二電極層)的重復(fù)面積來構(gòu)成三明治結(jié)構(gòu)，以造成更大的存儲電容。因此，不需額外利用像素結(jié)構(gòu)的面積，而能維持良好的開口率，并且，還能夠造成足夠大的存儲電容。如此一來，像素結(jié)構(gòu)能夠同時提供良好的開口率以及足夠的存儲電容，進(jìn)而顯示良好的影像。上述像素結(jié)構(gòu)的制作方法利用五道光掩模工藝即能達(dá)成，不會增加工藝成本。再者，具有上述像素結(jié)構(gòu)的有源元件陣列基板可以顯示良好品質(zhì)的影像。
[0100]以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然結(jié)合以上較佳實施例揭露了本發(fā)明，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的結(jié)構(gòu)及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【權(quán)利要求】
1.一種像素結(jié)構(gòu)，設(shè)置于基板上，所述像素結(jié)構(gòu)由掃描線與數(shù)據(jù)線所驅(qū)動，所述像素結(jié)構(gòu)的特征在于包括: 第一圖案化金屬層，設(shè)置于所述基板上，所述第一圖案化金屬層具有共用線與柵極； 第一絕緣層，覆蓋所述第一圖案化金屬層； 半導(dǎo)體圖案，位于所述柵極上方的所述第一絕緣層上； 第二圖案化金屬層，設(shè)置于所述第一絕緣層上，所述第二圖案化金屬層具有源極與漏極，所述源極與所述漏極電連接于所述半導(dǎo)體圖案； 第二絕緣層，覆蓋所述第二圖案化金屬層，所述第二絕緣層具有接觸窗開口暴露出所述漏極；以及 電極層，設(shè)置于所述第二絕緣層上，所述電極層具有像素電極與共用電極，所述像素電極經(jīng)由所述接觸窗開口而連接到所述漏極， 其中，所述共用線、所述第一絕緣層與所述像素電極構(gòu)成第一存儲電容， 所述共用線、所述漏極與所述共用電極構(gòu)成三明治結(jié)構(gòu)，所述共用線、所述第一絕緣層與所述漏極構(gòu)成第二存儲電容，且所述漏極、所述第二絕緣層與所述共用電極構(gòu)成第三存儲電容， 部分的所述漏極延伸到所述共用線上方、且重疊于所述共用線上方的所述第一絕緣層上。
2.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于: 部分的所述共用電極延伸到所述共用線上方、且重疊于所述共用線上方的所述第二絕緣層上。
3.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于: 所述像素電極與所述共用電極彼此交錯設(shè)置。
4.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于: 所述掃描線的一部分為所述柵極。
5.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于: 所述數(shù)據(jù)線的一部分為所述源極。
6.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于: 所述柵極、所述源極與所述漏極構(gòu)成主動開關(guān)元件。
7.根據(jù)權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于: 所述電極層的材料是選自于銦錫氧化物、銦鋅氧化物及其組合。
8.一種像素結(jié)構(gòu)的制作方法，在基板上形成所述像素結(jié)構(gòu)，且所述像素結(jié)構(gòu)由掃描線與數(shù)據(jù)線所驅(qū)動，所述像素結(jié)構(gòu)的制作方法的特征在于包括: 形成第一圖案化金屬層于所述基板上，所述第一圖案化金屬層具有共用線與柵極； 形成第一絕緣層覆蓋所述第一圖案化金屬層； 形成半導(dǎo)體圖案于所述柵極上方的所述第一絕緣層上； 形成第二圖案化金屬層于所述第一絕緣層上，所述第二圖案化金屬層具有源極與漏極，所述源極與所述漏極電連接于所述半導(dǎo)體圖案； 形成第二絕緣層覆蓋所述第二圖案化金屬層，所述第二絕緣層具有接觸窗開口暴露出所述漏極；以及形成電極層于所述第二絕緣層上，所述電極層具有像素電極與共用電極，所述像素電極經(jīng)由所述接觸窗開口而連接到所述漏極， 其中，所述共用線、所述第一絕緣層與所述像素電極構(gòu)成第一存儲電容， 所述共用線、所述漏極與所述共用電極構(gòu)成三明治結(jié)構(gòu)，所述共用線、所述第一絕緣層與所述漏極構(gòu)成第二存儲電容，且所述漏極、所述第二絕緣層與所述共用電極構(gòu)成第三存儲電容， 部分的所述漏極延伸到所述共用線上方、且重疊于所述共用線上方的所述第一絕緣層上。
9.根據(jù)權(quán)利要求8所述的像素結(jié)構(gòu)的制作方法，其特征在于: 部分的所述共用電極延伸到所述共用線上方、且重疊于所述共用線上方的所述第二絕緣層上。
10.根據(jù)權(quán)利要求8所述的像素結(jié)構(gòu)的制作方法，其特征在于: 所述像素電極與所述共用電極彼此交錯設(shè)置。
11.根據(jù)權(quán)利要求8所述的像素結(jié)構(gòu)的制作方法，其特征在于: 所述掃描線的一部分為所述柵極。
12.根據(jù)權(quán)利要求8所述的像素結(jié)構(gòu)的制作方法，其特征在于: 所述數(shù)據(jù)線的一部分為所述源極。
13.根據(jù)權(quán)利要求8所述的像素結(jié)構(gòu)的制作方法，其特征在于: 所述柵極、所述源極與所述漏極構(gòu)成主動開關(guān)元件。
14.根據(jù)權(quán)利要求8所述的像素結(jié)構(gòu)的制作方法，其特征在于: 所述電極層的材料是選自于銦錫氧化物、銦鋅氧化物及其組合。
15.一種有源元件陣列基板，其特征在于包括: 基板；以及 多個像素結(jié)構(gòu)，配置于所述基板上，每一像素結(jié)構(gòu)包括: 第一圖案化金屬層，設(shè)置于所述基板上，所述第一圖案化金屬層具有共用線與柵極； 第一絕緣層，覆蓋所述第一圖案化金屬層； 半導(dǎo)體圖案，位于所述柵極上方的所述第一絕緣層上； 第二圖案化金屬層，設(shè)置于所述第一絕緣層上，所述第二圖案化金屬層具有源極與漏極，所述源極與所述漏極電連接于所述半導(dǎo)體圖案； 第二絕緣層，覆蓋所述第二圖案化金屬層，所述第二絕緣層具有接觸窗開口暴露出所述漏極；以及 電極層，設(shè)置于所述第二絕緣層上，所述電極層具有像素電極與共用電極，所述像素電極經(jīng)由所述接觸窗開口而連接到所述漏極， 其中，所述共用線、所述第一絕緣層與所述像素電極構(gòu)成第一存儲電容， 所述共用線、所述漏極與所述共用電極構(gòu)成三明治結(jié)構(gòu)，所述共用線、所述第一絕緣層與所述漏極構(gòu)成第二存儲電容，且所述漏極、所述第二絕緣層與所述共用電極構(gòu)成第三存儲電容， 部分的所述漏極延伸到所述共用線上方、且重疊于所述共用線上方的所述第一絕緣層上。
16.根據(jù)權(quán)利要求15所述的有源元件陣列基板，其特征在于: 部分的所述共用電極延伸到所述共用線上方、且重疊于所述共用線上方的所述第二絕緣層上。
17.根據(jù)權(quán)利要求15所述的有源元件陣列基板，其特征在于: 所述像素電極與所述共用電極彼此交錯設(shè)置。
18.一種像素結(jié)構(gòu)，設(shè)置于基板上，所述像素結(jié)構(gòu)由掃描線與數(shù)據(jù)線所驅(qū)動，所述像素結(jié)構(gòu)的特征在于包括: 第一圖案化金屬層，設(shè)置于所述基板上，所述第一圖案化金屬層具有共用線與柵極； 第一絕緣層，覆蓋所述第一圖案化金屬層； 半導(dǎo)體圖案，位于所述柵極上方的所述第一絕緣層上； 第二圖案化金屬層，設(shè)置于所述第一絕緣層上，所述第二圖案化金屬層具有源極與漏極，所述源極與所述漏極電連接于所述半導(dǎo)體圖案； 第一電極層，設(shè)置于第二圖案化金屬層上方、且電連接所述漏極； 第二絕緣層，覆蓋所述第一電極層；以及 第二電極層，設(shè)置于所述第二絕緣層上， 其中，所述共用線、所述第一絕緣層與所述第一電極層構(gòu)成第一存儲電容，所述第一電極層、所述第二絕緣層與所述第二電極層構(gòu)成第二存儲電容， 部分的所述漏極延伸到所述共`用線上方、且重疊于所述共用線上方的所述第一絕緣層上。
19.根據(jù)權(quán)利要求18所述的像素結(jié)構(gòu)，其特征在于: 部分的所述第二電極層延伸到所述共用線上方、且重疊于所述共用線上方的所述第二絕緣層上。
20.根據(jù)權(quán)利要求18所述的像素結(jié)構(gòu)，其特征在于: 所述第一電極層與所述第二電極層的材料是選自于銦錫氧化物、銦鋅氧化物及其組口 ο
【文檔編號】H01L21/77GK103488012SQ201210190372
【公開日】2014年1月1日 申請日期:2012年6月8日 優(yōu)先權(quán)日:2012年6月8日
【發(fā)明者】郭豐瑋, 任珂銳, 游家華, 王義方 申請人:瀚宇彩晶股份有限公司