專利名稱：鍺硅hbt的集電區(qū)引出結構及其制造方法
技術領域：
本申請涉及一種半導體集成電路器件，特別是涉及一種HBT (HeterojunctionBipolar Transistar,異質結雙極晶體管)器件。
背景技術：
鍺硅(SiGe)是硅和鍺通過共價鍵結合形成的半導體化合物，是這兩種元素無限互溶的替位式固溶體。鍺硅HBT器件是一種常用的高頻RF (Radio Frequency，射頻)器件。申請?zhí)枮?01110370460. X、申請日為2011年11月21日、名稱為“超高壓鍺硅HBT器件及其制造方法”的中國發(fā)明專利申請請求保護一種超高壓鍺硅HBT器件，其結構如圖1所示。在半導體襯底101中具有兩個隔離區(qū)102、兩個贗埋層103和集電區(qū)104。隔離區(qū)102是在襯底101的表面先刻蝕溝槽，再以介質材料填充所述溝槽而形成的。贗埋層103是隔離區(qū)102底部的一塊摻雜區(qū)，是在所述溝槽底部進行離子注入形成的。集電區(qū)104是在兩個隔離區(qū)102之間和兩個贗埋層103之間的一塊摻雜區(qū)，是對隔離區(qū)102之間的襯底101進行離子注入而形成的。集電區(qū)104的深度大于隔離結構102。集電區(qū)104的兩側均與贗埋層103相接觸。在集電區(qū)104之上具有鍺硅基區(qū)105，其兩端可在集電區(qū)104上，也可在緊鄰集電區(qū)104的隔離區(qū)102上。在隔離結構102之上具有鍺硅場板106，其在贗埋層103與集電區(qū)104交界處的正上方。鍺硅基區(qū)105和鍺硅場板106是對同一鍺硅外延層刻蝕后分別形成的。在鍺硅基區(qū)105之上具有介質107和多晶硅發(fā)射區(qū)108。多晶硅發(fā)射區(qū)108的垂直剖面呈T形，上大下小，其底部接觸鍺硅基區(qū)105，其頂部與鍺硅基區(qū)105之間為介質107。在鍺硅基區(qū)105的兩側、鍺硅場板106的兩側均具有第一側墻109。在多晶硅發(fā)射區(qū)108的兩側具有第二側墻110。第一電極111穿越層間介質(ILD)和隔離區(qū)102，與贗埋層103相接觸。第二電極112、第三電極113、第四電極114均穿越層間介質，分別與鍺硅場板106、鍺硅基區(qū)105、多晶硅發(fā)射區(qū)108相接觸。第一電極111和第二電極112相連，作為集電極。第三電極113作為基極。第四電極114作為發(fā)射極。上述超高壓鍺硅HBT器件中，贗埋層103和第一電極111作為集電區(qū)引出結構。器件的BC結(鍺硅基區(qū)105和集電區(qū)104之間的PN結)呈現(xiàn)兩維分布特性，既有從鍺硅基區(qū)105向襯底方向101的縱向延伸，也有從鍺硅基區(qū)105向贗埋層103方向的橫向延伸，這便提高了鍺娃HBT器件的共發(fā)射極組態(tài)的擊穿電壓Bvceo。該擊穿電壓Bvceo可達5 20V,因此該鍺硅HBT器件稱為“超高壓”鍺硅HBT器件。上述超高壓鍺硅HBT器件中，贗埋層103是隔離區(qū)102底部的一塊摻雜區(qū)，是在所述溝槽底部進行低能量、高劑量的離子注入形成的，具有結淺且摻雜濃度高的特點。這便造成贗埋層103與襯底101間的寄生電容Ccs很難控制在較低水平，從而影響器件的射頻功率特性
發(fā)明內容
本申請所要解決的技術問題是提供一種新的鍺硅HBT的集電區(qū)引出結構，可以降低集電區(qū)引出結構與襯底之間的寄生電容。為此，本申請還要提供所述鍺硅HBT的集電區(qū)引出結構的制造方法。為解決上述技術問題，本申請鍺硅HBT的集電區(qū)引出結構包括集電區(qū)電極；還包括填充結構，其頂面接觸集電區(qū)電極的底面。所述填充結構對稱分布于集電區(qū)兩側的隔離區(qū)及其下方的襯底中。所述填充結構包括下層的無摻雜多晶硅和上層的摻雜多晶硅，所述摻雜多晶硅中摻雜有與襯底相反類型的雜質。摻雜多晶硅的深度>集電區(qū)的深度>隔離區(qū)的深度。兩個摻雜多晶硅的側面接觸集電區(qū)。進一步地，所述填充結構包括下層的無摻雜多晶硅、上層的摻雜多晶硅和連接這兩部分的中間層介質。本申請鍺硅HBT的集電區(qū)引出結構的制造方法為先在兩個隔離區(qū)及其下方的襯底中均形成溝槽，所述溝槽分為上、下兩部分；再淀積無摻雜多晶硅將溝槽填充滿；接著將溝槽上部的無摻雜多晶硅去除掉以空出溝槽上部，溝槽上部的深度 > 隔離區(qū)的深度；接著淀積摻雜多晶硅將溝槽上部填充滿；在淀積摻雜多晶硅的同時原位摻雜或淀積之后通過離子注入，使摻雜多晶硅中具有與襯底相反類型的雜質；接著對兩個隔離區(qū)之間的襯底進行離子注入從而形成集電區(qū)，集電區(qū)兩側均與摻雜多晶硅的側面接觸，集電區(qū)的深度介于溝槽上部的深度和隔離區(qū)的深度之間；最后在層間介質 上開設底部位于填充結構頂面的通孔，以導電材料填充通孔形成集電區(qū)電極。進一步地，對溝槽 的填充過程改為淀積無摻雜多晶硅將溝槽填充滿；接著將溝槽上部的無摻雜多晶硅去除 掉以空出溝槽上部，溝槽上部的深度>隔離區(qū)的深度；接著淀積中間層介質將溝槽上部部分填充；最后淀積摻雜多晶硅將溝槽上部的剩余部分填充滿。本申請鍺硅HBT的集電區(qū)引出結構中，無摻雜多晶硅作為摻雜多晶硅和襯底在反向偏壓下的耗盡區(qū)，可大幅降低兩者之間的寄生電容。摻雜多晶硅與集電區(qū)相連，構成了外集電區(qū)，其摻雜濃度高于集電區(qū)。這一方面降低了集電區(qū)串聯(lián)電阻，也就減小了器件的飽和壓降；另一方面有利于與集電區(qū)電極之間形成良好的歐姆接觸。如再增加可選的中間層介質，其可阻止摻雜多晶硅中的雜質向非摻雜多晶硅中擴散，則無摻雜多晶娃基本為本征多晶娃，更加有利于其作為摻雜多晶娃和襯底在反向偏壓下的耗盡區(qū)，從而降低兩者之間的寄生電容。


圖1是一種現(xiàn)有的超聞壓錯娃HBT的垂直首I]面不意圖；圖2a是本申請的超高壓鍺硅HBT的垂直剖面示意圖；圖2b 圖2c是圖2a中的填充結構300的各種實現(xiàn)方式；圖3a 圖3k是本申請的超高壓鍺硅HBT的制造方法的各步驟示意圖。圖中附圖標記說明101為半導體襯底；102為隔離區(qū)；103為贗埋層；104為集電區(qū)；105為鍺硅基區(qū)；106為鍺硅場板；107為介質；108為發(fā)射區(qū)；109為第一側墻；110為第二側墻；111為第一電極；112為第二電極；113為第三電極；114為第四電極；201為半導體襯底；202為隔離區(qū)；203為第一介質；204為溝槽；204a為溝槽上部；204b為溝槽下部；205為無摻雜多晶硅；206為中間層介質；207為摻雜多晶硅；208為第一光刻膠；209為集電區(qū)；210為第二介質；211為第三多晶硅；212為鍺硅基區(qū)；213為第三介質；214為第四介質；215為多晶硅發(fā)射區(qū)；216為基區(qū)側墻；217為發(fā)射區(qū)側墻；218為層間介質；219為集電區(qū)電極；220為基區(qū)電極；221為發(fā)射區(qū)電極；300為填充結構；301為集電區(qū)位置；302為基區(qū)窗口 ；303為發(fā)射區(qū)窗口 ；304為發(fā)射區(qū)位置；305為基區(qū)位置。
具體實施例方式請參閱圖2a，本申請的超高壓鍺硅HBT器件的集電區(qū)結構包括在半導體襯底201緊鄰表面處以有源區(qū)為中心左右對稱分布有兩個隔離區(qū)202。這兩個隔離區(qū)202及其下方的襯底201中也對稱分布有填充結構300。請參閱圖2b，填充結構300包括下層的無摻雜多晶硅205和上層的摻雜多晶硅207。所述摻雜多晶硅207中摻雜有與襯底201相反類型的雜質。在兩個隔離區(qū)202之間、兩個填充結構300之間為集電區(qū)211，其垂直剖面呈倒T形，其頂部由于在兩個隔離區(qū)202之間因而寬度最小，其兩側均與摻雜多晶硅205的側面相接觸。摻雜多晶硅207的深度>集電區(qū)209的深度>隔離區(qū)202的深度。在層間介質218中具有集電區(qū)電極219，其底面與填充結構300的頂面相接觸。除了上述集電區(qū)引出結構外，圖2a所示的超高壓鍺硅HBT器件還包括常規(guī)結構如下。在集電區(qū)209及其緊鄰的部分隔離區(qū)202之上具有鍺硅基區(qū)212，其垂直剖面呈正T形，其兩肩膀部位之下分別是第三多晶硅211和第二介質210。在鍺硅基區(qū)212之上具有多晶硅發(fā)射區(qū)215，其垂直剖面呈正T形，其兩肩膀部位之下分別是第四介質214和第三介質213。在隔離結構202之上且在鍺硅基區(qū)212兩側具有基區(qū)側墻216。在鍺硅基區(qū)212之上且在多晶硅發(fā)射區(qū)215兩側具有發(fā)射區(qū)側墻217。上述結構之上覆蓋有層間介質218，其中除具有連接填充結構300的集電區(qū)電極219，還具有連接鍺硅基區(qū)212的基區(qū)電極220、連接多晶硅發(fā)射區(qū)215的發(fā)射 區(qū)電極221。所述隔離區(qū)202、第二介質210、第三介質213、第四介質214、基區(qū)側墻216、發(fā)射區(qū)側墻217、層間介質218均為介質材料，可采用氧化硅、氮化硅、氮氧化硅或其任意組合。請參閱圖2a、圖2b，所述摻雜多晶硅207在鍺硅基區(qū)212的外側。摻雜多晶硅207與有源區(qū)(即兩個隔離區(qū)202之間的硅材料)邊緣的距離越大，器件的擊穿電壓越高；反之亦然。所述填充結構300的深度越深，摻雜多晶硅207與襯底201之間的寄生電容就越??；反之亦然。圖2c給出了所述填充結構300的另一種實現(xiàn)方式。填充結構300包括下層的無摻雜多晶硅205、上層的摻雜多晶207和連接這兩部分的中間層介質206。中間層介質206用來隔離無摻雜多晶硅205和摻雜多晶硅207，避免在熱過程中摻雜多晶硅207中的雜質擴散到無摻雜多晶硅205中，因而有利于降低摻雜多晶硅207和襯底201之間的縱向寄生電容。因此，中間層介質206的厚度應控制在雜質在以后的熱過程中不能擴散穿透為最佳。此外，中間層介質206還可用于精確控制摻雜多晶硅207在隔離區(qū)202以下的深度，使得摻雜多晶硅207與襯底201的側向(橫向)寄生電容也較小。與現(xiàn)有的超高壓鍺硅HBT器件相比，本申請可以降低集電區(qū)引出結構與襯底之間的寄生電容。這是由于 1、無摻雜多晶娃205位于襯底201和摻雜多晶娃207之間，作為兩者在反向偏壓下的耗盡區(qū)，由于無摻雜多晶硅205具有一定厚度，因而可大幅降低摻雜多晶硅207與襯底201之間的縱向寄生電容。2、摻雜多晶硅207與集電區(qū)209相連，作為外集電區(qū)。重摻雜的外集電區(qū)207的摻雜濃度大于輕摻雜的集電區(qū)209。這一方面降低了集電區(qū)串聯(lián)電阻，也就減小了器件的飽和壓降；另一方面有利于摻雜多晶硅207與集電區(qū)電極219之間形成良好的歐姆接觸。3、如在填充結構300中增加中間介質206，則可以阻止摻雜多晶硅207中的雜質向非摻雜多晶娃205中擴散,這樣無摻雜多晶娃205基本為本征多晶娃,更加有利于其作為摻雜多晶娃207和襯底201在反向偏壓下的耗盡區(qū),從而有利于降低摻雜多晶娃207與襯底201之間的縱向寄生電容。圖1所示的現(xiàn)有鍺硅HBT中，假定贗埋層103采用高劑量、低能量的砷或磷注入，襯底101的電阻率為100歐姆 厘米；則贗埋層103與襯底101之間的PN結的面電容密度約為 O. 05fF/ym2o本申請鍺硅HBT中，假定填充結構300的總深度為3. 5微米，其中無摻雜多晶硅205的深度為3微米，摻雜多晶硅207的深度為O. 5微米，則摻雜多晶硅207與襯底201之間的面電容密度大幅下降到O. OlfF/μ m2，摻雜多晶硅207在隔離區(qū)202下方與襯底201之間的側向電容密度仍然為O. 05fF/y m2。如摻雜多晶硅207的寬度為摻雜多晶硅207與襯底201之間形成的PN結結深的2倍，則本申請可使摻雜多晶硅207與襯底201之間的寄生電容Ccs下降53%，約一半，這將十分有利于超高壓鍺硅HBT的射頻特性提高。下表為采用TCAD (Technology Computer Aided Design,指半導體工藝模擬以及器件模擬工具)模擬的常規(guī)贗埋層(在溝槽底部以離子注入形成)、本申請?zhí)畛浣Y構(在溝槽中多次填充多晶硅形成)，兩者與襯底之間的寄生電容對照表。
權利要求
1.一種鍺硅HBT的集電區(qū)引出結構，包括集電區(qū)電極；其特征是，還包括填充結構，其頂面接觸集電區(qū)電極的底面；所述填充結構對稱分布于集電區(qū)兩側的隔離區(qū)及其下方的襯底中；所述填充結構包括下層的無摻雜多晶硅和上層的摻雜多晶硅，所述摻雜多晶硅中摻雜有與襯底相反類型的雜質；摻雜多晶硅的深度>集電區(qū)的深度>隔離區(qū)的深度；兩個摻雜多晶硅的側面接觸集電區(qū)。
2.根據(jù)權利要求1所述的鍺硅HBT的集電區(qū)引出結構，其特征是，所述填充結構包括下層的無摻雜多晶硅、上層的摻雜多晶硅和連接這兩部分的中間層介質。
3.根據(jù)權利要求1所述的鍺硅HBT的集電區(qū)引出結構，其特征是，所述摻雜多晶硅位于鍺硅基區(qū)的外側。
4.根據(jù)權利要求1所述的鍺硅HBT的集電區(qū)引出結構，其特征是，所述摻雜多晶硅與有源區(qū)邊緣的距離越大，器件的擊穿電壓越高；反之亦然。
5.根據(jù)權利要求1所述的鍺硅HBT的集電區(qū)引出結構，其特征是，所述摻雜多晶硅的深度越深，摻雜多晶硅與襯底之間的寄生電容就越??；反之亦然。
6.一種鍺硅HBT的集電區(qū)引出結構的制造方法，其特征是，先在兩個隔離區(qū)及其下方的襯底中均形成溝槽，所述溝槽分為上、下兩部分； 再淀積無摻雜多晶硅將溝槽填充滿；接著將溝槽上部的無摻雜多晶硅去除掉以空出溝槽上部，溝槽上部的深度>隔離區(qū)的深度；接著淀積摻雜多晶硅將溝槽上部填充滿； 在淀積摻雜多晶硅的同時原位摻雜或淀積之后通過離子注入，使摻雜多晶硅中具有與襯底相反類型的雜質； 接著對兩個隔離區(qū)之間的襯底進行離子注入從而形成集電區(qū)，集電區(qū)兩側均與摻雜多晶硅的側面接觸，集電區(qū)的深度介于溝槽上部的深度和隔離區(qū)的深度之間； 最后在層間介質上開設底部位于填充結構頂面的通孔，以導電材料填充通孔形成集電區(qū)電極。
7.根據(jù)權利要求6所述的鍺硅HBT的集電區(qū)引出結構的制造方法，其特征是，對溝槽的填充過程改為淀積無摻雜多晶硅將溝槽填充滿；接著將溝槽上部的無摻雜多晶硅去除掉以空出溝槽上部，溝槽上部的深度>隔離區(qū)的深度；接著淀積中間層介質將溝槽上部部分填充；最后淀積摻雜多晶硅將溝槽上部的剩余部分填充滿。
全文摘要
本申請公開了一種鍺硅HBT的集電區(qū)引出結構，包括集電區(qū)電極；還包括填充結構，其頂面接觸集電區(qū)電極的底面。所述填充結構對稱分布于集電區(qū)兩側的隔離區(qū)及其下方的襯底中。所述填充結構包括下層的無摻雜多晶硅和上層的摻雜多晶硅，所述摻雜多晶硅中摻雜有與襯底相反類型的雜質。摻雜多晶硅的深度＞集電區(qū)的深度＞隔離區(qū)的深度。兩個摻雜多晶硅的側面接觸集電區(qū)。本申請還公開了其制造方法。本申請可以降低集電區(qū)引出結構與襯底之間的寄生電容。
文檔編號H01L21/331GK103035689SQ20121016378
公開日2013年4月10日 申請日期2012年5月23日 優(yōu)先權日2012年5月23日
發(fā)明者錢文生 申請人:上海華虹Nec電子有限公司