專利名稱：高電子遷移率晶體管及其形成方法
技術(shù)領(lǐng)域：
本公開內(nèi)容通常涉及半導(dǎo)體結(jié)構(gòu)，更具體地來說，涉及高電子遷移率晶體管(HEMT)及用于形成高電子遷移率晶體管的方法。
背景技術(shù)：
在半導(dǎo)體技術(shù)中，由于In族-￥族(或II1-V族)半導(dǎo)體化合物的特性，使用II1-V族半導(dǎo)體化合物形成各種集成電路器件，諸如:大功率場效應(yīng)晶體管、高頻晶體管、或者高電子遷移率晶體管(HEMT)。HEMT是包含具有不同能帶隙的兩種材料之間的結(jié)(即，異質(zhì)結(jié))而非摻雜區(qū)域作為溝道的場效應(yīng)晶體管，通常對于金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MSFET)也是如此。與MOSFET相比，HEMT具有許多吸引人的性質(zhì)，包括高電子遷移率和以高頻率傳輸信號的能力等等。從應(yīng)用的觀點來看，增強型的(E型)HEMT具有許多優(yōu)點。E型HEMT允許消除負極性電壓源，并因而降低電路復(fù)雜度和成本。盡管具有上述吸引人的性質(zhì)，關(guān)于開發(fā)基于II1-V族半導(dǎo)體化合物的器件仍存在許多挑戰(zhàn)。已經(jīng)實施了各種針對這些II1-V族半導(dǎo)體化合物的結(jié)構(gòu)和材料的技術(shù)來嘗試和進一步改善晶體管器件性能。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種高電子遷移率晶體管(HEMT)，包括:第一 II1-V族化合物層；第二 II1-V族化合物層，設(shè)置在所述第
一II1-V族化合物層上方并且在組成上不同于所述第一 II1-V族化合物層，其中載流子溝道位于所述第一 πι-v族化合物層和所述第二 πι-v族化合物層之間；源極部件和漏極部件，設(shè)置在所述第二 II1-V族化合物層上方；p型層，設(shè)置在所述源極部件和所述漏極部件之間的所述第二 II1-V族化合物層的一部分上方`；柵電極，設(shè)置在所述P型層上方，其中所述柵電極包括耐熔金屬；以及耗盡區(qū)，設(shè)置在所述載流子溝道中并位于所述柵電極下方。在該HEMT中，所述P型層被配置成耗盡所述耗盡區(qū)內(nèi)的所述載流子溝道。在該HEMT中，所述P型層提升所述第一 II1-V族化合物層和所述第二 II1-V族化合物層的界面處的導(dǎo)帶E。，從而到達高于所述第一 II1-V族化合物層和所述第二 II1-V族化合物層的界面處費米能級Ef的水平。在該HEMT中，所述P型層包括至少一種金屬氧化物并且具有P型導(dǎo)電性。在該HEMT中，所述P型層的厚度在從大約3nm到大約30nm的范圍內(nèi)。在該HEMT中，所述P型層包括以下金屬或者其混合物的至少一種氧化物:N1、Zn、Fe、Sn、Cu、Al、Ga、Sr。在該HEMT 中，所述 P 型層包括:Ni0x、Zn0x、Fe0x、Sn0x、CuA102、CuGa02 或者 SrCu202。在該HEMT中，所述P型層包括多種摻雜劑，所述多種摻雜劑包括磷(P)、P2O5、砷(As)或者 Zn3As2。在該HEMT中，所述柵電極包括:鈦(Ti)、氮化鈦(TiN)、鎢鈦(TiW)、氮化鎢鈦(TiffN)、鎢(W)或者氮化鎢(WN)。在該HEMT中，所述第二 II1-V族化合物層是氮化鋁層。根據(jù)本發(fā)明的另一方面，提供了一種高電子遷移率晶體管(HEMT)，包括:氮化鎵(GaN)層，設(shè)置在襯底上方；氮化鋁(AlN)層，設(shè)置在所述GaN層上方；源極部件和漏極部件，空間隔開并設(shè)置在所述AlN層上方，其中所述AlN層在所述源極部件和所述漏極部件之間具有基本平坦的頂面；P型層的一部分，設(shè)置在所述AlN層的所述平坦的頂面上方；柵電極，設(shè)置在所述P型層的一部分上方。在該HEMT中，載流子溝道位于所述GaN層和所述AlN層之間，所述載流子溝道包括所述柵電極下方的耗盡區(qū)。在該HEMT中，所述襯底包括硅襯底。在該HEMT中，所述AlN層的厚度在從大約2nm到大約20nm的范圍內(nèi)。在該HEMT中，所述ρ型層包括至少一種金屬氧化物并具有P型導(dǎo)電性。在該HEMT中，所述ρ型層包括以下金屬或者其混合物的至少一種氧化物:N1、Zn、Fe、Sn、Cu、Al、Ga、Sr。在該HEMT 中，所述 ρ 型層:包括 Ni0x、Zn0x、Fe0x、Sn0x、CuA102、CuGa02 或者 SrCu202。在該HEMT中，所述ρ型層包括多種摻雜劑，所述多種摻雜劑包括磷(P)、P2O5、砷(As)或者 Zn3As2。在該HEMT中，所述源極部件和所述漏極部件中的每一個都不含Au，但包含Al、Ti或者Cu。根據(jù)本發(fā)明的又一方面，提供了一種形成高電子遷移率晶體管(HEMT)的方法，所述方法包括:在第一 II1-V族化合物層上方外延生長第二 II1-V族化合物層，其中載流子溝道位于所述第一 II1-V族化合物層和所述第二 II1-V族化合物層之間；在所述第二 II1-V族化合物上方形成源極部件和漏極部件；在所述源極部件和所述漏極部件之間的所述第二II1-V族化合物層的一部分上方沉積P型層；在所述P型層的一部分上方形成柵電極。


根據(jù)以下的詳細描述和附圖，可以理解本公開內(nèi)容的各個方面。應(yīng)該強調(diào)的是，根據(jù)工業(yè)中的標準實踐，各個部件并沒有按照比例繪制。實際上，為了討論清楚，各個部件的尺寸可以任意增大或者減小。圖1是根據(jù)本公開內(nèi)容的一個或者多個實施例的具有高電子遷移率晶體管(HEMT)的半導(dǎo)體結(jié)構(gòu)的橫截面圖。圖2A示出沿著可比較的HEMT的能帶隙的示圖。圖2B示出沿圖1中示出的HEMT的能帶隙的示圖。圖3是根據(jù)本公開內(nèi)容的一個或者多個實施例的形成具有HEMT的半導(dǎo)體結(jié)構(gòu)的方法的流程圖。圖4至11是根據(jù)圖3的方法的一個或者多個實施例的處于各個制造階段的具有HEMT的半導(dǎo)體結(jié)構(gòu)的橫截面圖。圖12至14是根據(jù)圖3的方法的一個或者多個實施例的處于各個制造階段的具有HEMT的半導(dǎo)體結(jié)構(gòu)的橫截面圖。
具體實施例方式以下詳細討論了示例性實施例的制造和使用。然而，應(yīng)該理解，本公開內(nèi)容提供了許多能夠在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的發(fā)明概念。所討論的具體實施例僅僅是示例性的而并不限制本公開內(nèi)容的范圍。通過在芯片區(qū)域之間的劃片槽在襯底上方標記多個半導(dǎo)體芯片區(qū)域。襯底經(jīng)過清洗、分層、圖案化、刻蝕和摻雜的多種步驟以形成集成電路。術(shù)語“襯底”此處通常指的是在其上形成各種層和器件結(jié)構(gòu)的塊狀襯底。在一些實施例中，塊狀襯底包括硅或者化合物半導(dǎo)體，諸如GaAs、InP、Si/Ge或者SiC。這種層的實例包括:介電層、摻雜層、多晶硅層或者導(dǎo)電層。器件結(jié)構(gòu)的實例包括:晶體管、電阻器和/或電容器，器件結(jié)構(gòu)可以通過互連層互連到其他集成電路。圖1是根據(jù)本公開內(nèi)容的一個或者多個實施例的具有高電子遷移率晶體管(HEMT)的半導(dǎo)體結(jié)構(gòu)100的橫截面圖。參考圖1，示出了具有HEMT的半導(dǎo)體結(jié)構(gòu)100。半導(dǎo)體結(jié)構(gòu)100包括襯底102。在本實例中，襯底102包括硅襯底。在一些實施例中，襯底102包括碳化硅(SiC)襯底或者藍
寶石襯底。半導(dǎo)體結(jié)構(gòu)100還包括異質(zhì)結(jié)，形成在兩種不同的半導(dǎo)體材料層(例如，具有不同能帶隙的材料層)之間。例如，半導(dǎo)體結(jié)構(gòu)100包括非摻雜窄能帶隙的溝道層和寬能帶隙的η型施主供給層。在至少一個實施例中，半導(dǎo)體結(jié)構(gòu)100包括:第一 II1-V族化合物層(或者稱作溝道層)104，形成在襯底102上方；和第二 II1-V化合物層(或者稱作施主供給層)106，形成在溝道層104上方。溝道層104和施主供給層106是由在元素周期表中的II1-V族元素制成的化合物。然而，溝道層104和施主供給層106在組成上彼此不同。溝道層104是非摻雜層或者非有意摻雜(WD)層。在半導(dǎo)體結(jié)構(gòu)100的本實例中，溝道層104包括氮化鎵(GaN)層(也稱作GaN層104)。在本實施例中，施主供給層106包括氮化鋁(AlN)層(也稱作AlN層106)。GaN層104和AlN層106彼此直接接觸。在一些實施例中，溝道層104包括GaAs層或者InP層。在一些實施例中，施主供給層106包括AlGaAs層、AlGaN或者AlInP層。在AlN層106和GaN層104之間存在能帶隙不連續(xù)。來自AlN層106中的壓電效應(yīng)的電子落入GaN層104中，在GaN層104中創(chuàng)建高遷移率的導(dǎo)電電子的薄層108。這個薄層108也稱作二維電子氣(2-DEG)，并且形成載流子溝道(也稱作載流子溝道108)。2-DEG的薄層108位于AlN層106和GaN層104的界面處。這樣，由于GaN層104是非摻雜層或者非有意摻雜層，并且電子能夠自由地移動而不會碰撞或大大減少了與雜質(zhì)的碰撞，所以載流子溝道具有高電子遷移率。GaN層104是非摻雜層?？蛇x地,GaN層104是非有意摻雜層,例如，由于用于形成GaN層104的前體(precursor)而輕摻雜有η型摻雜劑。在至少一個實例中,GaN層104的厚度在從大約0.5微米到大約10微米的范圍內(nèi)。AlN層106是有意摻雜層。在至少一個實施例中，AlN層106的厚度在從大約2納米(nm)到大約20nm的范圍內(nèi)。與其它施主供給層(諸如AlGaAs層、AlGaN層或者AlInP層)相比，AlN層106與GaN層104的晶格失配大于其它施主供給層與GaN層的晶格失配。因此，AlN層106可以使用相對較薄的厚度，來在載流子溝道108中創(chuàng)建與其它施主供給層相同的2-DEG濃度。更薄的AlN層有助于稍后形成的柵電極更靠近載流子溝道108并提高柵極控制能力。此外，AlN層可以減小載流子溝道108中的電子散射效應(yīng)并使載流子遷移
率更高。半導(dǎo)體結(jié)構(gòu)100還包括:介電保護層110，設(shè)置在AlN層106的頂面107上方。介電保護層110進一步包括:多個開口，多個開口暴露用于柵電極形成和源極部件/漏極部件形成的AlN層106的一部分。介電保護層110在具有等離子體的后續(xù)工藝中保護下面的AlN層106免遭破壞。半導(dǎo)體結(jié)構(gòu)100還包括源極部件和漏極部件，設(shè)置在第二 II1-V族化合物層106 (例如，AlN層106)上方并配置成電連接至載流子溝道108。第二 II1-V族化合物層106在源極部件和漏極部件之間具有基本上平坦的頂面。源極部件和漏極部件中的每一個都包括:對應(yīng)的金屬間化合物112。在至少一個實例中，金屬間化合物112不含金(Au)但包括Al、Ti或者Cu。在至少另一個實例中，金屬間化合物112不含八11并且包括41隊11隊41311或者 AlTi2N15在一些實施例中，金屬間化合物112形成在介電保護層110的開口中，至少部分地嵌AlN層106中并覆蓋介電保護層110的一部分。從而，金屬間化合物112具有非平坦的頂面。金屬間化合物112具有頂部寬度WT和底部寬度WB。頂部寬度WT大于底部寬度WB。在一些實施例中，金屬間化合物112部分地嵌AlN層106中并且未覆蓋介電保護層110的一部分。頂部寬度Wt和底部寬度Wb基本相同。在一些實施例中，金屬間化合物112至少部分地嵌AlN層106中和GaN層104的頂部。在一些實施例中，通過在AlN層106的凹部中構(gòu)造圖案化的金屬層而形成金屬間化合物112。然后，對圖案化的金屬層施加熱退火工藝使得金屬層、AlN層106和GaN層104發(fā)生反應(yīng)以形成金屬間化合物112。金屬間化合物112與載流子溝道108接觸，該載流子溝道108位于AlN層106和GaN層104的界面處。由于在AlN層106中形成凹部，金屬間化合物112中的金屬元素擴散到AlN層106和GaN層104的更深位置處。金屬間化合物112改善了電連接并且形成源極/漏極部件和載流子溝道108之間的歐姆接觸。半導(dǎo)體結(jié)構(gòu)100進一步包括隔離區(qū)116，該隔離區(qū)116位于第一 II1-V族化合物層104和第二 II1-V族化合物層106中。隔離區(qū)116將結(jié)構(gòu)100中的HEMT與襯底102中的其它器件隔離。在至少一個實例中，隔離區(qū)116包括具有各種氧或者氮的摻雜區(qū)。保護層114設(shè)置在介電保護層110和金屬間化合物112的頂面上方。保護層114進一步包括開口，該開口與介電保護層Iio中的開口對準。保護層114中的開口和介電保護層110中的開口的組合開口暴露用于柵電極形成的AlN層106的一部分。保護層114覆蓋源極部件和漏極部件，并保護源極部件/漏極部件免于在形成隔離區(qū)116的退火處理工藝中暴露。半導(dǎo)體結(jié)構(gòu)100進一步包括P型層120。沿著保護層114和介電保護層110的組合開口的內(nèi)表面，將P型層120設(shè)置在AlN層106的暴露部分上方，并且覆蓋保護層114的一部分。在至少一個實例中，P型層120的厚度在從大約3nm到大約30nm的范圍內(nèi)。在一些實例中，P 型層 120 包括:Ni0x、Zn0x、Fe0x、Sn0x、CuAlO2'CuGaO2 或者 SrCu2O20 X 在大約 I到大約2的范圍內(nèi)。ρ型層120包含點缺陷,例如ZnOx具有Zn間隙(Zn interstitials)和氧空缺(oxygen vacancies)。點缺陷產(chǎn)生電子空穴,并且引起P型層120的p型導(dǎo)電性。P型層120耗盡組合的開口下方的載流子溝道108中的電子。在至少一個實例中，P型層120的厚度在從大約3nm到大約30nm的范圍內(nèi)。當厚度小于3nm時，p型層不能耗盡載流子溝道108。難以產(chǎn)生增強型HEMT。當P型層的厚度大于30nm時，盡管在操作中施加高的正向柵極電壓可能完全耗盡載流子溝道108。難以導(dǎo)通該HEMT的載流子溝道108。在一個實施例中，P型層120進一步包括大量摻雜劑，從而引起P型層120內(nèi)的電子空穴密度在每cm3大約IO17到大約IO19的范圍內(nèi)。摻雜劑增加了 P型層120的p型導(dǎo)電性，并進一步耗盡載流子溝道108中的電子。在一些實例中，摻雜劑包括磷(Ρ)、Ρ205、砷(As)
省.ZllgASgo半導(dǎo)體結(jié)構(gòu)100還包括:柵電極124，設(shè)置在源極部件和漏極部件之間的AlN層106上方的組合開口中。柵電極124包括導(dǎo)電材料層，被配置為用于電壓偏置并與載流子溝道108電連接。在各種實例中，導(dǎo)電材料層包括:耐熔金屬或者其化合物，例如鈦、氮化鈦(TiN)、鎢鈦(TiW)、氮化鎢鈦(TiWN)、鎢(W)或者氮化鎢(WN)。在至少另一個實例中，導(dǎo)電材料層包括鎳(Ni)、金(Au)或者銅(Cu)。在至少一個實例中，柵電極124設(shè)置在AlN層106上的組合開口中的P型層120上方。去除柵電極124未覆蓋的p型層120以防止耗盡在柵電極124區(qū)域外部的載流子溝道108中的電子。P型層120和柵電極124的邊緣基本對準。P型層120還用作這種半導(dǎo)體結(jié)構(gòu)100的柵極絕緣體。在柵電極124和施主供給層106之間存在P型層120構(gòu)造了金屬-絕緣體-半導(dǎo)體高電子遷移率晶體管(MIS-HEMT)。在操作MIS-HEMT的過程中，電子在源極部件和漏極部件之間的載流子溝道108中流動。在一些實施例中，將電子注入柵電極124中。P型層120設(shè)置了更高的勢壘高度以防止電子穿透P型層120到達柵電極124。從而，P型層120提供了進一步的隔離以防止結(jié)構(gòu)100中HEMT的柵極泄漏。半導(dǎo)體結(jié)構(gòu)100還包括:耗盡區(qū)122，位于保護層114和介電保護層110的組合開口下方的載流子溝道108中。由于耗盡區(qū)122的存在載流子溝道108通常為常斷模式(normally-off)。在圖1的實施例中,施加正向柵極電壓以導(dǎo)通(turn on)這種HEMT的載流子溝道108。在圖1的實施例中，這種HEMT也稱作增強型HEMT，增強型HEMT與耗盡型HEMT相反。耗盡型HEMT具有常通(normally-on)的載流子溝道并且施加負向柵極電壓以斷開(turn off)載流子溝道。在上述實施例中，柵電極124、源極部件/漏極部件和GaN層104中的載流子溝道108被配置為晶體管。當施加電壓給柵疊層時，調(diào)節(jié)晶體管的器件電流。圖2A是沿著可比較的HEMT的能帶隙圖，其中，可比較的HEMT具有直接位于GaN層的頂面上方的AlN層。在AlN層和GaN層的界面121處的導(dǎo)帶(Conductance band)Ec低于費米能級Ef。2-DEG的薄層出現(xiàn)在界面121處，因此構(gòu)成常通溝道。這種傳統(tǒng)的HEMT是耗盡型HHMT。圖2B示出沿著圖1示出的半導(dǎo)體結(jié)構(gòu)100的HEMT的能帶隙圖。在半導(dǎo)體結(jié)構(gòu)100的HEMT的至少該實例中，AlN層位于GaN層上方，p型層直接位于AlN層的頂面上方。由于P型層的存在，與可比較的HEMT相比，在AlN層和GaN層的界面處(如所示的在位置123處)的導(dǎo)帶E。被提升。在該界面處(如所示的在位置123處)，導(dǎo)帶E。高于費米能級Ef0 2-DEG的薄層在該界面處消失，因此構(gòu)成了常斷溝道。施加正向柵極電壓以導(dǎo)通這種增強型HEMT的載流子溝道。圖3是根據(jù)本公開內(nèi)容的一個或者多個實施例的形成具有HEMT的半導(dǎo)體結(jié)構(gòu)的方法300的流程圖?，F(xiàn)在參考圖3的方法300的流程圖，在操作301處，提供第一 II1-V族化合物層。在襯底上方形成第一 II1-V族化合物層。接下來，方法300繼續(xù)操作302，其中在第一 II1-V族化合物層上方外延生長第二 II1-V族化合物層。方法300繼續(xù)操作303，其中在第二 II1-V族化合物層上方形成源極部件和漏極部件。方法300繼續(xù)操作304，其中在源極部件和漏極部件之間的第二 II1-V族化合物層的一部分上方沉積P型層。方法300繼續(xù)操作305，其中在ρ型層上方形成柵電極。應(yīng)該注意，在圖3的方法之前、之中或者之后可以提供額外工藝。圖4至11是根據(jù)圖3的方法300的各種實施例的具有處于各個制造階段的HEMT的半導(dǎo)體結(jié)構(gòu)100的橫截面圖。為更好地理解本公開內(nèi)容的發(fā)明概念，已簡化了各個附圖。參考圖4，該圖示出了在實施方法300中的操作301和302之后的半導(dǎo)體結(jié)構(gòu)100的襯底102的一部分的放大橫截面圖。在一些實施例中，襯底102包括碳化硅(SiC)襯底、藍寶石襯底或者硅襯底。在襯底102上方形成第一 II1-V族化合物層104，也稱作溝道層。在圖4至圖11的實施例中，第一 II1-V族化合物層104指的是氮化鎵(GaN)層(也稱作GaN層104)。在一些實施例中，通過使用含鎵前體和含氮前體的金屬有機汽相外延(MOVPE)來外延生長氮化鎵層104。含鎵前體包括:三甲基鎵(TMG)、三乙基鎵(TEG)、或者其它適當?shù)幕瘜W(xué)物質(zhì)。含氮前體包括氨(NH3)、叔丁胺(TBAm)、苯肼或者其他適當?shù)幕瘜W(xué)物質(zhì)。在圖4至圖11的實施例中，GaN層104的厚度在從大約0.5微米到大約10微米的范圍內(nèi)。在其它實施例中，第一 II1-V族化合物層104可以包括GaAs層或者InP層。在第一 II1-V族化合物層104上方生長第二 II1-V族化合物層106，也稱作施主供給層。在第一 II1-V族化合物層104和第二 II1-V族化合物層106之間限定界面。2-DEG的載流子溝道108位于第一 II1-V族化合物層104和第二 II1-V族化合物層106的該界面處。在至少一個實施例中，第二族II1-V族化合物層106指的是氮化鋁(AlN)層(也稱作AlN層106)。在圖4至圖11的實施例中，通過使用含鋁前體和含氮前體的MOVPE在GaN層104上方外延生長AlN層106。含鋁前體包括三甲基鋁(TMA)、三乙基鋁(TEA)、或者其他適當?shù)幕瘜W(xué)物質(zhì)。含氮前體包括:氨(NH3)、叔丁胺(TBAm)、苯肼或者其他適當?shù)幕瘜W(xué)物質(zhì)。在圖4至圖11的實施例中，AlN層106的厚度在從大約2納米到大約20納米的范圍內(nèi)。在其他實施例中，第二 II1-V族化合物層106包括=AlGaAs層、AlGaN層或者AlInP層。在實施操作301和302之后，在第二 II1-V族化合物層106的頂面107上方沉積介電保護層110。介電保護層110的厚度在從大約IOOA到大約5000A的范圍內(nèi)。在一些實施例中，介電保護層110包括SiO2或者Si3N4。在至少一個實例中，介電保護層是Si3N4并且通過實施低壓化學(xué)汽相沉積(LPCVD)方法(不具有使用SiH4和NH3氣體的等離子體)形成。操作溫度在從大約650°C到大約800°C的范圍內(nèi)。操作壓力在大約0.1托和大約I托的范圍內(nèi)。介電保護層110保護下面的第二 II1-V族化合物層106以免在具有等離子體的后續(xù)工藝過程中被破壞。接下來，通過光刻和刻蝕工藝限定介電保護層110中的兩個開口109以暴露第二 II1-V族化合物層106的一部分。再次參考圖3，方法300繼續(xù)操作303。圖5和圖6示出了用于形成源極部件/漏極部件的制造階段的橫截面圖。在圖5中，金屬層沉積在介電保護層110上方，過填充開口 109并與第二 II1-V族化合物層106接觸。在金屬層的一部分上方形成光刻膠層(未不出)，并對該光刻膠層進行曝光和顯影，以在開口 109上方形成部件。通過反應(yīng)離子刻蝕(RIE)工藝去除光刻膠層的部件未覆蓋的金屬層的一部分，該反應(yīng)離子刻蝕工藝向下刻蝕金屬層的暴露部分，從而到達下面的介電保護層110。通過蝕刻工藝生成金屬部件111。在形成金屬部件111之后，去除光刻膠層。介電保護層110保護下面的第二 II1-V族化合物層106以免在形成金屬部件111的蝕刻工藝過程中被破壞。在蝕刻工藝過程中不會影響第二 II1-V族化合物層106下方的2-DEG的載流子溝道108中的載流子。對半導(dǎo)體結(jié)構(gòu)100的電性能產(chǎn)生積極影響。因而，整體組件的成品率(yield)提聞。在一些實施例中，金屬部件111的金屬層包括一種或多種導(dǎo)電材料。在至少一個實例中，金屬層不含金(Au)但包含鈦(Ti)、氮化鈦(TiN)或者鋁銅(AlCu)合金。在至少另一個實例中，金屬層包括:底部Ti/TiN層、覆蓋底部Ti/TiN層的AlCu層和覆蓋AlCu層的頂部Ti層。金屬層的形成方法包括原子層沉積(ALD)工藝或者物理汽相沉積(PVD)工藝。在金屬部件111中不使用Au，由于消除了在硅制造工藝中使用Au的污染問題，所以在硅襯底上方的集成電路的生產(chǎn)線中也實施方法300。在至少一個實例中，在開口 109的內(nèi)表面上方和介電保護層110的頂面的一部分上方形成金屬部件111。在開口 109內(nèi)的金屬部件111和介電保護層110上方的金屬部件111之間存在階梯高度差。從而，金屬部件111具有非平坦的頂面。金屬部件111具有頂部寬度Wt和底部寬度WB。頂部寬度Wt大于底部寬度WB。在至少另一個實例中，金屬部件111在AlN層106上方的開口 109內(nèi)并且未覆蓋介電保護層110的一部分。頂部寬度Wt和底部寬度Wb基本相同。圖6是在金屬部件111上方實施熱退火工藝之后的半導(dǎo)體結(jié)構(gòu)100的橫截面圖。在一些實施例中，對金屬部件111實施熱退火工藝使得每個金屬部件111、第二 II1-V族化合物層106和/或第一 II1-V族化合物層104發(fā)生反應(yīng)以形成金屬間化合物112。金屬間化合物112被配置為用于有效電連接至載流子溝道108的源極部件/漏極部件。作為至少一個實例，將快速熱退火(RTA)裝置和工藝用于熱退火。在從大約800°C到大約1100°C的范圍內(nèi)的退火溫度下進行熱退火。在至少一個實例中，金屬間化合物112不含Au但包括Al、Ti或者Cu。在至少另一個實例中，金屬間化合物112不含Au但包含AIN、TiN, Al3Ti或者AlTi2N。在至少一個實例中，金屬間化合物112至少部分地嵌入AlN層106中并位于介電保護層110的頂面的該部分上方。開口 109內(nèi)金屬間化合物112和介電保護層110上方的金屬間化合物112的階梯高度差導(dǎo)致金屬間化合物112的非平坦頂面。金屬間化合物112具有頂部寬度Wt和底部WB。頂部寬度Wt大于底部寬度WB。在至少另一個實例中，金屬間化合物112部分地嵌入AlN層106中并且未覆蓋介電保護層Iio的頂面的該部分。頂部寬度Wt和底部寬度Wb基本相同。圖7是在介電保護層110和金屬間化合物112的頂面上方沉積保護層114之后的半導(dǎo)體結(jié)構(gòu)100的橫截面圖。在一些實施例中，保護層114包括諸如SiO2或者Si3N4的介電材料。在至少一個實例中，保護層114是Si3N4，并且通過等離子增強化學(xué)汽相沉積(PECVD)方法形成該保護層。保護層116的厚度在從大約100納米到大約700納米的范圍內(nèi)。圖8示出在第一 II1-V族化合物層104和第二 II1-V族化合物層106中形成隔離區(qū)116之后的半導(dǎo)體結(jié)構(gòu)100。隔離區(qū)116將半導(dǎo)體結(jié)構(gòu)100中的HEMT與襯底102中的其它器件隔離。在至少一個實例中，通過利用各種氧或者氮的注入工藝形成隔離區(qū)116。保護層114覆蓋源極部件和漏極部件，并防止在用于形成隔離區(qū)116的注入工藝之后的退火工藝過程中暴露源極部件/漏極部件。圖9示出在形成保護層114和介電保護層110中的組合開口 118之后的半導(dǎo)體結(jié)構(gòu)100。在保護層114的頂面上方形成圖案化掩膜層(未示出)并且實施蝕刻工藝以去除保護層114和介電保護層110的一部分。開口 118暴露第二 II1-V族化合物層106的頂面107的一部分。第二 II1-V族化合物層106的暴露部分在金屬間化合物112之間具有基本平坦的頂面。將開口 118配置為稍后形成柵電極的位置。再次參考圖3，方法300繼續(xù)操作304。圖10示出用于在源極部件和漏極部件之間的第二 II1-V族化合物層106的一部分上方沉積P型層120的橫截面圖。在保護層114上方、沿著組合開口 118的內(nèi)表面并在第二 II1-V族化合物層106的暴露部分上方沉積P型層120。還在源極部件/漏極部件上方沉積P型層120。P型層120的厚度范圍在從大約3nm到大約30nm之間。在一些實例中，ρ型層120包括某些金屬氧化物。用于P型層120的金屬氧化物的實例包括:N1、Zn、Fe、Sn、Cu、Al、Ga、Sr及其混合物的氧化物。在一些實施例中，P型層120包括NiOx、ZnOx, FeOx, SnOx, CuAlO2, CuGaO2或者SrCu202。X在大約I到大約2的范圍內(nèi)。在至少一個實例中，ρ型層120是NiOx。通過利用鎳靶材的噴濺沉積來形成鎳層。然后，實施氧化工藝，以將鎳層轉(zhuǎn)化成NiOx。在其它實施例中，通過原子層沉積(ALD)方法或者等離子體增強化學(xué)汽相沉積(PECVD)方法來形成P型層120。ρ型層120包含點缺陷，例如，ZnOx具有Zn間隙和氧空缺。點缺陷產(chǎn)生電子空穴并引起P型層120的P型導(dǎo)電型。P型層120將組合開口 118下方的第一 II1-V族化合物層104和第二 II1-V族化合物層106的界面處(如所示的位置123)的導(dǎo)帶E。提升到高于第一 II1-V族化合物層和第二 II1-V族化合物層的界面處的費米能級Ef的水平。組合開口118下方的載流子溝道108中的電子被耗盡。從而，產(chǎn)生載流子溝道108中的耗盡區(qū)122。將結(jié)構(gòu)100中的HEMT從耗盡型HEMT轉(zhuǎn)換為增強性HEMT。載流子溝道108變成常斷模式，并且施加正向柵極電壓以導(dǎo)通這種增強型HEMT的載流子溝道108。在至少一個實施例中，還利用多種摻雜劑處理ρ型層120，摻雜劑包括:磷(P)、P2O5、砷(As)或者Zn3As215接下來，實施退火工藝以在溫度范圍為大約600°C到大約900°C之間的氮環(huán)境中激活摻雜劑。P型層120中的摻雜劑引起電子空穴密度達到每cm3大約IO17到IO19的范圍。電子空穴增加了 ρ型層120的ρ-型導(dǎo)電型并進一步耗盡載流子溝道108的耗盡區(qū)122中的電子。再次參考圖3，方法300繼續(xù)操作305。圖11示出了在ρ型層120上方形成柵電極 124。在一個實例中，在P型層120上方沉積柵電極層并且過填充組合開口 118。對柵電極層實施光刻和蝕刻工藝以限定在源極部件和漏極部件之間的柵電極124。去除柵電極124未覆蓋的ρ型層120以防止耗盡柵電極124區(qū)域外部的載流子溝道108中的電子。ρ型層120和柵電極124的邊緣基本對準。在各個實例中，柵電極層包括耐熔金屬或者其化合物，例如鈦、氮化鈦(TiN)、鎢鈦(TiW)、氮化鎢鈦(TiWN)、鎢(W)或者氮化鎢(WN)。通過使用耐熔金屬或化合物，能夠在硅襯底上方的集成電路的生產(chǎn)線中實施方法300。消除了由于在硅制造工藝過程中的不適當?shù)牟牧蠈?dǎo)致的污染問題。在至少另一個實例中，柵電極層包括鎳(Ni)、金(Au)或者銅(Cu)。圖12至14是根據(jù)圖3的方法300的各個實施例的處于各個制造階段的橫截面圖。具體地，根據(jù)圖12至14的不同實施例，示出了與圖4至6相關(guān)聯(lián)的操作303。在圖12中，通過適當?shù)墓饪毯臀g刻工藝形成介電保護層110的開口 109以暴露第
二II1-V族化合物層106的頂面107的多個部分。然后，通過適當工藝(例如反應(yīng)離子刻蝕(RIE))去除通過開口 109的第二 II1-V族化合物層106的暴露部分，從而形成在第二II1-V族化合物層106(即AlN層106)中的每個開口 109內(nèi)的凹部。在至少一個實施例中，通過等離子體工藝(例如氯氣(Cl2)環(huán)境)來刻蝕AlN層106。在至少另一個實施例中，用氬(Ar)濺射工藝去除AlN層106。在至少一個實例中，凹部延伸的深度D為第二 II1-V族化合物層106的厚度的大約10%至100%。在至少另一個實例中，凹部進一步延伸進入第一 II1-V族化合物層104 (即GaN層104)。第二 II1-V族化合物層106和第一 II1-V族化合物層104中的凹部的深度為第二 II1-V族化合物層106的厚度的大約100%至190%?？梢哉J為，在等離子體環(huán)境中的第二 II1-V族化合物層106的凹部蝕刻工藝產(chǎn)生了第二 II1-V族化合物層106和第一 II1-V族化合物層104中的氮(N)空缺。N空缺增加了載流子使得器件的電性能得到改善。在圖13中，金屬層沉積在介電保護層110上方，設(shè)置在開口 109的內(nèi)表面上方以及凹部上方，并該金屬層與凹部的底面接觸。在金屬層上方形成光刻膠層(未示出)，并對該光刻膠層進行曝光和顯影，以形成位于開口 109上方的部件。通過反應(yīng)離子刻蝕(RIE)工藝去除光刻膠層的部件未覆蓋的金屬層，該反應(yīng)離子蝕刻工藝向下刻蝕金屬層的暴露部分以到達下面的介電保護層110。通過蝕刻工藝產(chǎn)生金屬部件111。在形成金屬部件111之后去除光刻膠層。金屬部件111至少部分地嵌入第二 II1-V族化合物層106和介電保護層110的凹部中。在圖14中，對金屬部件111實施熱退火工藝，使得每個金屬部件111、第二 II1-V族化合物層106和第一 II1-V族化合物層104發(fā)生反應(yīng)以形成金屬間化合物112。優(yōu)選地，在凹部蝕刻工藝之后，凹部的形成減小了第二 II1-V族化合物層106的剩余厚度。在一些實施例中，在該退火工藝中所形成的金屬間化合物112中的金屬元素擴散進入第二 II1-V族化合物層106和第一 II1-V族化合物層104的更深位置處。在一些實施例中，金屬間化合物112改善電連接并且形成源極部件/漏極部件和載流子溝道108之間的歐姆接觸。將本公開內(nèi)容的各個實施例用于提高具有高電子遷移率晶體管(HEMT)的半導(dǎo)體結(jié)構(gòu)的性能。例如，按照傳統(tǒng)方法，刻蝕第二 II1-V族化合物層106的一部分以形成用于增強型HEMT的柵極形成的凹部。在刻蝕凹部的過程中，同一襯底102上方半導(dǎo)體芯片區(qū)之間的刻蝕均勻性難以控制。不能精確控制同一半導(dǎo)體芯片區(qū)或者同一襯底102中的每個HEMT的電性能。在本公開內(nèi)容中，第二 II1-V族化合物層106上方的P型層120耗盡增強型HEMT的載流子溝道108中的電子。均勻形成同一襯底102上方的半導(dǎo)體芯片區(qū)之間的每個開口118中的P型層120。P型層120消除了傳統(tǒng)方法中的缺點。P型層120還用作柵極絕緣體以提供結(jié)構(gòu)100中的HEMT的更低的柵極泄漏。金屬間化合物112不含Au但包含Al、Ti或者Cu。在金屬間化合物112中不使用Au，由于消除了硅制造工藝中的Au的污染問題，所以在硅襯底上方的集成電路的生產(chǎn)線中實施方法300。與在源極部件/漏極部件中具有Au的HEMT相比，降低了根據(jù)本申請的用于制造HEMT的成本。在同一生產(chǎn)線上實施II1-V族半導(dǎo)體化合物工藝和硅制造工藝，從而增強了用于該生產(chǎn)線的不同產(chǎn)品的靈活性。本公開內(nèi)容的一個方面描述了高電子遷移率晶體管(HEMT)。HEMT包括第一 II1-V族化合物層。第二 II1-V族化合物層設(shè)置在第一 II1-V族化合物層上方，并且在組成上不同于第一 II1-V族化合物層。載流子溝道位于第一 II1-V族化合物層和第二 II1-V族化合物層之間。源極部件和漏極部件設(shè)置在第二 II1-V族化合物層上方。P型層設(shè)置在源極部件和漏極部件之間的第二 II1-V族化合物層的一部分上方。柵電極設(shè)置在P型層上方。柵電極包括耐熔金屬。耗盡區(qū)設(shè)置在載流子溝道中并位于柵電極下方。本公開內(nèi)容的另一個方面描述了高電子遷移率晶體管(HEMT)。HEMT包括設(shè)置在襯底上方的氮化鎵(GaN)層。氮化鋁(AlN)設(shè)置在GaN層上方。源極部件和漏極部件空間隔開并設(shè)置在AlN層上方。AlN層在源極部件和漏極部件之間具有基本平坦的頂面。ρ型層的一部分設(shè)置在AlN層的平坦頂面上方。柵電極設(shè)置在ρ型層的該部分上方。本公開內(nèi)容還描述了一種形成高電子遷移率晶體管(HEMT)的方法的一方面。該方法包括在第一 II1-V族化合物層上方外延生長第二 II1-V族化合物層。載流子溝道位于第一 II1-V族化合物層和第二 II1-V族化合物層之間。在第二 II1-V族化合物上方形成源極部件和漏極部件。在源極部件和漏極部件之間的第二 II1-V族化合物層的一部分上方沉積P型層。在P型層的一部分上方形成柵電極。盡管已經(jīng)詳細地描述了本實施例及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變、替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明的公開內(nèi)容，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實施例基本相同的功能或獲得基本相同結(jié)果的工藝、機器、制造、材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。
權(quán)利要求
1.一種高電子遷移率晶體管(HEMT)，包括: 第一 II1-V族化合物層； 第二 II1-V族化合物層，設(shè)置在所述第一 II1-V族化合物層上方并且在組成上不同于所述第一 II1-V族化合物層，其中載流子溝道位于所述第一 II1-V族化合物層和所述第二II1-V族化合物層之間； 源極部件和漏極部件，設(shè)置在所述第二 II1-V族化合物層上方； P型層，設(shè)置在所述源極部件和所述漏極部件之間的所述第二 II1-V族化合物層的一部分上方； 柵電極，設(shè)置在所述P型層上方，其中所述柵電極包括耐熔金屬；以及 耗盡區(qū)，設(shè)置在所述載流子溝道中并位于所述柵電極下方。
2.根據(jù)權(quán)利要求1所述的HEMT，其中，所述P型層被配置成耗盡所述耗盡區(qū)內(nèi)的所述載流子溝道。
3.根據(jù)權(quán)利要求1所述的HEMT，其中，所述ρ型層提升所述第一II1-V族化合物層和所述第二 II1-V族化合物層的界面處的導(dǎo)帶E。，從而到達高于所述第一 II1-V族化合物層和所述第二 II1-V族化合物層的界面處費米能級Ef的水平。
4.根據(jù)權(quán)利要求1所述的HEMT，其中，所述ρ型層包括至少一種金屬氧化物并且具有P型導(dǎo)電性。
5.根據(jù)權(quán)利要求1所述的HEMT,其中,所述ρ型層的厚度在從大約3nm到大約30nm的范圍內(nèi)。
6.根據(jù)權(quán)利要求1所述的HEMT，其中，所述ρ型層包括以下金屬或者其混合物的至少一種氧化物:N1、Zn、Fe、Sn、Cu、Al、Ga、Sr。
7.根據(jù)權(quán)利要求1所述的HEMT，其中，所述ρ型層包括:Ni0x、Zn0x、Fe0x、Sn0x、CuA102、CuGaO2 或者 SrCu2O2。
8.根據(jù)權(quán)利要求1所述的HEMT，其中，所述ρ型層包括多種摻雜劑，所述多種摻雜劑包括磷(P)、P2O5、砷(As)或者 Zn3As2O
9.一種高電子遷移率晶體管(HEMT)，包括: 氮化鎵(GaN)層，設(shè)置在襯底上方； 氮化鋁(AlN)層，設(shè)置在所述GaN層上方； 源極部件和漏極部件，空間隔開并設(shè)置在所述AlN層上方，其中所述AlN層在所述源極部件和所述漏極部件之間具有基本平坦的頂面； P型層的一部分，設(shè)置在所述AlN層的所述平坦的頂面上方； 柵電極，設(shè)置在所述P型層的一部分上方。
10.一種形成高電子遷移率晶體管(HEMT)的方法，所述方法包括: 在第一 II1-V族化合物層上方外延生長第二 II1-V族化合物層，其中載流子溝道位于所述第一 II1-V族化合物層和所述第二 II1-V族化合物層之間； 在所述第二 II1-V族化合物上方形成源極部件和漏極部件； 在所述源極部件和所述漏極部件之間的所述第二 II1-V族化合物層的一部分上方沉積P型層； 在所述P型層的一部分上方形成柵電極。
全文摘要
一種高電子遷移率晶體管(HEMT)，包括第一III-V族化合物層。第二III-V族化合物層設(shè)置在第一III-V族化合物層上方，并且在組成上不同于第一III-V族化合物層。載流子溝道位于第一III-V族化合物層和第二III-V族化合物層之間。源極部件和漏極部件設(shè)置在第二III-V族化合物層上方。p型層設(shè)置在源極部件和漏極部件之間的第二III-V族化合物層的一部分上方。柵電極設(shè)置在p型層上方。柵電極包括耐熔金屬。耗盡區(qū)設(shè)置在載流子溝道中并位于柵電極下方。還提供了高電子遷移率晶體管及其形成方法。
文檔編號H01L29/778GK103187436SQ201210129809
公開日2013年7月3日 申請日期2012年4月27日 優(yōu)先權(quán)日2011年12月28日
發(fā)明者許竣為, 余俊磊, 姚福偉, 游承儒, 楊富智, 蔡俊琳 申請人:臺灣積體電路制造股份有限公司