專(zhuān)利名稱(chēng)：形成半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造集成電路的方法。更具體地其涉及制造半導(dǎo)體器件中的互連結(jié)構(gòu)的方法。
背景技術(shù)：
由于半導(dǎo)體器件不斷增長(zhǎng)的小型化，互連介電膜中需要更低的電阻和電容，這導(dǎo)致了使用銅，而非鋁，以形成互連和通孔。鑒于干刻蝕銅的難度，當(dāng)那些結(jié)構(gòu)由銅形成時(shí)，典型地使用雙嵌入工藝。
隨著互連的線寬持續(xù)減小，需要采取額外的措施以確保包括溝槽和通孔的嵌入互連的可靠性。Brain 等人的 “Low_k Internect Stack witha Novel Self-Aligned ViaPatterning Process for 32nm High VolumeManufacturing，，IITC2009,章節(jié) 13. I (第249-251頁(yè))中公開(kāi)了一種用于在互連疊層中形成最緊密的節(jié)距(pitch)層的硬掩膜工藝，以實(shí)現(xiàn)自對(duì)準(zhǔn)通孔(SAV)的制造。在這種和其他常規(guī)的雙嵌入工藝中，首先在ILD中形成通孔，隨后是溝槽，以及然后是用金屬性的Cu阻擋層進(jìn)行襯墊以及然后用塊Cu填充通孔和溝槽，隨后是平坦化。美國(guó)專(zhuān)利No. 7067919公開(kāi)了一種嵌入互連方法，其中具有溝槽圖案的金屬掩膜形成在重疊在互連膜上的氧化膜上。通孔圖案定義在重疊在該金屬掩膜上的光刻膠層中，且刻蝕該互連膜以形成通孔。形成通孔之后，去除光刻膠膜且使用該金屬掩膜形成溝槽，隨后用銅填充該溝槽和通孔。美國(guó)專(zhuān)利No. 7524752公開(kāi)了形成溝槽和通孔之后去除金屬掩膜、用金屬填充溝槽和通孔以及隨后的化學(xué)機(jī)械拋光(CMP)。如果在填充溝槽和通孔之后由CMP去除該金屬掩膜，那么可能發(fā)生的尺寸變化據(jù)稱(chēng)會(huì)減小。但是，本發(fā)明人發(fā)現(xiàn)這些技術(shù)有各種問(wèn)題。低k膜典型地用于互連介電層以減小不必要的層間電容。另一方面，使用金屬掩膜用于形成諸如通孔或穿通孔或溝槽的開(kāi)口，以使特征自對(duì)準(zhǔn)。但是，當(dāng)使用金屬掩膜形成精細(xì)圖案時(shí)，低k膜和金屬掩膜之間存在應(yīng)力差異，導(dǎo)致這些層的界面之間的應(yīng)變，且使得難以獲得期望的具有高精度的圖案。

發(fā)明內(nèi)容
本發(fā)明提供用于制造半導(dǎo)體器件的新方法，其中第一圖案形成在金屬膜和其下面的介電層中，其中金屬膜和其下面的介電層覆在絕緣層上，絕緣層在半導(dǎo)體襯底上。第二圖案形成在絕緣層中，第二圖案至少部分地由位于金屬膜和介電層上的第一掩膜定義。然后去除金屬膜，以及使用介電層作為第二掩膜將第一圖案轉(zhuǎn)移至絕緣層。優(yōu)選地第一圖案延伸進(jìn)入絕緣層至與絕緣層中的第二圖案不同的深度。優(yōu)選實(shí)施例中，第二圖案由掩膜和金屬膜中的第一圖案的重疊輪廓定義。第一掩膜可包括光刻膠圖案層。第一圖案優(yōu)選地包括大體上互相平行布置的一系列拉長(zhǎng)的開(kāi)口，與形成在絕緣層中的溝槽相對(duì)應(yīng)。第二圖案優(yōu)選地包括與穿過(guò)絕緣層所形成的通孔相對(duì)應(yīng)的開(kāi)口陣列。在這樣的實(shí)施例中，第一圖案轉(zhuǎn)移至絕緣層作為一系列深度小于絕緣層的厚度的溝槽，以及第二圖案形成在絕緣層中作為優(yōu)選地穿過(guò)整個(gè)絕緣層的通孔陣列。優(yōu)選地，然后通過(guò)嵌入方法以銅填充根據(jù)本發(fā)明這些實(shí)施例形成的溝槽和通孔。


在閱讀下面參考附圖給出的本發(fā)明優(yōu)選實(shí)施例的具體描述之后，本發(fā)明其它的目標(biāo)、特征和優(yōu)勢(shì)將更加顯著，在附圖中圖IA和IB分別是通過(guò)根據(jù)本發(fā)明方法的優(yōu)選實(shí)施例的第一工藝階段的半導(dǎo)體器件的截面和頂視圖；圖2A和2B分別是通過(guò)圖IA和IB的半導(dǎo)體器件在后續(xù)工藝階段的截面和頂視圖； 圖3A和3B分別是通過(guò)圖2A和2B的半導(dǎo)體器件在后續(xù)工藝階段的截面和頂視圖；圖4A和4B分別是通過(guò)圖3A和3B的半導(dǎo)體器件在后續(xù)工藝階段的截面和頂視圖；圖5A和5B分別是通過(guò)圖4A和4B的半導(dǎo)體器件在后續(xù)工藝階段的截面和頂視圖；圖6A和6B分別是通過(guò)圖5A和5B的半導(dǎo)體器件在后續(xù)工藝階段的截面和頂視圖；圖7A是通過(guò)圖6A的半導(dǎo)體器件在后續(xù)工藝階段的截面視圖；圖7B是通過(guò)圖7A的半導(dǎo)體器件在后續(xù)工藝階段的截面視圖；圖8是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的總體截面示意圖；圖9A-9D示出可以在本發(fā)明的優(yōu)選實(shí)施例中使用的示例材料的化學(xué)結(jié)構(gòu)式；圖10示出可以在本發(fā)明的優(yōu)選實(shí)施例中使用的進(jìn)一步的示例材料的化學(xué)結(jié)構(gòu)式；圖IlA和IlB概念性地示出通過(guò)本發(fā)明的優(yōu)選實(shí)施例可達(dá)到的改進(jìn)的尺寸容許量;圖12A和12B是圖IlA和IlB相應(yīng)的實(shí)驗(yàn)結(jié)果圖；以及圖13示出根據(jù)本發(fā)明的實(shí)施例，相對(duì)于常規(guī)技術(shù)測(cè)得的刻蝕選擇性。
具體實(shí)施例方式現(xiàn)在這里將參考示意性的實(shí)施例描述本發(fā)明。本領(lǐng)域技術(shù)人員會(huì)意識(shí)到使用本發(fā)明教導(dǎo)可以實(shí)現(xiàn)許多替代實(shí)施方式，并且本發(fā)明不限于用于解釋目的的示例性實(shí)施例。在圖Ia中，絕緣層173已經(jīng)被形成在襯底100之上，且介電層175形成在絕緣層173上。金屬膜178形成在介電層175上，以及覆蓋金屬膜178的是光刻膠三重掩膜，光刻膠三重掩膜由光刻膠層188、SiARC層184(Si基抗反射涂層)或LTO(低溫氧化硅)和有機(jī)層181組成，有機(jī)層181優(yōu)選是有機(jī)平坦化層(OPL)，其用作不暴露的抗蝕劑。如圖Ib中所示，光刻膠層188具有溝槽圖案，圖案中的開(kāi)口暴露下面的SiARC層184。在此例中，上述互連層下面的半導(dǎo)體器件是晶體管110，其包括形成在例如硅襯底的襯底100上的器件隔離區(qū)106、絕緣層130和接觸孔135。另一包括互連165的互連層160可在絕緣層130上。蝕刻停止膜170，例如含硅和氮的膜，形成在互連層160上。絕緣層173形成在蝕刻停止膜170上。介電層175和金屬膜178以此順序作為硬掩膜層形成在絕緣層173上。絕緣層173可包括多孔的SiOCH材料。優(yōu)選地使用SiO2作為介電層175，雖然SiC、SiN或SiCN也可用于形成介電層175。金屬膜178可包括TiN、TaN或WN。因?yàn)楫?dāng)形成掩膜時(shí)，期望選擇性地從絕緣層173去除此介電層175，所以在絕緣層173中的碳含量可大于40原子百分比，如圖13中所示。 現(xiàn)在看圖2A和2B，通過(guò)光刻膠掩膜188干刻蝕Si-ARC層184、OPL層181、金屬膜178和介電層175以暴露絕緣層173。通過(guò)例如灰化去除殘留的三重掩膜層后，金屬膜178和下面的介電層175現(xiàn)在具有從掩膜188轉(zhuǎn)移的圖案，通過(guò)溝槽開(kāi)口暴露下面的絕緣層173(參見(jiàn)圖2B)。當(dāng)金屬膜178包括TiN、TaN或WN時(shí)，碳氟化物基氣體，諸如CF4/C4F8/Ar/N2/C0，優(yōu)選地用于刻蝕金屬膜178。根據(jù)本實(shí)施例，通過(guò)選擇材料和刻蝕條件，絕緣層173和介電層175之間的干刻蝕選擇性被控制在5-20的范圍內(nèi)。當(dāng)介電層175由SiO2組成時(shí)，用于刻蝕該介電層的主要刻蝕氣體選自02、N2, H2,N2/H2、NH3、C0和C02。為了避免殘留SiO，優(yōu)選地在主要刻蝕氣體中增加至少一種選自chf3、CH2F2、C4F8、CHF3、CF3I、CF4和NF3的額外氣體。額外氣體與主要?dú)怏w的比例可為0_20體積0A，優(yōu)選5-10體積％。為了實(shí)現(xiàn)高選擇性，優(yōu)選地在此刻蝕步驟使用02/CH2F2。為了減小對(duì)絕緣層173的損傷，優(yōu)選地在此刻蝕步驟使用N2/CH2F2、N2/H2/CH2F2或C02/C0/CH2F2。當(dāng)介電層175由SiC、SiN或SiCN組成時(shí)，用于SiO2的相同氣體可被使用。也可使用選自o2/c4f8、n2/c4f8、n2/h2/c4f8和co2/co/c4f8的刻蝕氣體?？勺鳛轭~外氣體的C4F8以0-20體積％的量添加?？商砑覣r以產(chǎn)生等離子體?？涛g腔的壓強(qiáng)優(yōu)選地設(shè)置為大約6. 7Pa(50mT)以及偏置功率優(yōu)選地設(shè)置為例如大約500W的源功率和大約100W的偏置功率。然后，如圖3A和3B中所示，執(zhí)行通孔光刻。三層通孔掩膜由形成在金屬膜/掩膜178上的新的OPL層182、新的SiARC層185和新的抗蝕劑膜189組成。如圖3B中所示，抗蝕劑膜189具有定義通孔圖案的開(kāi)口，其暴露下面的SiARC層185。圖3B中的虛線示出在金屬掩膜178和介電層175中的下層溝槽開(kāi)口的位置，從中可看出要形成在絕緣層173中的通孔將部分地由光刻膠掩膜189定義以及部分地由溝槽硬掩膜178/175定義，這改進(jìn)了通孔與溝槽的自對(duì)準(zhǔn)。結(jié)合溝槽光刻，然后干刻蝕上述的通孔三重掩膜。但是，在此步驟中，連續(xù)刻蝕直到實(shí)際上形成延伸穿過(guò)介電層173且到達(dá)刻蝕停止層170的通孔190，如圖4A中所示。通過(guò)灰化去除殘留的光刻膠189、SiARC層185和OPL層182之后，圖4B再次是金屬膜178的平面視圖，但是現(xiàn)在通過(guò)其開(kāi)口可看見(jiàn)部分地被刻蝕的絕緣層173以及在通孔190的底部暴露的刻蝕停止層170的區(qū)域。在根據(jù)本發(fā)明實(shí)施例工藝的此階段，通過(guò)干刻蝕或濕刻蝕從介電層175上去除了金屬層178，如圖5A和5B中所示。轉(zhuǎn)移至金屬層178的溝槽圖案被保留在介電層175中，如圖5B中所示，但是溝槽自身尚未形成在絕緣層173中。Cl2可用作刻蝕氣體以從介電層175上去除金屬膜178，因?yàn)楫?dāng)TiN用作金屬膜178時(shí)Cl2具有對(duì)金屬膜的良好的選擇性?？蛇x地或者額外地，當(dāng)TiN用作金屬膜178時(shí)，H2O2或H2O2和堿性添加劑的混合溶液可用作濕法刻蝕溶液。參考圖6A和6B，采用介電層175作為掩膜，然后溝槽186形成在絕緣層173中。此刻蝕也用于去除在通孔190的底部暴露的蝕刻停止膜170，以露出下層互連165。溝槽186和通孔190因此對(duì)準(zhǔn)，如圖6B所示。當(dāng)金屬膜178由干法刻蝕來(lái)刻蝕時(shí)，從光刻膠188的圖案化步驟到在絕緣層173中的溝槽的形成，可在相同的干刻蝕腔中執(zhí)行上述工藝。但是，也可使用具有多個(gè)腔的設(shè)備，器件在光刻膠188的圖案化和在絕緣層173中的溝槽圖案的形成的各步驟之間傳輸。
·
在絕緣層173中形成溝槽186之后，可用常規(guī)的清潔溶液如稀釋的氫氟酸或有機(jī)胺溶液執(zhí)行濕法清潔工藝。接著，如圖7A所示，如TaN的阻擋膜177形成在絕緣層173上。然后，例如通過(guò)接下來(lái)的種子(seed)金屬電鍍PVD形成優(yōu)選為Cu的金屬層180，以及通過(guò)CMP去除多余的金屬膜，如圖7B所示。圖8示意性地描繪了可通過(guò)根據(jù)本發(fā)明的方法形成的整體半導(dǎo)體器件。描繪了多個(gè)互連155，每一個(gè)由形成在絕緣層173中的至少一個(gè)通孔140和至少一個(gè)溝槽150組成。下一個(gè)互連層包括形成在絕緣層173上的蝕刻停止層192和絕緣層194 (在形成互連155之后)?；ミB196以與互連155相同的方式形成在絕緣層194中。在圖8中示出的具有多層互連的半導(dǎo)體器件通過(guò)重復(fù)地形成上述的互連而形成。圖9A-9D示出了形成多孔材料的示例性化合物，其適于用作絕緣層173、194等。這些化合物是環(huán)狀的有機(jī)硅氧烷。也可使用MPS(分子多孔硅化物)，其是由環(huán)狀的有機(jī)硅氧烷和如圖10中示出的化合物的混合形成的材料。例如在美國(guó)公布專(zhuān)利申請(qǐng)No. 2010/0219512中公開(kāi)了這些技術(shù)，在此，通過(guò)引用其全部?jī)?nèi)容而并入于此。圖IlA示意性地且為了與常規(guī)技術(shù)比較的目的，示出了當(dāng)常規(guī)地采用仍然保留的金屬膜178形成的溝槽186時(shí)的效果。圖IlB示出了當(dāng)在絕緣層173中的溝槽186形成之前去除金屬膜178時(shí)，按照本發(fā)明多個(gè)實(shí)施例的比較結(jié)果。低k膜，諸如多孔的SiOCH，通常用于絕緣層173。金屬膜178和絕緣層173之間的應(yīng)力差異隨著圖案尺寸的減小而變得更加顯著。這種應(yīng)力差異導(dǎo)致圖案“擺動(dòng)(wigging)”或“跳動(dòng)(flop over)”，如圖IlA和12A中所示。另一方面，在圖IlB中，在絕緣層173中形成溝槽186之前去除金屬掩膜178，采用僅有的介電層175作為掩膜。在此情況下，不再發(fā)生圖案“擺動(dòng)”或“跳動(dòng)”，即使減小圖案的尺寸。圖12B示出這些結(jié)果的例子。形成沒(méi)有“擺動(dòng)”或“跳動(dòng)”的精細(xì)溝槽圖案。這些實(shí)施例的另外優(yōu)點(diǎn)包括，由于在刻蝕溝槽186期間，金屬掩膜179不殘留在介電膜掩膜176上，當(dāng)通過(guò)電鍍或PVD在通孔和溝槽中填充金屬時(shí)可減小互連155的深寬比。這使得填充溝槽和通孔具有較小的空洞幾率。進(jìn)一步，由于介電層175的頂角在蝕刻溝槽186的過(guò)程中變圓，當(dāng)在電鍍銅之前形成PVD阻擋或種子膜時(shí)，減小了在介電圖案頂角處的懸突(overhang)。常規(guī)的方法典型地要求分離的刻蝕步驟以保證介電圖案的頂角處的圓形形狀，這損害絕緣層173的表面。上述的實(shí)施例提供了所需的外形，無(wú)需額外的刻蝕步驟，因此不會(huì)伴隨對(duì)絕緣層173的損害。圖13示出作為絕緣層173的碳含量的函數(shù)的絕緣層173和介電層175或金屬膜178之間的測(cè)得的刻蝕選擇性的結(jié)果。特別地，當(dāng)改變絕緣層173中的碳含量時(shí)，絕緣層173和金屬膜178之間的刻蝕選擇性關(guān)系基本上不變。另一方面，絕緣層173中的碳含量顯著地影響含二氧化硅的介電層175和絕緣層173之間的刻蝕選擇性。為了保證絕緣層173和介電層175之間的刻蝕選擇性大于5，優(yōu)選使用包括高于40原子％的碳的多孔SiOCH材料作為絕緣層173。上面參考附圖描述了本發(fā)明的實(shí)施例。但是，這些實(shí)施例是本發(fā)明的示例性描述且可采用除上述之外的各種構(gòu)造?！?br> 權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括 在金屬膜和下層介電層中形成第一圖案，所述金屬膜和所述下層介電層覆在半導(dǎo)體襯底之上的絕緣層上； 在所述絕緣層中形成第二圖案，所述第二圖案至少部分地由位于所述金屬膜和所述介電層之上的第一掩膜定義； 去除所述金屬膜；以及 使用所述介電層作為第二掩膜將所述第一圖案轉(zhuǎn)移至所述絕緣層，其中所述第一圖案延伸進(jìn)入所述絕緣層至與所述絕緣層中的所述第二圖案不同的深度。
2.根據(jù)權(quán)利要求I所述的方法，其中所述第二圖案由所述掩膜和所述金屬膜中的所述第一圖案定義。
3.根據(jù)權(quán)利要求I所述的方法，其中所述第一掩膜包括光刻膠的圖案化層。
4.根據(jù)權(quán)利要求I所述的方法，其中所述第一圖案包括大體上互相平行地布置的一系列拉長(zhǎng)的開(kāi)ロ，與形成在所述絕緣層中的溝槽相對(duì)應(yīng)。
5.根據(jù)權(quán)利要求I所述的方法，其中所述第二圖案包括與穿過(guò)所述絕緣層形成的通孔相對(duì)應(yīng)的開(kāi)ロ陣列。
6.根據(jù)權(quán)利要求I所述的方法，其中所述第一圖案被轉(zhuǎn)移至所述絕緣層作為深度小于所述絕緣層的厚度的一系列溝槽，并且其中所述第二圖案形成在所述絕緣層中作為完全穿過(guò)所述絕緣層的通孔陣列。
7.根據(jù)權(quán)利要求I所述的方法，其中在所述襯底和所述絕緣層之間存在進(jìn)ー步的互連層。
8.根據(jù)權(quán)利要求7所述的方法，其中在所述絕緣層中形成所述第一圖案之后，刻蝕所述介電層以暴露所述互連。
9.根據(jù)權(quán)利要求I所述的方法，其中所述第一圖案是溝槽并且所述第二圖案為通孔。
10.根據(jù)權(quán)利要求I所述的方法，其中所述絕緣層和所述介電膜之間的刻蝕選擇性為5-20。
11.根據(jù)權(quán)利要求I所述的方法，其中所述絕緣層具有大于50%的碳含量。
12.根據(jù)權(quán)利要求I所述的方法，其中所述介電膜是氧化硅。
13.根據(jù)權(quán)利要求I所述的方法，其中所述金屬膜選自由TiN、TaN和WN組成的組。
14.根據(jù)權(quán)利要求I所述的方法，其中所述步驟在普通エ藝腔中執(zhí)行。
全文摘要
提供一種形成半導(dǎo)體器件的方法，半導(dǎo)體器件包括使用包括金屬掩膜和介電掩膜的多層硬掩膜形成的互連層。在第一步驟中使用該多層硬掩膜之后，對(duì)準(zhǔn)第一圖案形成第二開(kāi)口圖案，然后在第二步驟中，使用該介電掩膜在絕緣層中形成嵌入結(jié)構(gòu)，隨后去除該金屬掩膜。
文檔編號(hào)H01L21/768GK102760693SQ201210124740
公開(kāi)日2012年10月31日 申請(qǐng)日期2012年4月24日 優(yōu)先權(quán)日2011年4月29日
發(fā)明者田上政由 申請(qǐng)人:瑞薩電子株式會(huì)社