技術(shù)編號：7098277
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及制造集成電路的方法。更具體地其涉及制造半導(dǎo)體器件中的互連結(jié)構(gòu)的方法。背景技術(shù)由于半導(dǎo)體器件不斷增長的小型化，互連介電膜中需要更低的電阻和電容，這導(dǎo)致了使用銅，而非鋁，以形成互連和通孔。鑒于干刻蝕銅的難度，當(dāng)那些結(jié)構(gòu)由銅形成時，典型地使用雙嵌入工藝。 隨著互連的線寬持續(xù)減小，需要采取額外的措施以確保包括溝槽和通孔的嵌入互連的可靠性。Brain 等人的 “Low_k Internect Stack witha Novel Self-Aligned V...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。