專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有IGBT (絕緣柵雙極型晶體管Insulated Gate BipolarTransistor)或功率MOSFET等功率器件的半導(dǎo)體裝置，尤其涉及具備耐壓保持或短路保護(hù)功能的半導(dǎo)體裝置。
背景技術(shù)：
具有在主電極間施加高電壓的功率器件的半導(dǎo)體裝置，需要耐壓保持和短路保護(hù)。即，具有功率器件的半導(dǎo)體裝置要求具有高的耐壓，且，即使主電極間短路的場(chǎng)合也具有在一定時(shí)間內(nèi)不會(huì)令功率器件劣化的短路耐量。為了將功率器件高耐壓化，一般使半導(dǎo)體裝置具備稱為保護(hù)環(huán)(guard ring)或場(chǎng)板(field plate)的結(jié)構(gòu)。保護(hù)環(huán)指的是以包圍形成功率器件的元件區(qū)域的方式形成為環(huán)形的PN結(jié)區(qū)域。保護(hù)環(huán)以同心圓狀設(shè)置多個(gè)，從而構(gòu)成耐壓保持區(qū)域。又，利用保護(hù)環(huán)的眾所周知的效果(作用)來進(jìn)行在半導(dǎo)體裝置的半導(dǎo)體層中的電場(chǎng)緩沖。場(chǎng)板指的是在功率器件的柵電極-漏電極間的襯底表面上隔著絕緣膜配置的電極。場(chǎng)板上往往被施加與功率器件的柵極電壓相當(dāng)?shù)碾妷骸＠脠?chǎng)板的眾所周知的效果(作用)來進(jìn)行在半導(dǎo)體裝置的半導(dǎo)體層中的電場(chǎng)緩沖。如上所述，為了耐壓保持而采用保護(hù)環(huán)或場(chǎng)板。另一方面，為了提高功率器件的短路耐量，考慮提高功率器件的導(dǎo)通電阻的方案，從而即使功率器件的主電極間被施加高電壓的場(chǎng)合也能抑制大電流流過。在專利文獻(xiàn)1-7中記載了關(guān)于其它耐壓保持或短路保護(hù)的已知技術(shù)。專利文獻(xiàn)I :日本特開平04-212468號(hào)公報(bào)專利文獻(xiàn)2 :日本特開平11-330456號(hào)公報(bào)1003文獻(xiàn)3 日本特開平04-000768號(hào)公報(bào)專利文獻(xiàn)4 日本特開2006-173437號(hào)公報(bào)專利文獻(xiàn)5 :日本特開平06-338512號(hào)公報(bào)專利文獻(xiàn)6 :日本特開平04-332173號(hào)公報(bào)專利文獻(xiàn)7 :日本特開2005-217152號(hào)公報(bào)由于正常電位沒有固定(浮動(dòng))，上述的(多個(gè))保護(hù)環(huán)具有在元件區(qū)域側(cè)(內(nèi)偵 電場(chǎng)強(qiáng)、外周側(cè)電場(chǎng)平緩的傾向。該場(chǎng)合，存在由于延伸半導(dǎo)體層(元件側(cè)區(qū)域)中發(fā)生的耗盡層的效果并不充分，得不到所需耐壓的問題。此外，還存在為了提高耐壓必須擴(kuò)大耐壓保持區(qū)域的問題。在使用場(chǎng)板的場(chǎng)合也同樣地存在耐壓保持(提高耐壓)不充分或芯片無法微細(xì)化/小型化的問題。
此外，為了提高短路耐量而提高功率器件的導(dǎo)通電阻，這樣就會(huì)直接導(dǎo)致功率器件的電氣特性下降，即性能降低。具體地說，存在難以進(jìn)行功率器件的低耗電化或高輸出化的問題。
發(fā)明內(nèi)容
本發(fā)明為了解決上述那樣的課題構(gòu)思而成，其目的在于提供無需特別擴(kuò)大耐壓保持區(qū)域而進(jìn)行有效的耐壓保持或者通過提高短路耐量來改善性能的半導(dǎo)體裝置。本發(fā)明的半導(dǎo)體裝置的特征在于具備功率器件，該功率器件形成在具有半導(dǎo)體層的半導(dǎo)體襯底上，多個(gè)保護(hù)環(huán)，以包圍該功率器件的方式形成在該半導(dǎo)體襯底上，以及電壓施加部件，對(duì)該多個(gè)保護(hù)環(huán)中越靠外周側(cè)的保護(hù)環(huán)施加越高的電壓。本發(fā)明的半導(dǎo)體裝置，具有半導(dǎo)體層、在該半導(dǎo)體層上形成的柵電極、在該半導(dǎo)體層上形成的漏電極和在該半導(dǎo)體層上形成的源電極，其特征在于在該半導(dǎo)體層上具備形成在該柵電極與該漏電極之間的絕緣膜；在該絕緣膜內(nèi)形成的多個(gè)絕緣膜內(nèi)電極；以及電壓施加部件，該電壓施加部件對(duì)該多個(gè)絕緣膜內(nèi)電極中越靠該漏電極側(cè)的絕緣膜內(nèi)電極施加越高的電壓。本發(fā)明的半導(dǎo)體裝置，在具有半導(dǎo)體層的功率器件表面上形成柵電極、漏電極、和源電極，其特征在于具備埋入絕緣膜，該埋入絕緣膜形成在該半導(dǎo)體層中；多個(gè)埋入絕緣膜內(nèi)電極，形成在該埋入絕緣膜中且該漏電極與該柵電極之間；電壓施加部件，對(duì)該多個(gè)埋入絕緣膜內(nèi)電極中越靠該漏電極側(cè)的埋入絕緣膜內(nèi)電極施加越高的電壓。本發(fā)明的半導(dǎo)體裝置，具有半導(dǎo)體層、在該半導(dǎo)體層表面形成的柵電極、在該半導(dǎo)體層表面形成的發(fā)射極、和該半導(dǎo)體層背面形成的集電極，其特征在于具備 柵極布線，用于向該柵電極傳送柵極驅(qū)動(dòng)信號(hào)；延遲電路，對(duì)該柵極驅(qū)動(dòng)信號(hào)進(jìn)行延遲；以及接地部件，當(dāng)輸入該延遲電路的輸出電壓和該半導(dǎo)體層的電壓，且該延遲電路的輸出電壓和該集電極的電壓均為高電平時(shí)，將該柵極布線接地。本發(fā)明的半導(dǎo)體裝置，具有半導(dǎo)體層、在該半導(dǎo)體層表面形成的柵電極、漏電極、和源電極，其特征在于具備柵極布線，用于向該柵電極傳送柵極驅(qū)動(dòng)信號(hào)；延遲電路，對(duì)該柵極驅(qū)動(dòng)信號(hào)進(jìn)行延遲；以及接地部件，當(dāng)輸入該延遲電路的輸出電壓和該漏電極的電壓，且該延遲電路的輸出電壓和該漏電極的電壓均為高電平時(shí)，將該柵極布線接地。本發(fā)明的半導(dǎo)體裝置的特征在于具備半導(dǎo)體層；功率器件，該功率器件具有在該半導(dǎo)體層表面形成的第一柵電極和第二柵電極和發(fā)射極、以及在該半導(dǎo)體層背面形成的集電極；柵極布線，用于向該第一柵電極傳送柵極驅(qū)動(dòng)信號(hào)；供給部件，在該第二柵電極上該柵極驅(qū)動(dòng)信號(hào)為高電平且該半導(dǎo)體層的電壓為低電平時(shí)，向該第二柵電極傳送該柵極驅(qū)動(dòng)信號(hào)。(發(fā)明效果)通過本發(fā)明，能夠改善半導(dǎo)體裝置中的性能。


圖I是實(shí)施方式I的半導(dǎo)體裝置的說明圖。圖2是形成為旋渦形的電阻元件的說明圖。圖3是說明保護(hù)環(huán)的接觸部的圖。圖4是形成為線形的電阻元件的說明圖。圖5是形成為之字形的電阻元件的說明圖。
圖6是說明經(jīng)由電容器對(duì)保護(hù)環(huán)施加電壓的半導(dǎo)體裝置的結(jié)構(gòu)的圖。圖7是說明在一部分上形成二極管的電阻元件的圖。圖8是實(shí)施方式2的半導(dǎo)體裝置的說明圖。 圖9是實(shí)施方式2的半導(dǎo)體裝置的平面圖。圖10是絕緣膜內(nèi)電極(場(chǎng)板)的接觸部的說明圖。圖11是說明經(jīng)由電容器對(duì)絕緣膜內(nèi)電極施加電壓的半導(dǎo)體裝置的結(jié)構(gòu)的圖。圖12是實(shí)施方式3的半導(dǎo)體裝置的說明圖。圖13是電阻元件與漏電極等直接連接的結(jié)構(gòu)的說明圖。圖14是實(shí)施方式4的半導(dǎo)體裝置的說明圖。圖15是定義導(dǎo)通所需的時(shí)間即tl的波形的說明圖。圖16是測(cè)定電路的說明圖。圖17是定義直到功率器件劣化(熱破壞)的時(shí)間即t2的波形的說明圖。圖18是定義延遲電路延遲柵極驅(qū)動(dòng)信號(hào)的時(shí)間即t3的波形的說明圖。圖19是將實(shí)施方式4的結(jié)構(gòu)簡(jiǎn)化后以電路圖方式示出的圖。圖20是說明橫型功率器件中進(jìn)行短路保護(hù)的部件的圖。圖21是形成為旋渦形的電阻元件的說明圖。圖22是形成為線形的電阻元件的說明圖。圖23是形成為之字形的電阻元件的說明圖。圖24是圖22的虛線C部放大平面等的說明圖。圖25是在與功率器件獨(dú)立的襯底上形成觸發(fā)電路的半導(dǎo)體裝置的說明圖。圖26是說明能夠抑制CMOS鎖定的結(jié)構(gòu)的圖。圖27是說明能夠抑制CMOS鎖定的結(jié)構(gòu)的圖。圖28是實(shí)施方式5的半導(dǎo)體裝置的說明圖。圖29是實(shí)施方式5的半導(dǎo)體裝置的變形例的說明圖。(符號(hào)說明)10半導(dǎo)體裝置；18半導(dǎo)體層；20柵電極；22保護(hù)環(huán)；28高電阻元件；29溝道截?cái)?channel stopper)區(qū)域；30發(fā)射極；34外周部分。
具體實(shí)施例方式實(shí)施方式I本實(shí)施方式涉及形成保護(hù)環(huán)的半導(dǎo)體裝置。以下，參照?qǐng)DI 圖6，就本實(shí)施方式進(jìn)行詳細(xì)說明。首先圖I是本實(shí)施方式的半導(dǎo)體裝置10的剖視圖(一部分模式圖)。該半導(dǎo)體裝置10在構(gòu)成一個(gè)芯片的半導(dǎo)體襯底上，具備形成功率器件的元件區(qū)域12和位于其周圍的耐壓保持區(qū)域14。此外，在本實(shí)施方式中功率器件指的是縱型IGBT，由多個(gè)單元(cell)集成而構(gòu)成。此外，在該例中，IGBT的單元使用溝槽型,但是平面(rlanar)型也可。元件區(qū)域12和耐壓保持區(qū)域14共同形成在半導(dǎo)體層18上。半導(dǎo)體層18為n-層，是在元件區(qū)域12的IGBT處于導(dǎo)通狀態(tài)時(shí)從后述的集電極側(cè)和發(fā)射極側(cè)接受所供給的載流子并引起導(dǎo)電率調(diào)制的部分。對(duì)形成在這種半導(dǎo)體層18上的元件區(qū)域12進(jìn)行說明。在元件區(qū)域12中的半導(dǎo)體層18表面上設(shè)有p基極層19，從其表面形成并配置多個(gè)達(dá)到n-層(半導(dǎo)體層18)的溝槽(溝)。在各溝槽內(nèi)，隔著柵極絕緣膜15埋入成為柵電極20的多晶硅，在其頂部設(shè)有絕緣膜23。該多個(gè)柵電極20通過柵極布線31連接到柵極端子(柵極焊盤(gate bondingpad)) 32，從柵極端子32傳送柵極驅(qū)動(dòng)信號(hào)。而且，在與柵極絕緣膜15相接的p基極層19表面形成有n+發(fā)射極區(qū)域21。然后，與該n+發(fā)射極區(qū)域21和p基極層19相接地、在它們的頂面?zhèn)刃纬捎射X等構(gòu)成的發(fā)射極30，以覆蓋元件區(qū)域12的表面。因而，由圖I可知，柵電極20上一旦被輸入應(yīng)該使IGBT處于導(dǎo)通狀態(tài)的柵極驅(qū)動(dòng)信號(hào)，與P基極層19的柵極絕緣膜的接觸面的導(dǎo)電型就會(huì)反轉(zhuǎn)。從而在半導(dǎo)體層18與發(fā)射極30 (發(fā)射極區(qū)域21)之間形成載流子的通道(溝道)。這與一般的IGBT的動(dòng)作相同。還有，在半導(dǎo)體層18背面形成有集電極16。集電極16與半導(dǎo)體層18隔著成為集電極的P+集電極層17。在本實(shí)施方式中集電極16不僅達(dá)到元件區(qū)域12，而且也達(dá)到耐壓保持區(qū)域14。接著，對(duì)具備本實(shí)施方式的半導(dǎo)體裝置10的耐壓保持區(qū)域14進(jìn)行說明。在耐壓保持區(qū)域14上形成有保護(hù)環(huán)22。形成多個(gè)保護(hù)環(huán)22，在本實(shí)施方式的場(chǎng)合，由與半導(dǎo)體層18不同的導(dǎo)電型即p+區(qū)域構(gòu)成。上述的保護(hù)環(huán)22配置并形成為分別包圍元件區(qū)域12的外周的同心圓。然后，在半導(dǎo)體層18中比保護(hù)環(huán)22更靠外周的區(qū)域即外周部分34和發(fā)射極30經(jīng)由高電阻元件(布線)28連接。再者，在上述的外周部分34上通常形成有與半導(dǎo)體層18相同的導(dǎo)電型即n+的溝道截?cái)鄥^(qū)域29，并且高電阻元件28與它連接。為了抽取所希望的電壓而電氣上高電阻元件28分割為多個(gè)電阻元件部，在該例中，以具備串聯(lián)連接的電阻元件25、電阻元件26、電阻元件27的元件做處理。配置在最外周側(cè)的電阻元件27的一端與外周部分34連接，另一端與電阻元件26的一端連接。電阻元件26的另一端與電阻元件25的一端連接。然后，電阻元件25的另一端與發(fā)射極30連接。高電阻元件的電阻值可根據(jù)與半導(dǎo)體裝置中的集電極-發(fā)射極間的耐壓或泄漏電流相關(guān)的規(guī)格來決定，例如，如果耐壓為600V的場(chǎng)合，適合設(shè)定為600M(兆)Q左右。在本實(shí)施方式中，從連接電阻元件27與電阻元件26的布線(或連接點(diǎn))分支的布線，與接近外周部分34的保護(hù)環(huán)連接。此外，從連接電阻元件26和電阻元件25的布線(或連接點(diǎn))分支的布線，與遠(yuǎn)離外周部分34的保護(hù)環(huán)連接。可是，半導(dǎo)體層18的電位成為與施加到集電極16的電壓大致相同的電位。因而，當(dāng)將發(fā)射極30設(shè)為0V，例如對(duì)集電極16施加了 600V的高電壓時(shí)，對(duì)外周部分34也施加相同程度^OOV)的高電壓。然后，如上所述，連接在發(fā)射極30與外周部分34的溝道截?cái)鄥^(qū)域29之間的高電阻元件28用電阻元件27、電阻元件26和電阻元件25來逐漸減少外周部分34的電壓，并連接成為對(duì)越靠外周部分34的保護(hù)環(huán)22施加越高的電壓。這種高電阻元件28是向保護(hù)環(huán)22施加電壓的電壓施加部 件。此外，電壓施加部件的含義是對(duì)保持較寬的耐壓的結(jié)構(gòu)供給電壓的部件，而不限定于對(duì)保護(hù)環(huán)施加電壓的部件。接著，對(duì)半導(dǎo)體裝置10的平面圖即圖2進(jìn)行說明。此外，圖2中采用與圖I相同的符號(hào)的部分與圖I相同，因此省略說明。此外，對(duì)于高電阻元件28，在圖I中以電路圖方式加以示出，但在圖2中以切合實(shí)際布局的方式加以示出。還有，為了穩(wěn)定各保護(hù)環(huán)22及溝道截?cái)鄥^(qū)域29的電位，往往在它們的頂部并行地設(shè)置鋁等的導(dǎo)體圖案，然后，各保護(hù)環(huán)或溝道截?cái)鄥^(qū)域與導(dǎo)體圖案電連接，但是在圖2中為了方便而將它省略。本實(shí)施方式的高電阻元件28如圖2所示，是連接外周部分34和發(fā)射極30的形成為旋渦形的一個(gè)多晶硅。高電阻元件28通過接觸部33連接到外周部分34的溝道截?cái)鄥^(qū)域29，并通過接觸部35連接到保護(hù)環(huán)22。此外，為了幫助對(duì)該接觸部33和接觸部35的結(jié)構(gòu)的理解，在圖3示出放大剖視圖。雖然之前以做了說明，但是在保護(hù)環(huán)及溝道截?cái)嗥魃显O(shè)有鋁等的導(dǎo)體圖案40、42，該導(dǎo)體圖案40、42和保護(hù)環(huán)及溝道截?cái)鄥^(qū)域經(jīng)由接觸部33、35電連接，從而實(shí)現(xiàn)保護(hù)環(huán)及溝道截?cái)嗥鞯碾娢坏姆€(wěn)定化。再者，在該圖中，高電阻元件28經(jīng)由導(dǎo)體圖案40、42實(shí)現(xiàn)與保護(hù)環(huán)22或溝道截?cái)鄥^(qū)域29的電連接，但是直接連接也可。此外，圖2所示的接觸部37連接高電阻元件28與發(fā)射極30本實(shí)施方式的半導(dǎo)體裝置10的結(jié)構(gòu)如上所述。依據(jù)本實(shí)施方式的結(jié)構(gòu)，當(dāng)集電極16上被施加電壓時(shí)，對(duì)于多個(gè)保護(hù)環(huán)22能夠進(jìn)行“對(duì)越靠外周側(cè)的保護(hù)環(huán)22施加越高的電壓”。故，能夠使半導(dǎo)體層18的元件區(qū)域12中發(fā)生的耗盡層，向保護(hù)環(huán)的外周方向延伸，因此有助于均勻半導(dǎo)體層18中的電場(chǎng)強(qiáng)度。因而可進(jìn)行耐壓保持(提高耐壓)。此外，能夠通過改變高電阻元件28的電阻值或電阻分割比來調(diào)節(jié)施加到各保護(hù)環(huán)22的電壓(后面，將施加到各保護(hù)環(huán)22的電壓稱為中間電位。中間電位指的是集電極16的電位與發(fā)射極30的電位的中間的電位)。調(diào)整高電阻元件28的電阻值，以使元件區(qū)域12的耗盡層延伸，并且通過對(duì)各保護(hù)環(huán)22 (用于耐壓保持的)提供最佳的中間電位，能夠使耐壓保持區(qū)域中的電場(chǎng)大致均勻并提高半導(dǎo)體裝置10的耐壓。因而無需將耐壓保持區(qū)域14形成為較寬，因此可縮小耐壓保持區(qū)域14。此外，如參照?qǐng)D2所做的說明那樣，高電阻元件28形成為旋渦形，因此能夠加長(zhǎng)高電阻元件28的長(zhǎng)度。由于能夠形成較長(zhǎng)的高電阻元件28，可設(shè)定低的電阻率，并能夠提高多晶硅的雜質(zhì)濃度，因此電阻值的偏差也得到抑制，能夠?qū)Ω鞅Ｗo(hù)環(huán)22高精度地供給穩(wěn)定的電壓。而且能夠從形成為旋渦形的高電阻元件28的任意部位進(jìn)行到各保護(hù)環(huán)的連接，因此對(duì)施加到保護(hù)環(huán)22的電壓的調(diào)整自由度高。本實(shí)施方式的高電阻元件28是圖2所示的旋渦形的形狀，但本發(fā)明并不限定于此。電阻元件可為例如圖4、圖5所示的形狀。圖4所示的電阻元件50線性地連接半導(dǎo)體層的外周部分34與發(fā)射極30。然后，使電阻元件50分割成等間隔地形成與保護(hù)環(huán)22的接觸部52，從而提供給各保護(hù)環(huán)22的電壓從外周部分34向發(fā)射極30以一次函數(shù)減少。因而能夠使半導(dǎo)體層中的電場(chǎng)均勻。此外，能夠?qū)Ω鞅Ｗo(hù)環(huán)22施加用于耐壓保持(提高耐壓)的理想電壓，因此能夠縮小耐壓保持區(qū)域14的面積。此外，如圖5所示的電阻元件60那樣，如果作成臺(tái)階狀(之字形)，就能夠使提供給各保護(hù)環(huán)22的電壓從外周部分34向發(fā)射極30以一次函數(shù)減少。再者，如果將電阻元件60作成臺(tái)階狀(之字形)，就能夠使所形成的電阻元件60的長(zhǎng)度較長(zhǎng)，因此能夠采用電阻較低的多晶硅，能夠使供給保護(hù)環(huán)22的電壓穩(wěn)定。在本實(shí)施方式中，高電阻元件28 (被分割的電阻元件27和電阻元件26和電阻元件25)和保護(hù)環(huán)22，通過接觸部35來直接電連接，但本發(fā)明并不限定于此。S卩，如圖6所示，在電阻元件和保護(hù)環(huán)的連接部上經(jīng)由電容器24連接也可，該場(chǎng)合也能夠?qū)Χ鄠€(gè)保護(hù)環(huán)22進(jìn)行“對(duì)越靠外周側(cè)的保護(hù)環(huán)22施加越高的電壓”，因此不失本發(fā)明的效果。此外，電容器24并不限于在接觸部形成電容器結(jié)構(gòu)的情形，也可利用寄生電容。如上所述，對(duì)于高電阻元件28的形狀或配置、材料，在本發(fā)明的范圍內(nèi)可考慮各式各樣的變形例。參照?qǐng)D7，對(duì)其它的變形例進(jìn)行說明。圖7是沿著圖4中的虛線A-A的剖視圖。如圖7所示，在高電阻元件28內(nèi)部鄰接地形成N型半導(dǎo)體區(qū)域54和P型半導(dǎo)體區(qū)域56。N型半導(dǎo)體區(qū)域54和P型半導(dǎo)體區(qū)域56形成耐壓較低的二極管，通過改變二極管的節(jié)距，能夠調(diào)整對(duì)保護(hù)環(huán)22施加的電壓。即，通過在高電阻元件28形成二極管，不僅能進(jìn)行上述的借助電阻元件長(zhǎng)度的電阻值的調(diào)整，而且根據(jù)二極管的節(jié)距變化也能調(diào)整對(duì)保護(hù)環(huán)22施加的電壓，因此能夠提高電壓的設(shè)定自由度。在本實(shí)施方式中高電阻元件28作成從外周部分34供給電壓的結(jié)構(gòu)，但本發(fā)明并不限定于此。高電阻元件28與外部電源等連接也可。 實(shí)施方式2本實(shí)施方式涉及具有橫型MOSFET即功率器件的半導(dǎo)體裝置。后面，參照?qǐng)D8、圖9、圖10、圖11，對(duì)本實(shí)施方式進(jìn)行詳細(xì)說明。圖8是本實(shí)施方式的半導(dǎo)體裝置70的剖視圖(一部分模式圖)。在半導(dǎo)體襯底上形成的橫型MOSFET的半導(dǎo)體裝置70具備半導(dǎo)體層72。半導(dǎo)體層72為n-層，在它的表面形成有n+的漏極74，設(shè)有與漏極74電連接的由鋁等構(gòu)成的漏電極76。而且，在半導(dǎo)體層72表面，從n+漏極74開始隔著一定距離形成p基極區(qū)域80,在p基極區(qū)域80內(nèi)表面形成n+的源極91和p+區(qū)域93。又,設(shè)有與源極91及p+區(qū)域93電連接的由鋁等構(gòu)成的源電極78。源電極78接地。在源電極78 (n+源極91)和漏電極76 (n+漏極74)之間的半導(dǎo)體襯底表面形成有絕緣膜84。此外，絕緣膜84本來由多個(gè)絕緣膜的層構(gòu)成，但是為了方便性理由而進(jìn)行了省略。在該絕緣膜84中的p基極區(qū)域80上，形成由多晶硅構(gòu)成的柵電極82。柵電極82通過柵極布線81連接到柵極端子100，從柵極端子100接受所供給的柵極驅(qū)動(dòng)信號(hào)。又，柵電極82上如果被輸入應(yīng)該使MOSFET處于導(dǎo)通狀態(tài)的柵極驅(qū)動(dòng)信號(hào)，就能夠在與柵電極82相對(duì)的P基極區(qū)域80的表面部分形成溝道。要求高耐壓的橫型MOSFET中，除了上述的結(jié)構(gòu)以外，在絕緣膜84中形成多個(gè)由與柵電極82相同的多晶硅構(gòu)成的絕緣膜內(nèi)電極86。絕緣膜內(nèi)電極86有時(shí)也稱為場(chǎng)板，如眾所周知的那樣，緩沖構(gòu)成橫型MOSFET的半導(dǎo)體層72中的電場(chǎng)。而且，本實(shí)施方式的半導(dǎo)體裝置70具備一端與漏電極76連接、另一端與源電極78連接的高電阻元件98。高電阻元件98電氣上分割為多個(gè)電阻元件，在該例中，以具備串聯(lián)連接的電阻元件90、92、94、96的元件作處理。電阻元件90的一端與漏電極76連接。電阻元件90的另一端與電阻元件92的一端連接，電阻元件92的另一端與電阻元件94的一端連接，電阻元件94的另一端與電阻元件96的一端連接，電阻元件96的另一端與源電極78連接。如圖8所示，這些電阻元件中越是漏電極76側(cè)的絕緣膜內(nèi)電極86就越與漏電極76側(cè)的電阻元件連接。接著，對(duì)半導(dǎo)體裝置70的平面圖即圖9進(jìn)行說明。在圖9中采用與圖8相同的符號(hào)的部分與圖8相同，因此省略說明。此外，上述的圖8是沿著圖9中的虛線B-B的剖視圖。此外，對(duì)于高電阻元件98，在圖8中以電路圖方式加以示出，但在圖9中以切合實(shí)際布局的方式加以示出。又，由該圖9可知，圖8所示的橫型MOSFET以漏電極76為中心，同心圓狀地配置并形成各絕緣膜內(nèi)電極86 (柵電極也相同)和源電極78。如圖9所示，本實(shí)施方式的高電阻元件98是連接源電極78與漏電極76的形成為旋渦形的一個(gè)多晶硅。高電阻元件98通過接觸部99來與源電極78連接，通過接觸部97來與絕緣膜內(nèi)電極86連接。此外，為了幫助關(guān)于接觸部99和接觸部97的結(jié)構(gòu)的理解，在圖10示出放大剖視圖。此外，接觸部95連接高電阻元件98和漏電極76。這種結(jié)構(gòu)的半導(dǎo)體裝置70在漏電極76上被施加電壓時(shí)因高電阻元件98而對(duì)多個(gè)絕緣膜內(nèi)電極86上被施加分別不同的電壓。即，絕緣膜內(nèi)電極86中越靠近漏電極76的被施加越高的電壓。因而對(duì)于絕緣膜84下層中的半導(dǎo)體層72，能夠施加電壓以使在柵電極82附近產(chǎn)生的耗盡層延伸，因此能夠進(jìn)行半導(dǎo)體裝置70的耐壓保持(提高耐壓)。此外，本實(shí)施方式是將實(shí)施方式I的技術(shù)應(yīng)用于橫型功率器件的方案。因而，關(guān)于高電阻元件98的形狀或材料的變形例、對(duì)高電阻元件98施加電壓的部件與漏電極76的連接并不限于此等情形與實(shí)施方式I相同。此外，如圖8所示，在本實(shí)施方式中高電阻元件98與絕緣膜內(nèi)電極86之間是直接電連接的，但本發(fā)明并不限定于此。例如，與實(shí)施方式I相同地，如圖11那樣對(duì)于相同部位，即使經(jīng)由電容器88連接的結(jié)構(gòu)也不失本發(fā)明的效果。實(shí)施方式3本實(shí)施方式涉及在半導(dǎo)體層內(nèi)部具有緩沖半導(dǎo)體層的電場(chǎng)的部件的半導(dǎo)體裝置。以下，參照?qǐng)D12對(duì)本實(shí)施方式的結(jié)構(gòu)進(jìn)行說明。圖12是本實(shí)施方式的半導(dǎo)體裝置110的剖視圖(一部分模式圖)。除了以下特征以外，半導(dǎo)體裝置110與實(shí)施方式2借助圖8進(jìn)行說明的半導(dǎo)體裝置70具有相同的結(jié)構(gòu)。S卩，本實(shí)施方式的半導(dǎo)體裝置110在半導(dǎo)體層72的內(nèi)部具備埋入絕緣膜112，而不是在表面也不是在背面具備埋入絕緣膜112。在埋入絕緣膜112內(nèi)部形成多個(gè)埋入絕緣膜內(nèi)電極114。而且，具備一端與漏極74的電位電容耦合、另一端與p基極區(qū)域80的電位電容耦合的電阻元件120。在圖12中，對(duì)于該電容耦合的結(jié)構(gòu)，用電阻元件120兩端連接的電容器116、電容器118來表示。為了抽出所希望的電壓，電阻元件120電氣上被分割為多個(gè)電阻元件部，具備串聯(lián)連接的電阻元件122、124、126、128。各埋入絕緣膜內(nèi)電極114從漏極74側(cè)的埋入絕緣膜內(nèi)電極114開始依次與電阻元件122、124、126、128(具體地說相鄰的電阻元件之間的分支部分)連接。從而，在漏電極76上被施加電壓時(shí)越是漏極74側(cè)的埋入絕緣膜內(nèi)電極114，就被施加越高的電壓。除了上述以外的結(jié)構(gòu)，與實(shí)施方式2相同，因此采用與圖8中采用的符號(hào)相同的符號(hào)，并省略其說明。依據(jù)本實(shí)施方式的結(jié)構(gòu)，通過電壓逐漸增加地從柵電極82配置到漏電極76的埋入絕緣膜內(nèi)電極114，能夠緩沖半導(dǎo)體層72的電場(chǎng)，因此能夠進(jìn)行耐壓保持。圖12中作成在實(shí)施方式2的結(jié)構(gòu)即圖8的結(jié)構(gòu)上增加埋入絕緣膜內(nèi)電極114等的結(jié)構(gòu)，即使沒有絕緣膜內(nèi)電極86的結(jié)構(gòu)也能得到本發(fā)明的效果。此外，在本實(shí)施方式中使電阻元件120與漏極74等“電容耦合”，但本發(fā)明并不限定于此。S卩，如圖13所示，即使是電阻元件134連接到與漏電極76相接的導(dǎo)體136和與源電極78相接的導(dǎo)體138的結(jié)構(gòu)，也能得到本發(fā)明的效果。此外，如圖13那樣將電阻元件134與漏電極及源電極“直接連接”的場(chǎng)合，電阻元 件134的典型的電阻值為600MQ左右，但該值沒有特別的限定。還有，圖中的130是埋入絕緣膜，132是在埋入絕緣膜內(nèi)形成的多個(gè)埋入絕緣膜內(nèi)電極。另一方面，如圖12那樣“電容耦合”時(shí)的電阻元件120的典型的電阻值為IkQ左右，但該值并沒有特別的限定。實(shí)施方式4
本實(shí)施方式涉及使用上述為止的實(shí)施方式中也是其特征結(jié)構(gòu)的高電阻元件，而且設(shè)置短路保護(hù)功能的半導(dǎo)體裝置。以下，參照?qǐng)D14 圖27，對(duì)本實(shí)施方式的半導(dǎo)體裝置210進(jìn)行詳細(xì)說明。本實(shí)施方式具有上述的實(shí)施方式的特征以外，還在柵電極的控制部件上具有特征。因而只要有柵電極就對(duì)功率器件的種類沒有限定，但在這里作為一個(gè)例子列舉縱型IGBT。如圖14所示，本實(shí)施方式中的半導(dǎo)體裝置除了短路保護(hù)電路501以外，實(shí)質(zhì)上與實(shí)施方式I相同，因此省略各結(jié)構(gòu)的說明，但具備半導(dǎo)體層218、柵極絕緣膜215、柵電極220、絕緣膜223、p基極層219、n+發(fā)射極層221、發(fā)射極230、集電極216、p+集電極層217、外周部234的n+溝道截?cái)鄥^(qū)域229、保護(hù)環(huán)222、高電阻元件530、532、柵極布線231和柵極端子(柵極焊盤)232。短路保護(hù)電路501具備設(shè)置在柵極端子232與柵極布線231之間的柵極電阻505、延遲電路部510、短路判別電路部520和遮斷電路部550。而且，與該短路保護(hù)電路501相區(qū)別地具備利用了由與實(shí)施方式I中說明的高電阻元件28相同的電阻元件構(gòu)成的高電阻元件530、532的集電極-發(fā)射極間電壓檢測(cè)(電平變換)部528。延遲電路部510令輸入至柵極端子232的柵極驅(qū)動(dòng)信號(hào)延遲后述的規(guī)定時(shí)間后輸出，實(shí)際電路是組合2個(gè)NOT(反相)電路、電阻、電容器的眾所周知的技術(shù)來實(shí)現(xiàn)的(參照?qǐng)D14)。延遲電路部510的輸出成為短路判別電路部520的一個(gè)輸入。集電極-發(fā)射極間電壓檢測(cè)(電平變換)部528輸出與IGBT的集電極-發(fā)射極間電壓成比例的信號(hào)。具體地說，在集電極-發(fā)射極間電壓檢測(cè)(電平變換)部528中，利用連接在外周部234的溝道截?cái)鄥^(qū)域229與發(fā)射極230之間的高電阻元件530、532。即，進(jìn)行電阻分割，以獲得所希望電平的檢測(cè)電壓(分壓電壓)。還有，所希望電平的輸出電壓需要適合短路保護(hù)電路內(nèi)的信號(hào)的邏輯電平，在高電阻元件530、532的兩端被設(shè)定為在被施加例如600V的高電壓的狀態(tài)下，輸出與柵極驅(qū)動(dòng)信號(hào)相同程度的15V。然后，集電極-發(fā)射極間電壓檢測(cè)(電平變換)部528的輸出成為短路判別電路部520的另一輸入。短路判別電路部520接受延遲電路部510的輸出和集電極-發(fā)射極間電壓檢測(cè)(電平變換)部528的輸出，響應(yīng)該2個(gè)信號(hào)電平的組合，輸出判別是正常動(dòng)作狀態(tài)或短路狀態(tài)的控制信號(hào)。具體地說，當(dāng)延遲電路部510的輸出和集電極-發(fā)射極間電壓檢測(cè)(電平變換)部528的輸出，即延遲后的柵極驅(qū)動(dòng)信號(hào)和電阻分割后的集電極-發(fā)射極間的信號(hào)(電壓)電平均為高電平時(shí)，從短路判別電路520輸出高電平的信號(hào)。這形成所謂2輸入的AND邏輯，在實(shí)際電路中用NOT電路540與NAND電路541來實(shí)現(xiàn)。遮斷電路部550接受短路判別電路部520的輸出，通過對(duì)柵極布線231 (柵電極220)與發(fā)射極230之間的電氣連接關(guān)系進(jìn)行導(dǎo)通/斷開來進(jìn)行切換。在該例中使用N型MOS晶體管，當(dāng)短路判別電路部520的輸出為高電平的場(chǎng)合，柵極布線231 (柵電極220)與發(fā)射極230短路且成為相同電位(柵極電壓為0V)。此外，設(shè)置在柵極端子232與柵極布線231之間的柵極電阻505在因遮斷電路部550而柵極電壓成為OV時(shí)，使柵極端子232，即延遲電路部510的輸入信號(hào)電平不會(huì)成為低電平。以下，對(duì)本實(shí)施方式的半導(dǎo)體裝置210的動(dòng)作進(jìn)行說明。來自柵極端子232的柵極驅(qū)動(dòng)信號(hào)經(jīng)由柵極電阻505傳送至柵電極220。另一方面，柵極驅(qū)動(dòng)信號(hào)也輸入至延遲電路部510。延遲電路部510將柵極驅(qū)動(dòng)信號(hào)延遲規(guī)定時(shí)間后輸入到NAND電路541。NAND電路541在延遲后的柵極驅(qū)動(dòng)信號(hào)和來自外周部分234的輸入均為高電平的場(chǎng)合將低電平(0)的信號(hào)傳送至NOT電路540。NOT電路540將低電平的信號(hào)變換為高電平的信號(hào)，進(jìn)行使遮斷電路部550處于導(dǎo)通狀態(tài)的輸出。該場(chǎng)合，柵極布線231接地，因此不會(huì)對(duì)柵電極220傳送使IGBT處于導(dǎo)通狀態(tài)的柵極驅(qū)動(dòng)信號(hào)。在此，NAND電路541將使功率器件處于導(dǎo)通狀態(tài)的柵極驅(qū)動(dòng)信號(hào)看成高電平的信號(hào)。還有，當(dāng)來自外周部分234的輸入在外周部分234配置的n+溝道截?cái)鄥^(qū)域229上被施加功率器件導(dǎo)通時(shí)相當(dāng)?shù)碾妷?高電壓)時(shí)，看成為高電平的信號(hào)。因而，NAND電路541能 夠進(jìn)行當(dāng)功率器件的主電極短路時(shí)使柵極布線231接地的輸出，因此能夠進(jìn)行半導(dǎo)體裝置210的短路保護(hù)。如此，以延遲電路510的輸出和來自溝道截?cái)鄥^(qū)域229的輸出為輸入，利用短路判別電路部520及遮斷電路部550進(jìn)行柵極布線231的接地，因此短路判別電路部520及遮斷電路部550是柵極布線231的接地部件。此外，接地部件的含意并不限定于本實(shí)施方式的結(jié)構(gòu)，是指從柵極驅(qū)動(dòng)信號(hào)的信息和半導(dǎo)體層的電壓進(jìn)行短路保護(hù)而進(jìn)行柵極布線的接地的部件。在此，對(duì)根據(jù)本實(shí)施方式的延遲電路部510要設(shè)定的柵極驅(qū)動(dòng)信號(hào)的最佳延遲時(shí)間進(jìn)行說明。圖15示出使用圖16的測(cè)定電路的正常動(dòng)作時(shí)的IGBT的各動(dòng)作信號(hào)波形。首先，參照該圖15，對(duì)IGBT的導(dǎo)通時(shí)間tl進(jìn)行說明。目前被廣泛使用的一般的IGBT在截止?fàn)顟B(tài)下其集電極-發(fā)射極間上被施加數(shù)百伏的DC電壓(以下，稱為集電極電壓，且標(biāo)記為Vce)。在該狀態(tài)下，在柵極-發(fā)射極間(以下，施加在柵極-發(fā)射極間的電壓稱為柵極電壓，且標(biāo)記為Vge)作為高電平信號(hào)被施加十?dāng)?shù)伏、一般為15V左右的電壓時(shí)，電流從IGBT的集電極流入發(fā)射極(以下，將該電流稱為集電極電流，且標(biāo)記為Ic)。從而IGBT從截止?fàn)顟B(tài)切換到導(dǎo)通狀態(tài)。相反，若柵極電壓為低電平即0伏或負(fù)數(shù)伏，則會(huì)截?cái)嗉姌O電流。因此，導(dǎo)通時(shí)間tl指的是從Vge(向高電平的)上升開始到Vce下降為止的時(shí)間。接著，圖17示出發(fā)生短路的電路，S卩，使圖16的測(cè)定電路中的負(fù)載(L)短路時(shí)(圖中SW導(dǎo)通)的IGBT的各動(dòng)作信號(hào)波形。參照該圖17，對(duì)IGBT劣化(熱破壞)的時(shí)間即t2進(jìn)行說明。例如，因應(yīng)用裝置的負(fù)載短路或誤動(dòng)作而導(dǎo)致電源短路時(shí)(該例中負(fù)載短路)即使Vge設(shè)為高電平，Vce也不會(huì)降低而維持高電壓。該場(chǎng)合，如圖17所示，會(huì)發(fā)生集電極電流Ic變得過大、IGBT受熱破壞等的劣化。在此將從Vge (向高電平的)上升開始到Vce維持高電平并發(fā)生IGBT受熱破壞等的劣化為止的時(shí)間定義為t2。通過以上說明，延遲電路部510延遲柵極驅(qū)動(dòng)信號(hào)的時(shí)間被設(shè)定為長(zhǎng)于tl、且短于t2的時(shí)間即t3。關(guān)于t3，參照?qǐng)D18進(jìn)行說明。圖18是發(fā)生短路的電路中基于本實(shí)施方式的IGBT的各動(dòng)作信號(hào)波形。如該波形所示，t3為長(zhǎng)于tl的時(shí)間，因此當(dāng)IGBT進(jìn)行正常的導(dǎo)通動(dòng)作時(shí)，因遮斷電路部550而柵極布線231 (柵電極220)和發(fā)射極230不會(huì)成為相同電位(柵極電壓為0V)。另一方面，t3是短于t2的時(shí)間，因此在功率器件短路并且集電極電流Ic成為大電流的場(chǎng)合，在引起IGBT劣化(熱破壞)之前使柵極布線231 (柵電極220)和發(fā)射極230成為相同電位(柵極電壓為0V)，使IGBT處于截止?fàn)顟B(tài)。因而依據(jù)本實(shí)施方式的結(jié)構(gòu)，能夠進(jìn)行避免IGBT的劣化的短路保護(hù)。
此外，在圖19中簡(jiǎn)化本實(shí)施方式的半導(dǎo)體裝置231后加以表示的電路圖。對(duì)于本實(shí)施方式中的短路保護(hù)電路501可考慮各式各樣的變形。例如作為向短路判別電路部520的輸入，采用了經(jīng)由電阻元件530的外周部分234的電壓，但是短路判別電路部520中有與Vce電壓成比例的輸入就能得到本發(fā)明的效果，因此并不限定于此。此外短路判別電路部520通過連接發(fā)射極230和柵極布線231來進(jìn)行接地，但利用其它方法將柵極布線231接地也可。此外，構(gòu)成短路保護(hù)電路501的延遲電路部510或短路判別電路部520等的電源電壓，除了經(jīng)由專用的電源端子供給以外，使用借助柵極端子232的柵極驅(qū)動(dòng)信號(hào)的電壓或利用高電阻元件530、532的電阻分割的電壓也可。這樣，與設(shè)置專用的電源的場(chǎng)合相比，不需要電源用焊盤，從而相應(yīng)地能夠?qū)雽?dǎo)體裝置小型化?？墒?，本實(shí)施方式的技術(shù)思想也能夠應(yīng)用到例如在半導(dǎo)體層表面形成柵極、源極、漏極的橫型的功率器件上。圖20是示出這樣的例子的圖。圖20是使用上述的實(shí)施方式2中也是其特征性結(jié)構(gòu)(圖8)的高電阻元件，進(jìn)而設(shè)置短路保護(hù)功能的半導(dǎo)體裝置。圖20中記載的結(jié)構(gòu)除了短路保護(hù)電路501以外，實(shí)質(zhì)上與實(shí)施方式2相同，對(duì)于短路保護(hù)電路，與本實(shí)施方式中上述的短路保護(hù)電路相等。S卩，在具備n-層的半導(dǎo)體層272、n+的漏極274、漏電極276、p基極區(qū)域280、n+的源極291、p+區(qū)域293、源電極278、絕緣膜284、柵電極282、絕緣膜內(nèi)電極286、高電阻元件530、高電阻元件532、柵極布線281及柵極端子283的方面，圖20中記載的功率器件的結(jié)構(gòu)與實(shí)施方式2 —致。又，圖20中記載的功率器件的結(jié)構(gòu)具備設(shè)置在柵極端子283與柵極布線281之間的柵極電阻505、延遲電路部510、短路判別電路部520、遮斷電路部550、以及利用高電阻元件530、532的漏極-源極間電壓檢測(cè)(電平變換)部598。包含接地部件，這些可從上述的描述掌握，因此省略其詳細(xì)的說明。此外，如果并用本實(shí)施方式中說明的短路保護(hù)的發(fā)明和實(shí)施方式I或2中說明的耐壓保持的技術(shù)，就可以進(jìn)一步改善半導(dǎo)體裝置的性能。這此，用于耐壓保持的電阻元件(指的是圖I中的高電阻元件28)和用于短路保護(hù)的電阻元件(指的是圖14中的電阻元件530,532)能夠由I個(gè)電阻元件形成。在這里，圖21中示出這樣的半導(dǎo)體裝置的平面圖。圖21中采用與圖14相同的符號(hào)的部分與圖14相同，因此省略其說明，并且兩者的關(guān)系與圖I和圖2的關(guān)系相同。如圖21那樣形成為一個(gè)旋渦形的集電極-發(fā)射極間電壓檢測(cè)(電平變換)部528連接溝道截?cái)鄥^(qū)域229和發(fā)射極230。此外，短路保護(hù)電路501形成在可說是適合布局的接近柵極端子(焊盤)232的區(qū)域。集電極-發(fā)射極間電壓檢測(cè)(電平變換)部528在其中途通過接觸部258來與保護(hù)環(huán)222連接，形成與圖I中的高電阻元件28相當(dāng)?shù)碾娮柙?。此外，從?duì)集電極-發(fā)射極間電壓檢測(cè)(電平變換)部528進(jìn)行電阻分割的電阻元件530與電阻元件532之間分支的電壓，連接到短路保護(hù)電路501中的短路判別電路520的一個(gè)輸入。通過使用這種集電極-發(fā)射極間電壓檢測(cè)(電平變換)部528，能以簡(jiǎn)單的結(jié)構(gòu)進(jìn)行半導(dǎo)體裝置的短路保護(hù)和耐壓保持。上述的旋渦形的集電極-發(fā)射極間電壓檢測(cè)(電平變換)部528的其它例可考慮各式各樣的方案，但與實(shí)施方式I的場(chǎng)合同樣，例如采用圖22所示的線形的高電阻元件270也可，使用圖23所示的臺(tái)階狀的高電阻元件279也可。采用這種形狀的電阻元件的效果如上所述。此外，在圖22或圖23的場(chǎng)合，形成多個(gè)高電阻元件，因此將各高電阻元件電阻分割后得到的電壓用于保護(hù)環(huán)，或用于Vce檢測(cè)，會(huì)產(chǎn)生一些偏差。因此在設(shè)計(jì)上成為相同電位的部分可借助鋁布線等加強(qiáng)電性連接，例如像圖24(a)所示的圖22的虛線C圍住區(qū)域的放大平面圖、圖24(b)所示的圖24(a)的沿著虛線D-D的剖視圖那樣實(shí)現(xiàn)。圖24中的601、602為鋁等的導(dǎo) 體圖案(布線)，603是連接高電阻元件和導(dǎo)體圖案的接觸部，604是連接保護(hù)環(huán)和導(dǎo)體圖案的接觸部?？墒?，一般在縱型功率器件中為了抑制寄生電容，構(gòu)成本實(shí)施方式中說明的短路保護(hù)電路501的元件最好在SOI上形成。此外，將本實(shí)施方式中說明的短路保護(hù)電路501形成(準(zhǔn)備)為與形成功率器件的芯片相區(qū)別的芯片，從而也有利于使延遲電路部510的時(shí)間常數(shù)等的調(diào)整容易。于是，考慮形成功率器件的襯底與形成延遲電路部510或短路判別電路部520的襯底作成不同的襯底。在這種場(chǎng)合，例如，能夠作成如圖25那樣的結(jié)構(gòu)。圖25中示出圖14中的NOT電路540經(jīng)由維持狀態(tài)的電路即觸發(fā)電路進(jìn)行輸出時(shí)的結(jié)構(gòu)。如果采用觸發(fā)電路就能夠自由地設(shè)定柵極電阻的有無或其電阻值以及配置位置。如圖25所示，在發(fā)射極230上隔著焊錫等的導(dǎo)電性粘接劑318形成半導(dǎo)體襯底320。在半導(dǎo)體襯底320上形成用于構(gòu)成上述的觸發(fā)電路的CMOS的P阱區(qū)域322和N阱區(qū)域324。在半導(dǎo)體襯底320不僅形成觸發(fā)電路，而且形成延遲電路510或短路判別電路部520。如此通過在與形成功率器件的襯底不同的襯底上形成觸發(fā)電路(也包含延遲電路部510或短路判別電路部520)，能夠以部件的一部分變更來應(yīng)對(duì)功率器件等的設(shè)計(jì)變更。而且，如圖25那樣形成CMOS的場(chǎng)合，最好具有與形成寄生元件時(shí)相伴的鎖定對(duì)應(yīng)的充分的耐量。因此，如圖26那樣在NM0S350的漏極352和PM0S351的漏極354正下方形成絕緣膜356，就能夠抑制鎖定。此外，如圖27那樣用T字形的絕緣膜340來分離P阱區(qū)域322和N阱區(qū)域324，從而能夠更加有效地抑制鎖定。通過設(shè)置這些絕緣膜來抑制鎖定，從而可進(jìn)行芯片的小型化。實(shí)施方式5本實(shí)施方式涉及為了進(jìn)行短路保護(hù)而僅對(duì)特定柵電極處于導(dǎo)通狀態(tài)(穩(wěn)定狀態(tài))時(shí)施加?xùn)艠O驅(qū)動(dòng)信號(hào)的半導(dǎo)體裝置。參照?qǐng)D28，對(duì)本實(shí)施方式的結(jié)構(gòu)進(jìn)行說明。具有保護(hù)環(huán)的功率器件與實(shí)施方式I中說明的IGBT相同。說明與實(shí)施方式I的不同點(diǎn)。首先，柵電極409通過柵極布線431并經(jīng)由柵極電阻430連接到柵極端子432。另一方面柵電極408及柵電極411經(jīng)由NOT電路428及NOR電路420連接到柵極端子432。上述的NOR電路420以NOT電路428的輸出與經(jīng)由電阻元件418的外周部分34的電壓為輸入。更加詳細(xì)地說，NOR電路420在NOT電路的輸出為低電平(0)且外周部分34的電位為低電平即比短路時(shí)的Vce低的場(chǎng)合，將柵極驅(qū)動(dòng)信號(hào)輸出到柵電極408、411。因而，在柵電極408、411上被施加(要使功率器件處于導(dǎo)通狀態(tài)的)柵極驅(qū)動(dòng)信號(hào)的情況限于從柵極端子432傳送的柵極驅(qū)動(dòng)信號(hào)為(要使功率器件處于導(dǎo)通狀態(tài)的)高電平且Vce電壓比正常動(dòng)作時(shí)相當(dāng)?shù)偷?低電平)情況。因而在其它場(chǎng)合，例如導(dǎo)通時(shí)或短路狀態(tài)時(shí)，對(duì)柵電極408、411不施加應(yīng)該使功率器件處于導(dǎo)通狀態(tài)的柵極驅(qū)動(dòng)信號(hào)。將柵極驅(qū)動(dòng)信號(hào)不直接向特定的柵電極傳送的上述結(jié)構(gòu)特別稱為柵極驅(qū)動(dòng)信號(hào)的供給部件。依據(jù)這種柵極驅(qū)動(dòng)信號(hào)的供給部件，在Vce成為高電壓的短路狀態(tài)中，柵電極408,411上沒有被供給應(yīng)該成為導(dǎo)通狀態(tài)的柵極驅(qū)動(dòng)信號(hào)，而維持截止?fàn)顟B(tài)，因此能夠提高半導(dǎo)體裝置400的短路耐量。此外，在降低Vce的正常動(dòng)作時(shí)，柵電極408、411上被施加應(yīng)該成為導(dǎo)通狀態(tài)的柵極驅(qū)動(dòng)信號(hào)，因此能夠減小半導(dǎo)體裝置400在導(dǎo)通狀態(tài)下的元件電阻，并能夠減小正常損耗。而且，將電阻元件416、418與保護(hù)環(huán)22適當(dāng)連接，能夠具有上述的耐壓保持的功能。
本實(shí)施方式的特征在于多個(gè)柵電極由直接被施加?xùn)艠O驅(qū)動(dòng)信號(hào)的柵電極和僅在穩(wěn)定狀態(tài)成為導(dǎo)通狀態(tài)的柵電極構(gòu)成。因而只要不超出本發(fā)明的范圍，就可進(jìn)行各式各樣的變形。例如，如圖29所示具備接受來自NOT電路428的輸入和來自外周部分34的輸入的OR電路450，并具備響應(yīng)OR電路450的低電平的輸出(0)成為導(dǎo)通狀態(tài)的PM0S460和響應(yīng)OR電路的高電平的輸出(I)成為導(dǎo)通狀態(tài)并將柵極布線465接地的NM0S462的結(jié)構(gòu)，也不失本發(fā)明的效果。
權(quán)利要求
1.一種半導(dǎo)體裝置，具有半導(dǎo)體層、在所述半導(dǎo)體層表面形成的柵電極、在所述半導(dǎo)體層表面形成的發(fā)射極以及所述半導(dǎo)體層背面形成的集電極，其特征在于具備 柵極布線，用于向所述柵電極傳送柵極驅(qū)動(dòng)信號(hào)； 延遲電路，對(duì)所述柵極驅(qū)動(dòng)信號(hào)進(jìn)行延遲；以及 接地部件，當(dāng)輸入所述延遲電路的輸出電壓和所述半導(dǎo)體層的電壓，且所述延遲電路的輸出電壓和所述集電極的電壓均為高電平時(shí)，將所述柵極布線接地。
2.如權(quán)利要求I所述的半導(dǎo)體裝置，其特征在于， 所述接地部件具備 NAND電路，以所述延遲電路的輸出電壓與所述半導(dǎo)體層的電壓為輸入； NOT電路，將所述NAND電路的輸出反相；以及 晶體管，當(dāng)所述NOT電路的輸出為高電平時(shí)成為導(dǎo)通狀態(tài)，使所述柵極布線接地。
3.如權(quán)利要求I所述的半導(dǎo)體裝置，其特征在于 所述延遲電路延遲所述柵極驅(qū)動(dòng)信號(hào)的時(shí)間設(shè)定為比從所述功率器件開始接通到所述半導(dǎo)體層的電壓不足所述高電平為止的時(shí)間長(zhǎng)，比所述半導(dǎo)體層被施加規(guī)定以上的電壓而所述功率器件劣化的時(shí)間短。
4.一種半導(dǎo)體裝置，具有半導(dǎo)體層、在所述半導(dǎo)體層表面形成的柵電極、漏電極以及源電極，其特征在于具備 柵極布線，向所述柵電極傳送柵極驅(qū)動(dòng)信號(hào)； 延遲電路，對(duì)所述柵極驅(qū)動(dòng)信號(hào)進(jìn)行延遲；以及 接地部件，以所述延遲電路的輸出電壓和所述漏電極的電壓為輸入，當(dāng)所述延遲電路的輸出電壓和所述漏電極的電壓均為高電平時(shí)使所述柵極布線接地。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于， 所述接地部件具備 NAND電路，以所述延遲電路的輸出電壓與所述漏極電壓為輸入； NOT電路，將所述NAND電路的輸出反相；以及 晶體管，當(dāng)所述NOT電路的輸出為高電平時(shí)成為導(dǎo)通狀態(tài)，使所述柵極布線接地。
6.如權(quán)利要求2或權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于 所述接地部件還具備保持所述NOT電路的輸出的觸發(fā)電路， 所述觸發(fā)電路形成在與所述半導(dǎo)體層不同的襯底上， 在所述觸發(fā)電路所具備的N溝道MOSFET和P溝道MOSFET的漏極區(qū)域的正下方配置絕緣膜。
7.如權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于， 所述絕緣膜將所述N溝道MOSFET的阱區(qū)域和所述P溝道MOSFET的阱區(qū)域分離。
8.一種半導(dǎo)體裝置，其特征在于具備 半導(dǎo)體層； 功率器件，該功率器件具有在所述半導(dǎo)體層表面形成的第一柵電極和第二柵電極和發(fā)射極，以及在所述半導(dǎo)體層背面形成的集電極； 柵極布線，用于向所述第一柵電極傳送柵極驅(qū)動(dòng)信號(hào)； 供給部件，在所述第二柵電極上所述柵極驅(qū)動(dòng)信號(hào)為高電平且所述半導(dǎo)體層的電壓為低電平時(shí)，向所述第二柵電極傳送所述柵極驅(qū)動(dòng)信號(hào)。
9.如權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于， 所述供給部件具備 NOT電路，與所述柵極布線連接；以及 NOR電路，以所述NOT電路的輸出和所述半導(dǎo)體層的電壓為輸入，進(jìn)行NOR運(yùn)算后向所述第二柵電極輸出。
全文摘要
本發(fā)明提供能夠無需擴(kuò)大具有IGBT或功率MOSFET等的功率器件的半導(dǎo)體裝置的耐壓保持區(qū)域而有效進(jìn)行耐壓保持并且無需進(jìn)行功率器件的高電阻化而充分提高短路耐量的半導(dǎo)體裝置。所述半導(dǎo)體裝置的特征在于具備形成在具有半導(dǎo)體層的半導(dǎo)體襯底上的功率器件；以包圍該功率器件的方式形成在該半導(dǎo)體襯底上的多個(gè)保護(hù)環(huán)；以及對(duì)該多個(gè)保護(hù)環(huán)中越靠外周側(cè)的保護(hù)環(huán)施加越高的電壓的電壓施加部件。
文檔編號(hào)H01L23/60GK102629603SQ201210115089
公開日2012年8月8日 申請(qǐng)日期2009年7月13日 優(yōu)先權(quán)日2008年11月13日
發(fā)明者楠茂 申請(qǐng)人:三菱電機(jī)株式會(huì)社