專利名稱：半導(dǎo)體裝置及基準(zhǔn)電壓生成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括在柵極電極內(nèi)具有耗盡層的MOS晶體管的半導(dǎo)體裝置。
背景技術(shù)：
構(gòu)成半導(dǎo)體裝置的晶體管一般具有溫度特性，其特性隨溫度而變化。因此，使用晶體管的各種裝置也具有溫度特性。半導(dǎo)體溫度傳感器是積極地利用了溫度特性較大這一點的半導(dǎo)體裝置。另一方面，也有在溫度變化的情況下謀求特性盡量不變化的半導(dǎo)體裝置，為了其實現(xiàn)，需要在晶體管和電路雙方想辦法。專利文獻I :日本特開平11-134051號公報

發(fā)明內(nèi)容
例如，在基準(zhǔn)電壓生成電路的情況下，溫度變化時，作為基準(zhǔn)電壓生成電路的輸出電壓的基準(zhǔn)電壓也變化。在由專利文獻I公開的技術(shù)中，為了對基準(zhǔn)電壓進行溫度修正，存在溫度修正電路。因此，該部分成為規(guī)模較大的電路。本發(fā)明是鑒于上述課題而做出的，提供一種半導(dǎo)體裝置，其通過賦予MOS晶體管期望的溫度特性，能夠減小用于修正的電路的規(guī)模，或者不需要用于修正的電路。本發(fā)明為了解決上述課題，提供具有MOS晶體管的半導(dǎo)體裝置，具備源極區(qū)域及漏極區(qū)域，設(shè)置于第一導(dǎo)電型半導(dǎo)體襯底；柵極絕緣膜，設(shè)置于所述源極區(qū)域與所述漏極區(qū)域之間的區(qū)域上；以及柵極電極，設(shè)置于所述柵極絕緣膜上，所述柵極電極沿半導(dǎo)體襯底的垂直方向具備第二導(dǎo)電型半導(dǎo)體層，以及在所述第二導(dǎo)電型半導(dǎo)體層與所述第二導(dǎo)電型半導(dǎo)體層的下層的接合面產(chǎn)生的耗盡層。在本發(fā)明的半導(dǎo)體裝置中，溫度變化時，柵極電極內(nèi)部的耗盡層的厚度變化，柵極電壓對溝道形成的影響變化，因而與通常的MOS晶體管的情況相比，控制閾值電壓的因素增加。利用這一點，能夠賦予MOS晶體管期望的溫度特性，因而溫度修正電路較小即可。因此，能減小電路規(guī)模。


圖I是示出第I實施例的截面圖。圖2是示出第2實施例的截面圖。圖3是示出作為第3實施例的基準(zhǔn)電壓生成電路的電路圖。標(biāo)號說明ION型半導(dǎo)體襯底；20場絕緣膜；30柵極絕緣膜；40柵極；41P型半導(dǎo)體層；42耗盡層；43N型半導(dǎo)體層；51源極區(qū)域；52漏極區(qū)域。
具體實施例方式以下，參照附圖對本發(fā)明的實施方式進行說明。
[實施例I]首先，對MOS晶體管的結(jié)構(gòu)進行說明。圖I是示出作為本發(fā)明的第I實施例的MOS晶體管的截面圖。MOS晶體管具備第I導(dǎo)電型半導(dǎo)體襯底10、場絕緣膜20、柵極絕緣膜30、柵極電極40、源極區(qū)域51以及漏極區(qū)域52。柵極電極40沿半導(dǎo)體襯底10的垂直方向具備第2導(dǎo)電型半導(dǎo)體層41以及使第2導(dǎo)電型半導(dǎo)體層耗盡的耗盡層42。柵極絕緣膜30設(shè)置于源極區(qū)域51與漏極區(qū)域52之間的區(qū)域上。柵極電極40設(shè)置于柵極絕緣膜30之上。在柵極電極40與作為柵極電極40的下層的柵極絕緣膜30的接合面產(chǎn)生耗盡層42。以第I導(dǎo)電型為N型，則第2導(dǎo)電型為P型。在此，為了使柵極電極的下側(cè)耗盡，需要柵極電極的導(dǎo)電型與成為柵極電極之下的半導(dǎo)體襯底的導(dǎo)電型不同。
形成有MOS晶體管的第I導(dǎo)電型半導(dǎo)體襯底的區(qū)域，通過用LOCOS(硅的局部氧化LOCaI Oxidation of Silicon)法的膜厚約100 500nm的場絕緣膜20,或通過將深度約5O 3OOnm的氧化膜埋入的STI (淺溝槽隔離Shallow Trench Isolation)(未圖示),在半導(dǎo)體襯底的表面附近與周圍的區(qū)域電分離。接著，設(shè)置膜厚約5 IOOnm的柵極絕緣膜30。接著，在柵極絕緣膜30之上，設(shè)置膜厚約200 300nm的柵極電極40。向柵極電極40離子注入雜質(zhì)，作成第2導(dǎo)電型半導(dǎo)體層41。此時，注入的雜質(zhì)的濃度必須以利用其與半導(dǎo)體襯底的電位差使柵極電極的下部耗盡的方式設(shè)定。而且，源極區(qū)域51及漏極區(qū)域52利用雜質(zhì)的離子注入形成。接著，對本實施例的MOS晶體管的動作進行說明。在通常的MOS晶體管中，即使溫度變化，也不會有柵極絕緣膜厚度的變化、或柵極電極的耗盡，因而柵極絕緣膜電容幾乎不變化。然而，在本實施例的MOS晶體管中，溫度變化時，柵極電極40的下部的耗盡層42的厚度變化。耗盡層帶有電容，因而耗盡層厚度的變化與柵極絕緣膜厚度的變化具有同樣的效果，柵極絕緣膜電容變化。一般在MOS晶體管中，閾值電壓本來具有溫度特性，因而溫度變化時，閾值電壓變化。在此，在本實施例的MOS晶體管中，由于因耗盡層厚度的變化導(dǎo)致的柵極絕緣膜電容的變化，柵極電壓對溝道形成的影響變化，因而溫度變化時，能使閾值電壓進一步變化，或使變化消除而幾乎不變化。由此能夠賦予MOS晶體管期望的溫度特性。這樣，通過以MOS晶體管具有期望的溫度特性的方式作成，能夠簡單地構(gòu)成溫度修正電路、或減小電路規(guī)模成為可能。利用MOS晶體管具有的溫度特性，也存在不需要溫度修正電路的情況。[變形例I]在圖I中，使用導(dǎo)電型為P型半導(dǎo)體層41，但也可使用N型半導(dǎo)體層。在該情況下，半導(dǎo)體襯底的導(dǎo)電型為P型。[實施例2]圖2是第2實施例。如圖2所示，柵極電極40沿P型半導(dǎo)體襯底10的垂直方向還具備N型半導(dǎo)體層43。此時，在P型半導(dǎo)體層41與P型半導(dǎo)體層41的下層(N型半導(dǎo)體層43)的接合面產(chǎn)生耗盡層42。在通常的MOS晶體管中，即使溫度變化，柵極電壓之中的對于溝道的施加電壓也不變化。然而，在圖2所示的第2實施例的MOS晶體管中，由P型半導(dǎo)體層41及N型半導(dǎo)體層43導(dǎo)致的二極管成為反偏狀態(tài)而存在耗盡層，因而溫度變化時，耗盡層42的厚度變化，P型半導(dǎo)體層41和N型半導(dǎo)體層43之間的電容耦合也變化。因此，柵極電壓(P型半導(dǎo)體層41的電壓)之中的為了溝道形成而施加至半導(dǎo)體襯底10的電壓也變化。在MOS晶體管中，閾值電壓本來具有溫度特性，因而溫度變化時，閾值電壓變化。在圖2的MOS晶體管中，由于柵極電壓之中的對于溝道的施加電壓的變化，柵極電壓對于溝道形成的影響變化，因而溫度變化時，能夠使閾值電壓進一步變化。[變形例2]在圖2中，N型半導(dǎo)體層43設(shè)置于P型半導(dǎo)體層41之下。在半導(dǎo)體襯底是N型的情況下，雖未圖示，但N型半導(dǎo)體層43也可設(shè)置于P型半導(dǎo)體層41之上。[實施例3]圖3是用于說明第3實施例的電路圖，示出基準(zhǔn)電壓生成電路。能將圖I或圖2所示的MOS晶體管也適用于圖3所示的基準(zhǔn)電壓生成電路?；鶞?zhǔn)電壓生成電路具有耗盡型MOS晶體管61及增強型MOS晶體管62。MOS晶體管61的柵極和源極連接并成為輸出端子，漏極與電源端子連接。MOS晶體管62設(shè)置于MOS晶體管41的源極與接地端子之間并二極管連接。MOS晶體管41作為流過恒流的電流源起作用，由于該恒流，在二極管連接的MOS晶體管62的漏極產(chǎn)生基準(zhǔn)電壓VREF。在本電路中，以MOS晶體管61及62具有期望的溫度特性的方式進行控制，因而能賦予基準(zhǔn)電壓VREF期望的溫度系數(shù)。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具備 第一導(dǎo)電型半導(dǎo)體襯底； 源極區(qū)域及漏極區(qū)域，設(shè)置于所述半導(dǎo)體襯底的表面；以及柵極電極，隔著柵極絕緣膜設(shè)置于所述源極區(qū)域與所述漏極區(qū)域之間的區(qū)域上，所述柵極電極具備第二導(dǎo)電型半導(dǎo)體層與在所述第二導(dǎo)電型半導(dǎo)體層的下側(cè)產(chǎn)生的耗盡層。
2.如權(quán)利要求I所述的半導(dǎo)體裝置，其特征在于， 在所述第二導(dǎo)電型半導(dǎo)體層之下，還具備第一導(dǎo)電型半導(dǎo)體層， 在所述第一導(dǎo)電型半導(dǎo)體層與所述第二導(dǎo)電型半導(dǎo)體層的接合面產(chǎn)生所述耗盡層。
3.如權(quán)利要求I所述的半導(dǎo)體裝置，其特征在于， 在所述第二導(dǎo)電型半導(dǎo)體層與所述柵極絕緣膜的接合面產(chǎn)生所述耗盡層。
4.一種基準(zhǔn)電壓生成電路，包括柵極與源極連接、漏極與電源端子連接的耗盡型MOS晶體管，以及在所述源極與接地端子之間二極管連接的增強型MOS晶體管， 所述耗盡型MOS晶體管及所述增強型MOS晶體管分別由權(quán)利要求I至3的任一項所述的半導(dǎo)體裝置構(gòu)成。
全文摘要
本發(fā)明涉及半導(dǎo)體裝置及基準(zhǔn)電壓生成電路。在設(shè)置于柵極絕緣膜(30)上的柵極電極(40)中，在P型半導(dǎo)體層(41)與P型半導(dǎo)體層(41)的下層(柵極絕緣膜(30))的接合面產(chǎn)生耗盡層(42)。溫度變化時，柵極電極(40)內(nèi)部的耗盡層(42)的區(qū)域變化，柵極電壓對于溝道形成的影響變化，因而閾值電壓與通常的MOS晶體管的情況相比也變化。利用這一點，以MOS晶體管具有期望的溫度特性的方式進行控制，因而不需要溫度修正電路，能夠減小電路規(guī)模。從而提供能夠通過具有期望的溫度特性而減小電路規(guī)模的MOS晶體管。
文檔編號H01L29/78GK102683393SQ20121007826
公開日2012年9月19日 申請日期2012年3月13日 優(yōu)先權(quán)日2011年3月13日
發(fā)明者吉野英生 申請人:精工電子有限公司