專(zhuān)利名稱(chēng)：具有張應(yīng)力增加的絕緣膜的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，并且具體地涉及一種在應(yīng)用于一種具有MISFET并且使用應(yīng)力膜的半導(dǎo)體器件及其制造方法時(shí)有效的技術(shù)。
背景技術(shù)：
目前廣泛施行使晶體管小型化并且實(shí)現(xiàn)其性能提高。然而僅通過(guò)使晶體管小型化 來(lái)提高其性能的方式具有比如在成本/性能比方面增加成本之類(lèi)的問(wèn)題。鑒于這樣的問(wèn)題，已經(jīng)顯現(xiàn)一種不僅通過(guò)使晶體管小型化來(lái)提高其性能而且使用由氮化硅膜代表的應(yīng)力膜來(lái)提高晶體管性能的方法。在公開(kāi)號(hào)為2009-147199的日本未審專(zhuān)利(專(zhuān)利文獻(xiàn)I)中，描述一種涉及SiN襯墊膜的技術(shù)，其允許向MOS晶體管的溝道區(qū)域施加應(yīng)變。在國(guó)際公開(kāi)號(hào)為WO 2008/117431的手冊(cè)(專(zhuān)利文獻(xiàn)2)中，描述一種涉及應(yīng)力膜的技術(shù)，其向溝道區(qū)域給予張應(yīng)力。

發(fā)明內(nèi)容
作為進(jìn)行研究的結(jié)果，本發(fā)明人已經(jīng)獲得以下研究結(jié)果。當(dāng)形成張應(yīng)力膜以便覆蓋η溝道MISFET時(shí)，出現(xiàn)η溝道MISFET的溝道區(qū)域中的電子遷移率等增加以允許η溝道MISFET的溝道中流動(dòng)的接通電流增加并且提高包括η溝道MISFET的半導(dǎo)體器件的性能。對(duì)于張應(yīng)力膜而言，氮化硅膜是適合的。為了使用張應(yīng)力來(lái)增加電子遷移率，增加張應(yīng)力膜的張應(yīng)力是有效的。作為一種用于增加張應(yīng)力的方法，有一種通過(guò)等離子體CVD方法來(lái)沉積氮化硅膜、然后執(zhí)行用于用紫外線(xiàn)光照射氮化硅膜的處理的方法。通過(guò)執(zhí)行紫外線(xiàn)照射處理，可以增加氮化硅膜的張應(yīng)力。然而當(dāng)作為張應(yīng)力膜的氮化硅膜受到紫外線(xiàn)照射時(shí)，可能在氮化硅膜中產(chǎn)生裂縫或者裂口。當(dāng)裂縫或者裂口已經(jīng)產(chǎn)生于作為張應(yīng)力膜的氮化硅膜中時(shí)，可能損害張應(yīng)力膜的功能或者可以降低半導(dǎo)體器件的可靠性。因此，希望防止裂縫或者裂口產(chǎn)生于張應(yīng)力膜中同時(shí)實(shí)現(xiàn)張應(yīng)力膜的張應(yīng)力增加。下文簡(jiǎn)要描述本申請(qǐng)中公開(kāi)的本發(fā)明的有代表性的方面的概況。根據(jù)一個(gè)有代表性的實(shí)施方式的半導(dǎo)體器件包括半導(dǎo)體襯底；第一柵極電極和第二柵極電極，各自形成于半導(dǎo)體襯底的主表面之上并且彼此相鄰；第一側(cè)壁間隔體，形成于第一柵極電極的與第二柵極電極相對(duì)的第一側(cè)壁之上；以及第二側(cè)壁間隔體，形成于第二柵極電極的與第一柵極電極相對(duì)的第二側(cè)壁之上。半導(dǎo)體器件還包括第一絕緣膜，形成于半導(dǎo)體襯底的主表面之上以便覆蓋第一和第二柵極電極以及第一和第二側(cè)壁間隔體；第ニ絕緣膜，形成于第一絕緣膜之上以便覆蓋第一和第二柵極電極以及第一和第二側(cè)壁間隔體；以及第三絕緣膜，形成于第二絕緣膜之上以便覆蓋第一和第二柵極電極以及第一和第ニ側(cè)壁間隔體。第一絕緣膜和第二絕緣膜中的每個(gè)絕緣膜由氮化硅形成并且作為張應(yīng)力膜來(lái)工作。第三絕緣膜由基于氧化硅的絕緣膜形成。當(dāng)在第一側(cè)壁間隔體與第二側(cè)壁間隔體之間的間距為U、第一絕緣膜的膜厚度為T(mén)1、在第一側(cè)壁間隔體的側(cè)表面之上的第一絕緣膜與第二側(cè)壁間隔體的側(cè)表面之上的第一絕緣膜之間的間距為L(zhǎng)1而第二絕緣膜的膜厚度為ち?xí)r，滿(mǎn)足し。/2>1\并且L/2-T2，第一絕緣膜的氫含量比(氫含量)低于第二絕緣膜的氫含量比(氫含量)。一種制造根據(jù)該有代表性的實(shí)施方式的半導(dǎo)體器件的方法包括以下步驟(a)在半導(dǎo)體襯底的主表面之上形成彼此相鄰的第一柵極電極和第二柵極電扱；以及(b)在第一柵極電極的與第二柵極電極相對(duì)的第一側(cè)壁之上形成第一側(cè)壁間隔體而在第二柵極電極的與第一柵極電極相對(duì)的第二側(cè)壁之上形成第二側(cè)壁間隔體。該方法還包括以下步驟(C)在半導(dǎo)體襯底的主表面之上形成由氮化硅形成并且作為張應(yīng)力膜來(lái)工作的第一絕緣膜以便覆蓋第一和第二柵極電極以及第一和第二側(cè)壁間隔體；以及(d)在第一絕緣膜之上形成第二絕緣膜以便覆蓋第一和第二柵極電極以及第一和第二側(cè)壁間隔體。該方法還包括以下步驟(e)在第二絕緣膜之上形成第三絕緣膜以便覆蓋第一和第二柵極電極以及第一和第ニ側(cè)壁間隔體。第一絕緣膜和第二絕緣膜中的每個(gè)絕緣膜都由氮化硅形成并且作為張應(yīng)力膜來(lái)工作，而第三絕緣膜由基于氧化硅的絕緣膜形成。當(dāng)在各自在步驟(b)中形成的第一側(cè)壁間隔體與第二側(cè)壁間隔體之間的間距為U、步驟(C)中的第一絕緣膜的沉積膜厚度為T(mén)1、在步驟(d)中形成第二絕緣膜之前的階段在第一側(cè)壁間隔體的側(cè)表面之上的第一絕緣膜與第二側(cè)壁間隔體的側(cè)表面之上的第一絕緣膜之間的間距為L(zhǎng)1并且步驟(d)中的第二絕緣膜的沉積膜厚度為T(mén)2時(shí)，滿(mǎn)足U/2 > T1并且U/2 ^ T2。在步驟(c)中形成的第一絕緣膜受到用于增加起張應(yīng)カ的處理。然而在步驟(d)中形成的第二絕緣膜在沉積第二絕緣膜之后未受到用于增加第二絕緣膜的張應(yīng)カ的處理。下文簡(jiǎn)要描述本申請(qǐng)中公開(kāi)的本發(fā)明的有代表性的方面可實(shí)現(xiàn)的效果。根據(jù)ー個(gè)有代表性的實(shí)施方式，可以提高半導(dǎo)體器件的性能。此外還可以提高半導(dǎo)體器件的可靠性。


圖I是作為本發(fā)明ー個(gè)實(shí)施方式的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖；圖2是半導(dǎo)體器件在其繼圖I之后的制造步驟中的主要部分橫截面圖；圖3是半導(dǎo)體器件在其繼圖2之后的制造步驟中的主要部分橫截面圖；圖4是半導(dǎo)體器件在其繼圖3之后的制造步驟中的主要部分橫截面圖；圖5是半導(dǎo)體器件在其繼圖4之后的制造步驟中的主要部分橫截面圖；圖6是半導(dǎo)體器件在其繼圖5之后的制造步驟中的主要部分橫截面圖；圖7是半導(dǎo)體器件在其繼圖6之后的制造步驟中的主要部分橫截面圖；圖8是半導(dǎo)體器件在其繼圖7之后的制造步驟中的主要部分橫截面圖；圖9是半導(dǎo)體器件在其繼圖8之后的制造步驟中的主要部分橫截面圖；、
圖10是半導(dǎo)體器件在其繼圖9之后的制造步驟中的主要部分橫截面圖；圖11是示出了形成氮化硅膜作為張應(yīng)力膜的步驟的細(xì)節(jié)的工藝流程圖；圖12是作為本發(fā)明一個(gè)實(shí)施方式的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖；圖13是半導(dǎo)體器件在其繼圖12之后的制造步驟中的主要部分橫截面圖；圖14是半導(dǎo)體器件在其繼圖13之后的制造步驟中的主要部分橫截面圖；圖15是半導(dǎo)體器件在其繼圖14之后的制造步驟中的主要部分橫截面圖；圖16是半導(dǎo)體器件在其繼圖15之后的制造步驟中的主要部分橫截面圖；
圖17是用來(lái)形成作為張應(yīng)力膜的氮化硅膜的半導(dǎo)體制造裝置的示例圖；圖18 (a)和圖18 (b)是比較示例(第二比較示例)的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖；圖19 (a)和圖19 (b)是比較示例(第二比較示例)的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖；圖20 (a)和圖20 (b)是比較示例(第二比較示例)的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖；圖21是示出了柵極電極的平面布局的示例的平面圖；圖22是半導(dǎo)體器件在步驟S5的氮化硅膜形成步驟中的主要部分橫截面圖；圖23是半導(dǎo)體器件在步驟S5的、繼圖22之后的氮化硅膜形成步驟中的主要部分橫截面圖；圖24是半導(dǎo)體器件在步驟S5的、繼圖23之后的氮化硅膜形成步驟中的主要部分橫截面圖；圖25是半導(dǎo)體器件在步驟S5的、繼圖24之后的氮化硅膜形成步驟中的主要部分橫截面圖；圖26是第一變化的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖；圖27是第一變化的半導(dǎo)體器件在其繼圖26之后的制造步驟中的主要部分橫截面圖；圖28是示出了在第二變化中的、形成作為張應(yīng)力膜的氮化硅膜的步驟細(xì)節(jié)的工藝流程圖；圖29是第三變化的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖；圖30是第三變化的半導(dǎo)體器件在其繼圖29之后的制造步驟中的主要部分橫截面圖；圖31是在第四變化中的、形成作為張應(yīng)力膜的氮化硅膜的步驟細(xì)節(jié)的工藝流程圖；圖32是作為本發(fā)明另一實(shí)施方式的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖；圖33是半導(dǎo)體器件在其繼圖32之后的制造步驟中的主要部分橫截面圖；圖34是半導(dǎo)體器件在其繼圖33之后的制造步驟中的主要部分橫截面圖；圖35是半導(dǎo)體器件在其繼圖34之后的制造步驟中的主要部分橫截面圖；圖36是半導(dǎo)體器件在其繼圖35之后的制造步驟中的主要部分橫截面圖37是半導(dǎo)體器件在其繼圖36之后的制造步驟中的主要部分橫截面圖；圖38是半導(dǎo)體器件在其繼圖37之后的制造步驟中的主要部分橫截面圖；以及圖39是半導(dǎo)體器件在其繼圖38之后的制造步驟中的主要部分橫截面圖。
具體實(shí)施方式
在以下實(shí)施方式中的每ー個(gè)中，將通過(guò)劃分成多個(gè)章節(jié)或者實(shí)施方式來(lái)描述實(shí)施方式。然而，除非另有具體明確描述，則它們并非互不相關(guān)，并且章節(jié)或者實(shí)施方式之ー是部分或者所有其它章節(jié)或者實(shí)施方式的變化、細(xì)節(jié)、補(bǔ)充說(shuō)明等。當(dāng)在以下實(shí)施方式中提到要素的數(shù)字等(包括數(shù)目、數(shù)值、數(shù)量、范圍等)時(shí)，除非另有具體明確描述或者除非它們?cè)谠瓌t上明顯限于具體數(shù)字，則它們并不限于具體數(shù)字。將理解，在以下實(shí)施方式中，除非另有具體明確描述或者除非認(rèn)為其組成(包括要素、步驟等)在原則上明顯不可或缺，則實(shí)施方式的組成未必不可或缺。類(lèi)似地，如果在以下實(shí)施方式中引用組成等的形狀、位置關(guān)系等，除非另有具體明確描述或者除非可以認(rèn)為形狀等在原則上明顯未包括與之基本上近似或者相似的形狀等，假設(shè)形狀等包括這些近似或者相似形狀等。同樣應(yīng)當(dāng)適用于前述數(shù)值和范圍。下文將參照附圖描述本發(fā)明實(shí)施方式。注意在用于圖示本發(fā)明的所有附圖中，具有相同功能的構(gòu)件由相同標(biāo)號(hào)標(biāo)示并且省略其重復(fù)描述。在以下實(shí)施方式中，除非具體需要，否則在原則上將不重復(fù)對(duì)相同或者相近部分的描述。在實(shí)施方式中使用的附圖中，為了清楚圖示，即使在橫截面圖中仍然可以省略影線(xiàn)，而為了清楚圖示，即使平面圖也可以加影線(xiàn)。第一實(shí)施方式半導(dǎo)體器件制造エ藝將參照附圖描述本實(shí)施方式的半導(dǎo)體器件的制造エ藝。圖I至圖10示出了作為本發(fā)明ー個(gè)實(shí)施方式的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖，這里的半導(dǎo)體器件是具有η溝道MISFET (金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管)的半導(dǎo)體器件。本實(shí)施方式的半導(dǎo)體器件具有半導(dǎo)體襯底I中形成的多個(gè)η溝道MISFET。圖I至圖10示出了形成有作為其代表的兩個(gè)η溝道MISFET (對(duì)應(yīng)于后文描述的η溝道MISFETQnl和Qn2)的區(qū)域的橫截面圖。首先如圖I中所示，制備由電阻率例如約為I Qcm至10 Qcm等的P型單晶硅制成的半導(dǎo)體襯底(半導(dǎo)體晶片)I。然后在半導(dǎo)體襯底I的主表面中形成隔離區(qū)域。在圖I至圖10中未示出隔離區(qū)域，但是后文將描述的圖32至圖39中所示的隔離區(qū)域2與之對(duì)應(yīng)。隔離區(qū)域由絕緣體(諸如氧化硅)制成并且例如通過(guò)STI (淺溝槽隔離)方法來(lái)形成。例如隔離溝槽(用于隔離的溝槽)形成于半導(dǎo)體襯底I中，然后絕緣膜掩埋于每個(gè)隔離溝槽中以由此允許形成如下隔離區(qū)域每個(gè)隔離區(qū)域由在每個(gè)隔離溝槽中掩埋的絕緣膜形成。接著,形成從半導(dǎo)體襯底I的主表面起達(dá)預(yù)定深度的P型講PW。P型講PW形成于半導(dǎo)體襯底I的、將形成η溝道MISFET的區(qū)域中。在半導(dǎo)體襯底I中，P型阱PW形成于隔離區(qū)域2限定的有源區(qū)域中?？梢酝ㄟ^(guò)離子注入P型雜質(zhì)(如例如硼(B))來(lái)形成P型阱PW。在形成P型阱PW之前或者之后，也可以根據(jù)需要向半導(dǎo)體襯底I的上層部分執(zhí)行如下的離子注入(所謂的溝道摻雜離子注入)，該離子注入用于調(diào)節(jié)之后形成的MISFET的閾值。
接著，通過(guò)例如使用水成氫氟酸(HF)溶液等的濕法蝕刻，凈化(清潔)半導(dǎo)體襯底I的表面，然后柵極絕緣膜3形成于半導(dǎo)體襯底I的表面(即P型阱PW的表面)上。柵極絕緣膜3例如由薄的氧化硅膜等形成并且可以例如通過(guò)熱氧化方法來(lái)形成。接著，如圖2中所示，柵極電極GE形成于柵極絕緣膜3之上。為了形成柵極電極GE，例如在半導(dǎo)體襯底I的主表面之上(即在柵極絕緣膜3之上)形成導(dǎo)電膜(比如多晶硅膜(摻雜多晶硅膜))、然后使用光刻技術(shù)和干法蝕刻技術(shù)來(lái)圖案化導(dǎo)電膜可以是適宜的。因而，均由圖案化的導(dǎo)電膜形成的柵極電極GE經(jīng)由柵極絕緣膜3形成于P型阱PW的表面之上。在圖2中，在半導(dǎo)體襯底的主表面之上形成的多個(gè)柵極電極GE之中，示出了在柵極長(zhǎng)度方向(柵極電極GEl和GE2中的每一個(gè)的柵極長(zhǎng)度方向)上彼此相鄰的柵極電極GEl和 GE2。接著，如圖3中所示，向P型阱PW的、位于柵極電極GE的兩側(cè)的區(qū)域中離子注入η型雜質(zhì)(比如磷(P)或者砷(As))，以由此形成η_型半導(dǎo)體區(qū)域(雜質(zhì)擴(kuò)散層)EXl。在 用于形成η—型半導(dǎo)體區(qū)域EXl的離子注入期間，使用柵極電極GE作為掩模向半導(dǎo)體襯底
I(P型阱PW)執(zhí)行離子注入。在用于形成η—型半導(dǎo)體區(qū)域EXl的離子注入中，P型阱PW的位于柵極電極GE正下方的區(qū)域由柵極電極GE遮蔽，因此未受到離子注入。接著，如圖4中所示，在每個(gè)柵極電極GE的側(cè)壁之上，形成均例如由氧化硅、氮化硅、其絕緣膜的層疊膜等制成的側(cè)壁間隔體(側(cè)壁、側(cè)壁間隔體或者側(cè)壁絕緣膜)SW作為側(cè)壁絕緣膜(絕緣膜)。例如在半導(dǎo)體襯底I之上沉積氧化硅膜、氮化硅膜、或其層疊膜等以便覆蓋柵極電極GE。通過(guò)用RIE (反應(yīng)離子蝕刻)方法等來(lái)各向異性蝕刻氧化硅膜、氮化硅膜或者其層疊膜，可以形成側(cè)壁間隔體SW。在這一情況下，每個(gè)側(cè)壁間隔體SW由保留在柵極電極GE的每個(gè)側(cè)壁之上的氧化硅膜、氮化硅膜或者其層疊膜形成。接著，如圖5中所示，向P型阱PW的、位于柵極電極GE和側(cè)壁間隔體SW兩側(cè)的區(qū)域中離子注入η型雜質(zhì)(比如磷(P)或者砷(As))，以由此形成η+型半導(dǎo)體區(qū)域SDl (源極/漏極區(qū)域)。在用于形成η+型半導(dǎo)體區(qū)域SDl的離子注入期間，使用柵極電極GE及其側(cè)壁之上的側(cè)壁間隔體SW作為掩模向半導(dǎo)體襯底I (P型阱PW)執(zhí)行離子注入。因而，η_型半導(dǎo)體區(qū)域EXl與柵極電極GE對(duì)準(zhǔn)(自對(duì)準(zhǔn))形成，而η+型半導(dǎo)體區(qū)域SDl與側(cè)壁間隔體SW對(duì)準(zhǔn)(自對(duì)準(zhǔn))形成。在用于形成η+型半導(dǎo)體區(qū)域SDl的離子注入中，P型阱PW的、位于柵極電極GE和側(cè)壁間隔體SW正下方的區(qū)域由柵極電極GE和側(cè)壁間隔體SW遮蔽，因此未受到離子注入。在離子注入之后，執(zhí)行用于活化引入的雜質(zhì)的退火處理(活化退火或者熱處理)。這允許使向η_型半導(dǎo)體區(qū)域EXl和η.型半導(dǎo)體區(qū)域SDl中引入的雜質(zhì)活化。以此方式，獲得如圖5中所示的結(jié)構(gòu)，并且在P型阱PW中形成作為場(chǎng)效應(yīng)晶體管的 η 溝道 MISFET Qn。η+型半導(dǎo)體區(qū)域SDl具有比η_型半導(dǎo)體區(qū)域EX的雜質(zhì)濃度更高的雜質(zhì)濃度和比其結(jié)深度更深的結(jié)深度。因而，作為η溝道MISFET Qn的源極或者漏極來(lái)工作的η型半導(dǎo)體區(qū)域(雜質(zhì)擴(kuò)散層)由η—型半導(dǎo)體區(qū)域EXl和η+型半導(dǎo)體區(qū)域SDl形成。因此，η溝道MISFET Qn的源極/漏極區(qū)域具有LDD(輕度摻雜漏極)結(jié)構(gòu)。η+型半導(dǎo)體區(qū)域SDl可以視為用于η溝道MISFET Qn的源極或者漏極的半導(dǎo)體區(qū)域(源極/漏極區(qū)域)。柵極電極GE作為η溝道MISFETQn的柵極電極來(lái)工作。注意在圖5中，示出了兩個(gè)η溝道MISFET Qnl和Qn2作為η溝道MISFET Qn，但是柵極電極GEl (作為η溝道MISFET Qnl的柵極電極)以及柵極電極GE2 (作為η溝道MISFETQn2的柵極電極)在柵極長(zhǎng)度方向(柵極電極GEl和GE2中每ー個(gè)的柵極長(zhǎng)度方向)上彼此相鄰。此外，η溝道MISFET Qnl和η溝道MISFET Qn2共享位于柵極電極GEl與柵極電極GE2之間的用于源極或者漏極的η.型半導(dǎo)體區(qū)域SD1。
接著，如圖6中所示，使用硅化物技木，低電阻金屬硅化物層4形成于η溝道MISFET Qn的柵極電極GE和源扱/漏極區(qū)域(n+型半導(dǎo)體區(qū)域SDl)的相應(yīng)表面中(上層部分中)。例如，在暴露柵極電極GE和n+型半導(dǎo)體區(qū)域SDl的表面(上表面)之后，在半導(dǎo)體襯底I的主表面(整個(gè)表面)(包括柵極電極GE和η.型半導(dǎo)體區(qū)域SDl的相應(yīng)上表面)之上使用濺射方法等來(lái)形成(沉積)金屬膜(比如鈷(Co)膜或者鎳(Ni)膜)，并且通過(guò)熱處理使金屬膜與柵極電極GE和η+型半導(dǎo)體區(qū)域SDl (形成柵極電極GE和η+型半導(dǎo)體區(qū)域SDl的個(gè)別硅區(qū)域)反應(yīng)。以此方式，金屬硅化物層4形成于柵極電極GE和η+型半導(dǎo)體區(qū)域SDl的相應(yīng)表面上。當(dāng)金屬膜為鈷膜時(shí)，金屬硅化物層4為硅化鈷層，而當(dāng)金屬膜為鎳膜吋，金屬硅化物層4為硅化鎳層。如果鎳-鉬合金膜用作金屬膜，則金屬硅化物層4為鎳-鉬硅化物層。隨后去除未反應(yīng)的金屬膜。通過(guò)形成金屬硅化物層4，可以減少比如柵極電極GE和η+型半導(dǎo)體區(qū)域SDl的擴(kuò)散電阻和接觸電阻之類(lèi)的電阻。注意當(dāng)金屬硅化物層4形成于柵極電極GE之上時(shí)，柵極電極GE之上的金屬硅化物層4也可以視為柵極電極GE的部分。接著，如圖7中所示，在半導(dǎo)體襯底I的整個(gè)主表面之上，形成作為用于張應(yīng)カ的絕緣膜的氮化硅膜5。氮化硅膜5形成于半導(dǎo)體襯底I的主表面(包括金屬氮化物層4的上表面)以便覆蓋柵極電極GE、側(cè)壁間隔體SW和η+型半導(dǎo)體區(qū)域SD1。氮化硅膜5為張應(yīng)カ膜。在本實(shí)施方式中，形成氮化娃膜5為多個(gè)氮化娃膜的層疊膜。后文將更具體描述氮化硅膜5的結(jié)構(gòu)和形成方法。為了清楚圖示，在圖7至圖10中，氮化硅膜5被示出為單層，但是如后文將描述的那樣，氮化娃膜5實(shí)際上為例如氮化娃膜5a、氮化娃膜5b和氮化娃膜5c的層疊膜。在本實(shí)施方式中形成的氮化硅膜5為張應(yīng)力膜。此外，形成氮化硅膜5的氮化硅膜5a、5b、5c中姆ー個(gè)都為張應(yīng)力膜。注意在本實(shí)施方式和以下第二實(shí)施方式中，張應(yīng)カ膜是向形成有該張應(yīng)力膜的半導(dǎo)體襯底給予張應(yīng)カ的膜(絕緣膜)。在其中在半導(dǎo)體襯底之上形成張應(yīng)カ膜的區(qū)域中，張應(yīng)カ膜向半導(dǎo)體襯底施加(向半導(dǎo)體襯底給予或者在半導(dǎo)體襯底中形成)張應(yīng)力。如果由在形成有η溝道MISFET的半導(dǎo)體襯底(其溝道區(qū)域)之上的張應(yīng)カ膜施加張應(yīng)力，則通過(guò)增加電子的遷移率等可以增加η溝道MISFET的溝道中流動(dòng)的接通電流。張應(yīng)カ膜也可以稱(chēng)為張應(yīng)カ膜。另ー方面，壓縮應(yīng)力膜是向形成有該壓縮應(yīng)カ膜的半導(dǎo)體襯底給予壓縮應(yīng)カ的膜(絕緣膜)。在其中在半導(dǎo)體襯底之上形成壓縮應(yīng)力膜的區(qū)域中，壓縮應(yīng)力膜向半導(dǎo)體襯底施加(向半導(dǎo)體襯底給予或者在半導(dǎo)體襯底中產(chǎn)生)壓縮應(yīng)力。如果由在形成有P溝道MISFET的半導(dǎo)體襯底(其溝道區(qū)域)之上的壓縮應(yīng)力膜施加壓縮應(yīng)力，則通過(guò)増加空穴遷移率等可以增加P溝道MISFET的溝道中流動(dòng)的接通電流。壓縮應(yīng)力膜也可以稱(chēng)為壓縮性應(yīng)力膜。在本實(shí)施方式中，形成作為張應(yīng)力膜的氮化硅膜5以便覆蓋η溝道MISFET Qn (包括η溝道MISFET Qnl和Qn2)。因此通過(guò)增加每個(gè)η溝道MISFET Qn的溝道區(qū)域中的電子遷移率，可以增加η溝道MISFET Qn的溝道中流動(dòng)的接通電流(驅(qū)動(dòng)電流)。這允許提高包括η溝道MISFET Qn的半導(dǎo)體器件的性能。張應(yīng)力膜的示例不僅包括氮化硅膜而且包括包含硅和氮的其它膜(比如SiON膜(氮氧化硅膜)以及SiCN膜(氮碳化硅膜))。然而從SiON膜或者SiCN膜獲得高張應(yīng)力比從氮化硅膜獲得高張應(yīng)力更難，從而本實(shí)施方式優(yōu)選地使用氮化硅膜5作為張應(yīng)力膜。在本實(shí)施方式中，通過(guò)使用由氮化硅形成的張應(yīng)力膜(這里為氮化硅膜5)，有可能增加向半導(dǎo)體襯底施加的張應(yīng)力并且增強(qiáng)提高每個(gè)η溝道MISFET Qn中的接通電流(驅(qū)動(dòng)電流)的效果。優(yōu)選地設(shè)置氮化硅膜5的張應(yīng)力不少于I. 5GPa。接著如圖8中所示，在半導(dǎo)體襯底I的整個(gè)主表面之上(即，在氮化硅膜5之上)，形成層間絕緣膜6作為基于氧化硅的絕緣膜。層間絕緣膜6的膜厚度大于氮化硅膜5的膜厚度。使用基于氧化硅的絕緣膜(即，氧化物膜型絕緣膜)作為層間絕緣膜6。這里，基于氧化硅的絕緣膜(氧化物膜型絕緣膜)為包含氧化硅作為主要成分的絕緣膜。然而基于氧化硅的絕緣膜也可以包含碳(C)、氟(F)、氮(N)、硼(B)以及磷(P)中的一種或者多種元素。在形成層間絕緣膜6之后，通過(guò)CMP (化學(xué)機(jī)械拋光)方法等來(lái)拋光層間絕緣膜6的上表面以平坦化。接著，如圖9中所示，使用層間絕緣膜6之上形成的光致抗蝕劑圖案(未示出)作為蝕刻掩模來(lái)干法蝕刻層間絕緣膜6和氮化硅膜5以在層間絕緣膜6和氮化硅膜5中形成接觸孔(通孔或者洞)CNT。形成接觸孔CNT以便延伸穿過(guò)包括層間絕緣膜6和氮化硅膜5的層疊膜(層疊絕緣膜)。為了形成接觸孔CNT，首先在相比氮化硅膜5而言更為可能蝕刻層間絕緣膜6的條件之下執(zhí)行層間絕緣膜6的干法蝕刻，以使氮化硅膜5作為蝕刻停止膜來(lái)工作。以此方式，接觸孔CNT形成于層間絕緣膜6中。然后通過(guò)在相比層間絕緣膜6而言更為可能蝕刻氮化硅膜5的條件之下通過(guò)干法蝕刻來(lái)去除在每個(gè)接觸孔CNT的底部部分的氮化硅膜5以形成接觸孔CNT作為通孔。在接觸孔CNT的形成于n+型半導(dǎo)體區(qū)域SDl之上的底部部分處，暴露n+型半導(dǎo)體區(qū)域SDl之上的金屬硅化物層4。接著，在接觸孔CNT中形成(掩埋)由鎢(W)等形成的導(dǎo)電插塞(耦合導(dǎo)體部分)PG0為了形成插塞PG，例如阻擋導(dǎo)體膜(例如鈦膜、氮化鈦膜或者其層疊膜)形成于包括接觸孔CNT的內(nèi)部(底部部分和側(cè)壁)的層間絕緣膜6之上。然后，在阻擋導(dǎo)體膜之上形成由鎢膜等形成的主導(dǎo)體膜以便填充接觸孔CNT，并且通過(guò)用CMP方法、回蝕方法等來(lái)去除層間絕緣膜6之上的非所需的主導(dǎo)體膜和阻擋導(dǎo)體膜，可以形成插塞PG。注意，為了清楚圖示，在圖9中一體地示出了均形成插塞PG的阻擋導(dǎo)體膜和主導(dǎo)體膜(鎢膜)。在n+型半導(dǎo)體區(qū)域SDl之上形成的插塞PG的底部部分與η.型半導(dǎo)體區(qū)域SDl的表面之上的金屬硅化物層4接觸并且與其電耦合。接著，如圖10中所示，在插塞PG掩埋于其中的層間絕緣膜6之上形成用于形成布線(xiàn)線(xiàn)路的另一絕緣膜(第二層間絕緣膜)7。絕緣膜7可以形成為單層膜或者層疊膜。接著，通過(guò)單大馬士革方法來(lái)形成第一層布線(xiàn)線(xiàn)路。首先通過(guò)使用抗蝕劑圖案、(未示出)作為掩模的干法蝕刻，在絕緣膜7的預(yù)定區(qū)域中形成布線(xiàn)溝槽8，然后在半導(dǎo)體襯底I的主表面之上(包括布線(xiàn)溝槽8的底部部分和側(cè)壁的絕緣膜之上)形成阻擋導(dǎo)體膜(阻擋金屬膜)。可以使用的阻擋導(dǎo)體膜的示例包括氮化鈦膜、鉭膜或者氮化鉭膜。隨后通過(guò)CVD方法、濺射方法等，在阻擋導(dǎo)體膜之上形成銅籽晶層(未示出)，并且使用電解電鍍方法等，在籽晶層之上進(jìn)ー步形成銅鍍層膜(主導(dǎo)體膜)。布線(xiàn)溝槽8的內(nèi)部由銅鍍層膜填充。然后通過(guò)CMP方法來(lái)去除區(qū)域中除布線(xiàn)溝槽8之外的銅鍍層膜、籽晶層和阻擋金屬膜以形成由作為主導(dǎo)電材料的銅形成的第一層布線(xiàn)線(xiàn)路Ml。注意，為了清楚圖示，在圖10中一體地示出了均形成布線(xiàn)線(xiàn)路Ml的銅鍍層膜、籽晶層和阻擋金屬膜。布線(xiàn)線(xiàn)路Ml經(jīng)由插塞PG電耦合到用于η溝道MISFET Qn的源極或者漏極的n+型半導(dǎo)體區(qū)域SD1、柵極電極GE等。 隨后，通過(guò)雙大馬士革方法來(lái)形成第二層和后續(xù)層的布線(xiàn)線(xiàn)路，但是這里省略其描繪和描述。布線(xiàn)線(xiàn)路Ml并不限于大馬士革布線(xiàn)線(xiàn)路，而是也可以通過(guò)圖案化用于布線(xiàn)線(xiàn)路的導(dǎo)電膜來(lái)形成。例如，布線(xiàn)線(xiàn)路I也可以形成為鎢布線(xiàn)線(xiàn)路、鋁布線(xiàn)線(xiàn)路等。形成氮化硅膜作為張應(yīng)カ膜接著，將對(duì)形成氮化硅膜5的步驟給出更具體描述。圖11是示出了形成作為張應(yīng)力膜的氮化硅膜5的步驟的細(xì)節(jié)的エ藝流程圖。圖12至圖16是本實(shí)施方式的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖，這些橫截面圖示了與上文描述的圖I至圖10中相同的橫截面區(qū)域。如上所述，在本實(shí)施方式中，形成氮化硅膜5為多個(gè)氮化硅膜的層疊膜，并且下文將具體描述形成氮化硅膜5的步驟。通過(guò)執(zhí)行上文描述的圖I至圖6的步驟來(lái)獲得圖12的、與上文描述的圖6對(duì)應(yīng)的結(jié)構(gòu)。如圖12中所示，柵極電極GEl和柵極電極GE2在柵極長(zhǎng)度(柵極電極GEl和GE2中每ー個(gè)的柵極長(zhǎng)度)的方向上彼此相鄰，并且側(cè)壁間隔體SW形成于柵極電極GEl和GE2的側(cè)壁之上。假設(shè)在側(cè)壁間隔體SW之中，柵極電極GEl的側(cè)壁Ila(與柵極電極GE2相對(duì)的側(cè)壁)之上形成的側(cè)壁間隔體SW稱(chēng)為側(cè)壁間隔體(第一側(cè)壁間隔體)SW1，而柵極電極GE2的側(cè)壁(與柵極電極GEl相對(duì)的側(cè)壁)Ilb之上形成的側(cè)壁間隔體SW稱(chēng)為側(cè)壁間隔體(第二側(cè)壁間隔體)SW2。注意，柵極電極GEl的側(cè)壁Ila是柵極電極GEl的側(cè)壁之中的與柵極電極GE2相對(duì)的側(cè)壁，而柵極電極GE2的側(cè)壁Ilb是柵極電極GE2的側(cè)壁中的與柵極電極GEl相對(duì)的側(cè)壁。因而，柵極電極GEl的側(cè)壁Ila和柵極電極GE2的側(cè)壁Ilb彼此相對(duì)(彼此相向或者相接)，而柵極電極GEl的側(cè)壁Ila之上形成的側(cè)壁間隔體SWl和柵極電極GE2的側(cè)壁Ilb之上形成的側(cè)壁間隔體SW2彼此相對(duì)(彼此相向或者相接)。如圖13中所示，在獲得圖12的結(jié)構(gòu)之后，氮化硅膜5a形成于半導(dǎo)體襯底I的整個(gè)主表面之上(圖11的步驟SI)。氮化硅膜5a是由氮化硅形成的絕緣膜。氮化硅膜5a形成于半導(dǎo)體襯底I的主表面(包括金屬硅化物層4的上表面)之上以便覆蓋柵極電極GE (包括柵極電極GEl和GE2)、側(cè)壁間隔體SW (包括側(cè)壁間隔體SWl和SW2)以及n+型半導(dǎo)體區(qū)域 SDl?？梢允褂玫入x子體CVD(化學(xué)氣相沉積)方法來(lái)形成氮化硅膜5a。下文是用于氮化硅膜5a的膜沉積條件的具體示例。例如使用平行板等離子體CVD裝置，硅烷(SiH4)氣體、氨氣(NH3)和氮?dú)?N2)以實(shí)現(xiàn)約為I 5-10 5-20的SiH4 NH3 N2氣體流速比這樣的比例向膜沉積室(對(duì)應(yīng)于后文描述的膜沉積室23)中引入，并且向其施加約為O. OlW/cm2至lW/cm2的RF功率(射頻功率)以允許氮化硅膜5a沉積于半導(dǎo)體襯底I之上。膜沉積溫度(半導(dǎo)體襯底I在膜沉積期間的溫度)可以例如設(shè)置成約250°C至450°C。所形成的氮化硅膜5a的厚度(膜厚度)優(yōu)選地設(shè)置在Inm至25nm的范圍內(nèi)。這里假設(shè)在側(cè)壁間隔體SWl與側(cè)壁間隔體SW2之間的間距(距離)由Ltl表示。在圖12中示出了間距(距離)U。間距(距離)U對(duì)應(yīng)于已經(jīng)在與柵極電極GEl或者柵極電極GE2的柵極長(zhǎng)度方向平行的方向上測(cè)量的、在側(cè)壁間隔體SWl與側(cè)壁間隔體SW2之間的間距(距離)。還假設(shè)氮化硅膜5a的膜厚度由Ta表示。在圖13中示出了氮化硅膜5a的膜厚度Ta。氮化硅膜5a的膜厚度由Ta是步驟SI中的氮化硅膜5a的沉積膜厚度(沉積厚度、形成的膜厚度或者形成厚度)并且對(duì)應(yīng)于柵極電極GEl和GE2中的每一個(gè)之上的氮化硅膜5a的厚度。如果在氮化硅膜5a的膜厚度Ta與在側(cè)壁間隔體SWl與SW2之間的間距Ltl進(jìn)行比 較，則氮化硅膜5a的膜厚度Ta小于在側(cè)壁間隔體SWl與SW2之間的間距Ltl的一半。也就是說(shuō)，建立以下表達(dá)式(I)給定的關(guān)系L0/2 > Ta …(I)。在步驟SI中，形成氮化硅膜5a作為張應(yīng)力膜。可以通過(guò)用等離子體CVD方法和控制這時(shí)用于膜沉積的條件(比如膜沉積溫度、膜沉積氣體的類(lèi)型、氣體的壓強(qiáng)和RF功率)形成氮化硅膜(這里為氮化硅膜5a)來(lái)形成張應(yīng)力膜。這允許在步驟SI中形成的氮化硅膜5a用作張應(yīng)力膜。形成氮化硅膜5a、5b和5c中的每一個(gè)作為張應(yīng)力膜，但是在沉積作為高張應(yīng)力的膜方面，優(yōu)選通過(guò)其中將膜沉積溫度設(shè)置為不低于400°C的等離子體CVD方法來(lái)形成氮化娃膜5a、5b和5c中的每一個(gè)。作為用于進(jìn)一步增加作為張應(yīng)力膜而沉積的氮化硅膜的張應(yīng)力的處理，可以應(yīng)用比如紫外線(xiàn)照射處理之類(lèi)的處理。通過(guò)使用等離子體CVD方法來(lái)使作為張應(yīng)力膜而沉積的氮化硅膜受到紫外線(xiàn)照射處理(用于使用照射光照射氮化硅膜的處理)，氮化硅膜可以具有比在受到紫外線(xiàn)照射之前的張應(yīng)力更大的張應(yīng)力。氮化硅膜的張應(yīng)力因紫外線(xiàn)照射處理而增加的可能原因可以是氮化硅膜中的氫在紫外線(xiàn)照射下解吸附以收縮氮化硅膜并且改變?cè)诘枘ぶ械腟i (硅)與N(氮)之間的鍵角，由此增加氮化硅膜的張應(yīng)力。在本實(shí)施方式中，在步驟SI中通過(guò)等離子體CVD方法來(lái)沉積氮化硅膜5a之后，使用紫外線(xiàn)光照射氮化硅膜5a(圖11的步驟S2)。優(yōu)選在加熱半導(dǎo)體襯底I時(shí)執(zhí)行步驟S2的紫外線(xiàn)照射處理，并且可以將加熱溫度(半導(dǎo)體襯底I的溫度)設(shè)置在例如350°C至600°C的范圍內(nèi)。優(yōu)選在惰性氣體氛圍(例如氦(He)、氬(Ar)或者氮(N2)氛圍)中執(zhí)行步驟S2的紫外線(xiàn)照射處理。用于使用紫外線(xiàn)光照射的處理(即紫外線(xiàn)照射處理)在下文也成為UV(紫外線(xiàn))照射處理。由于步驟S2的UV照射處理起增加氮化硅膜5a的張應(yīng)力的作用，所以它可以視為用于增加氮化硅膜5的張應(yīng)力的處理。也就是說(shuō)，在步驟SI中形成的氮化硅膜5a為張應(yīng)力膜，并且通過(guò)步驟S2的UV照射處理可以進(jìn)一步增加作為張應(yīng)力膜的氮化硅膜5a的張應(yīng)力。如圖14中所示，在步驟S2的UV照射處理之后，氮化硅膜5b形成于半導(dǎo)體襯底I的整個(gè)主表面之上(即氮化硅5a之上)(圖11的步驟S3)。在步驟SI中，在半導(dǎo)體襯底I的主表面之上形成氮化硅膜5a以便覆蓋柵極電極GE (包括柵極電極GEl和GE2)以及側(cè)壁間隔體SW(包括側(cè)壁間隔體SWl和SW2)。因而，在步驟S3中，氮化硅膜5b形成于氮化硅膜5a之上以便覆蓋柵極電極GE (包括柵極電極GEl和GE2)以及側(cè)壁間隔體SW(包括側(cè)壁間隔體SWl和SW2)?？梢酝ㄟ^(guò)與在上文描述的步驟I的形成氮化硅膜5a的步驟中基本上相同的方法來(lái)執(zhí)行步驟S3的形成氮化硅膜5b的步驟。也就是說(shuō)，也使用等離子體CVD方法和用于膜沉積的條件(比如膜沉積溫度)來(lái)形成氮化硅膜5b，并且可以設(shè)置待使用的氣體與在上文描述的步驟SI (沉積氮化硅膜5a的步驟)中相同。以與在步驟SI中形成作為張應(yīng)力膜的氮化娃膜5a相同的方式,在步驟S3中形成作為張應(yīng)力膜的氮化娃膜5b。這里,氮化硅膜5b的膜厚度由Tb表示。在圖14中示出了氮化硅膜5b的膜厚度Tb。氮化硅膜5b的膜厚度Tb是步驟S3中的氮化硅膜5b的沉積膜厚度(沉積厚度、形成的膜厚度或者形成厚度)，并且對(duì)應(yīng)于柵極電極GEl和GE2中的每ー個(gè)之上的氮化硅膜5b的厚度。如果氮化娃膜5a和氮化娃膜5b的層疊膜具有標(biāo)號(hào)15并且表不為氮化娃膜15,則氮化硅膜15的膜厚度Tab可以由Tab = Ta+Tb給出。由于氮化硅膜5a和5b為張應(yīng)力膜,所以氮化硅膜15也為張應(yīng)力膜。在圖14中示出了氮化硅膜15的膜厚度Tab，并且該膜厚度對(duì)應(yīng)于柵極電極GEl和GE2中每ー個(gè)之上的氮化硅膜15的厚度。當(dāng)將氮化硅膜5a的膜厚度Ta和氮化硅膜5b的膜厚度Tb與在側(cè)壁間隔體SWl與SW2之間的間距Ltl進(jìn)行比較時(shí)，氮化硅膜5a的膜厚度Ta與氮化硅膜5b的膜厚度Tb之和(即氮化硅膜15的膜厚度Tab)小于在側(cè)壁間隔體SWl與SW2之間的間距Ltl的一半。也就 是說(shuō)，建立以下表達(dá)式(2)給定的關(guān)系L0/2 > Ta+Tb (即 L0/2 > Tab) · · ·⑵。這里，在步驟S3中在形成氮化硅膜5b之前的階段(即在已經(jīng)執(zhí)行步驟S2的UV照射處理之后而在執(zhí)行步驟S3的形成氮化硅膜5b的步驟之前的階段)在側(cè)壁間隔體SWl的側(cè)表面之上的氮化硅膜5a與側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜5a之間的間距(距離)由La表示。在圖13中示出了間距La。間距(距離)La對(duì)應(yīng)于已經(jīng)在與柵極電極GEl或者柵極電極GE2的柵極長(zhǎng)度方向平行的方向上測(cè)量的、在側(cè)壁間隔體SWl的側(cè)表面之上的氮化硅膜5a與側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜5a之間的間距(距離)。間距La具有通過(guò)從間距Ltl減去氮化硅膜5a的膜厚度Ta的兩倍而獲得的值，從而建立以下表達(dá)式(3)給定的關(guān)系La = L0-2Ta . . . (3) ο因此前述表達(dá)式(2)等效于以下表達(dá)式(4)Lノ2 > Tb (4)。也就是說(shuō)，如果滿(mǎn)足前述表達(dá)式(2)，則得出也滿(mǎn)足前述表達(dá)式(4)。因此，當(dāng)將氮化硅膜5b的膜厚度Tb與在側(cè)壁間隔體SWl的側(cè)表面之上的氮化硅膜5a與側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜5a之間的間距La進(jìn)行比較時(shí)，建立前述表達(dá)式(4)給定的關(guān)系。在本實(shí)施方式中，在步驟S3中通過(guò)等離子體CVD方法來(lái)沉積氮化硅膜5b之后，使用紫外線(xiàn)光照射氮化硅膜5b (圖11的步驟S4)?？梢酝ㄟ^(guò)與在上文描述的步驟S2中用于氮化硅膜5a的紫外線(xiàn)照射處理(UV照射處理)中基本上相同的方法來(lái)執(zhí)行步驟S4中用于氮化硅膜5b的紫外線(xiàn)照射處理(UV照射處理)。由于步驟S4的UV照射處理起增加氮化硅膜5b的張應(yīng)力的作用，所以它可以視為用于增加氮化硅膜5b的張應(yīng)力的處理。也就是說(shuō)，在步驟S3中形成的氮化硅膜5b為張應(yīng)力膜，并且通過(guò)步驟S4的UV照射處理可以進(jìn)一步增加作為張應(yīng)力膜的氮化硅膜5b的張應(yīng)力。如圖15中所示，在步驟S4的UV照射處理之后，氮化硅膜5c形成于半導(dǎo)體襯底I的整個(gè)主表面之上(即，氮化硅膜5b之上)(圖11的步驟S5)
在步驟SI和S3中，形成氮化硅膜5a和5b以便覆蓋柵極電極GE (包括柵極電極GEl和GE2)以及側(cè)壁間隔體SW(包括側(cè)壁間隔體SWl和SW2)。相應(yīng)地，在步驟S5中，氮化硅膜5c形成于氮化硅膜5b之上以便覆蓋覆蓋柵極電極(包括柵極電極GEl和GE2)以及側(cè)壁間隔體(包括側(cè)壁間隔體SWl和SW2)?？梢酝ㄟ^(guò)與在上文描述的步驟SI的形成氮化硅膜5a的步驟和上文描述的步驟S3的形成氮化硅膜5b的步驟中的每個(gè)步驟基本上相同的方法來(lái)執(zhí)行步驟S5的形成氮化硅膜5c的步驟。也就是說(shuō)，也使用等離子體CVD方法和用于膜沉積的條件(比如膜沉積溫度)來(lái)形成氮化硅膜5c，并且可以設(shè)置待使用的氣體與在上文描述的步驟SI (沉積氮化硅膜5a的步驟)和步驟S3 (沉積氮化硅膜5b的步驟)中的每個(gè)步驟中相同。以與在步驟SI和S3中形成作為張應(yīng)力膜的氮化硅膜5a和5b相同的方式，在步驟S5中形成作為張應(yīng)力膜的氮化娃膜5c。這里,氮化硅膜5c的膜厚度由T。表示。在圖15中示出了氮化硅膜5c的膜厚度T。。氮化硅膜5c的膜厚度T。是步驟S5中的氮化硅膜5c的沉積膜厚度(沉積厚度、形成的膜厚度或者形成厚度)并且對(duì)應(yīng)于柵極電極GEl和GE2中的每一個(gè)之上的氮化硅膜5c的厚度。氮化硅膜5 (氮化硅膜5a、氮化硅膜5b和氮化硅膜5c的層疊膜)的膜厚度Tab?？梢杂蒚ab。= Ta+Tb+Tc給定。在圖15中示出了氮化硅膜5的膜厚度Tab。，并且該膜厚度對(duì)應(yīng)于柵極電極GEl和GE2中的每一個(gè)之上的氮化硅膜5的厚度。當(dāng)將氮化硅膜5a的膜厚度Ta、氮化硅膜5b的膜厚度Tb和氮化硅膜5c的膜厚度Tc與在側(cè)壁間隔體SWl與SW2之間的間距Ltl進(jìn)行比較時(shí)，氮化硅膜5a的膜厚度Ta、氮化硅膜5b的膜厚度Tb與氮化硅膜5c的膜厚度T。之和(即氮化硅膜5的厚度Tab。)不少于在側(cè)壁間隔體SWl與SW2之間的間距Ltl的一半。也就是說(shuō)，建立以下表達(dá)式(5)給定的關(guān)系L0/2 ^ Ta+Tb+Tc = Tabc ... (5)。這里，在步驟S5中形成氮化硅膜5c之前的階段(即，在已經(jīng)執(zhí)行步驟S4的UV照射處理之后并且在執(zhí)行步驟S5的形成氮化硅膜5c的步驟之前)在側(cè)壁間隔體SWl的側(cè)表面之上的氮化硅膜5b與側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜5b之間的間距(距離)由Lb表示。在圖14中示出了間距Lb。間距(距離)Lb對(duì)應(yīng)于已經(jīng)在與柵極電極GEl或者柵極電極GE2的柵極長(zhǎng)度方向平行的方向上測(cè)量的、在側(cè)壁間隔體SWl的側(cè)表面之上的氮化硅膜5b與側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜5b之間的間距(距離)。間距Lb也可以視為在側(cè)壁間隔體SWl的側(cè)表面之上的氮化硅膜15與側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜15之間的間距(距離)。間距Lb具有通過(guò)從間距Ltl減去氮化硅膜5a的膜厚度Ta與氮化硅膜5b之和的兩倍而獲得的值，從而建立以下表達(dá)式(6)給定的關(guān)系Lb = L0_2(Ta+Tb) = L0_2Tab ... (6)。
因此，前述表達(dá)式(5)等效于以下表達(dá)式(7)Lb/2 ^ Tc (7)。相應(yīng)地，如果滿(mǎn)足前述表達(dá)式(5)，則得出也滿(mǎn)足前述表達(dá)式(7)。因此，當(dāng)將氮化硅膜5c的膜厚度T。與在側(cè)壁間隔體SWl的側(cè)表面之上的氮化硅膜5b與側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜5b之間的間距Lb進(jìn)行比較時(shí)，建立前述表達(dá)式(7)給定的關(guān)系。注意，圖12中所示前述間距Ltl對(duì)應(yīng)于從側(cè)壁間隔體SWl的側(cè)表面12a(側(cè)表面12a是與柵極電極GEl的側(cè)壁Ila接觸的側(cè)表面相對(duì)的側(cè)表面，并且用作與半導(dǎo)體襯底I的主表面大體上垂直的表面)到側(cè)壁間隔體SW2的側(cè)表面12b (側(cè)表面12b是與柵極電極GE2的側(cè)表面Ilb接觸的側(cè)表面相對(duì)的側(cè)表面，并且用作與半導(dǎo)體襯底I的主表面大體上垂直的表面)的間距(距離)。此外，圖13中所示前述間距La對(duì)應(yīng)于從側(cè)壁間隔體SWl的氮化硅膜5a的側(cè)表面之上的表面(側(cè)表面)13a(其用作與半導(dǎo)體襯底I的主表面大體上垂直的表面)到側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜5a的表面(側(cè)表面)13b (其用作與半導(dǎo)體襯底I的主表面大體上垂直的表面)的間距(距離)。此外，圖14中所示前述間距Lb對(duì)應(yīng)于從側(cè)壁間隔體SWl的側(cè)表面之上的氮化硅膜5b的表面(側(cè)表面)14a(其用作與半導(dǎo)體襯底I的主表面大體上垂直的表面)到側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜5b的表面(側(cè)表面)14b (其用作與半導(dǎo)體襯底I的主表面大體上垂直的表面)的間距(距離)。間距L。、La和Lb是在沿著電極GEl和GE2彼此相接方向(這里為柵極長(zhǎng)度方向)的方向(與相接方向平行的方向)測(cè)量的間距(距離)。側(cè)表面12a和12b彼此相對(duì)，而在柵極長(zhǎng)度方向(每個(gè)柵極電極GEl和GE2的柵極長(zhǎng)度方向)上在它們之間提供前述間距L。。表面13a和13b彼此相對(duì)而在柵極長(zhǎng)度方向(每個(gè)柵極電極GEl和GE2的柵極長(zhǎng)度方向)上在它們之間提供前述間距La。表面14a和14b彼此相對(duì)而在柵極長(zhǎng)度方向(每個(gè)柵極電極GEl和GE2的柵極長(zhǎng)度方向)上在它們之間提供前述間距Lb。注意氮化硅膜5b的表面14a和14b也可以視為氮化娃膜15的表面14a和14b。在本實(shí)施方式中，在步驟S5中通過(guò)等離子體CVD方法來(lái)沉積氮化硅膜5c之后，未用紫外線(xiàn)光照射氮化硅膜5c。也就是說(shuō)，氮化硅膜5a和5b在沉積之后受到紫外線(xiàn)照射處理(對(duì)應(yīng)于S2和S4)，但是氮化硅膜5c在沉積之后未受到紫外線(xiàn)照射處理。因此，在本實(shí)施方式中，受到紫外線(xiàn)照射處理的氮化硅膜5a和5b可以一起視為第一絕緣膜，而未受到紫外線(xiàn)照射處理的氮化硅膜5c可以視為第二絕緣層。由于UV照射處理是用于增加張應(yīng)カ的處理，所以包括已經(jīng)受到UV照射處理的氮化硅膜5a和5b的氮化硅膜15的張應(yīng)カ大于未受到UV照射處理的氮化硅膜5c的張應(yīng)力。整個(gè)氮化硅膜5的張應(yīng)カ優(yōu)選不少于I. 5GPa。 以此方式,完成由氮化娃膜5a、5b和5c的層疊膜形成的氮化娃膜5。然后，如圖16中所示，在半導(dǎo)體襯底I的整個(gè)主表面之上(即在氮化硅膜5之上)形成層間絕緣膜6(圖11的步驟S6)。由于由氮化硅膜5a、5b和5c的層疊膜形成的氮化硅膜5在其最上層中具有氮化硅膜5c，所以得出層間絕緣膜6形成于氮化硅膜5c之上。另外，盡管氮化硅膜5a、5b受到用于增加張應(yīng)カ的處理，但是氮化硅膜5c未受到用于增加張應(yīng)カ的處理。因此，層間絕緣膜6( “第三絕緣膜”)形成于氮化硅膜5c( “第二絕緣膜”)之上而未首先使氮化硅膜5c受到用于增加張應(yīng)カ的處理(例如UV照射處理)。
在步驟SI、S3和S5中，形成氮化硅膜5a、5b和5c以便覆蓋柵極電極GE (包括柵極電極GEl和GE2)以及側(cè)壁間隔體SW(包括側(cè)壁間隔體SWl和SW2)。因此，在步驟S6中，層間絕緣膜6形成于氮化硅膜之上(即氮化硅膜5c之上)以便覆蓋柵極電極GE (包括柵極電極GEl和GE2)以及側(cè)壁間隔體SW(包括側(cè)壁間隔體SWl和SW2)。用于形成作為張應(yīng)力膜的氮化硅膜的半導(dǎo)體制造裝置圖17是用來(lái)作為張應(yīng)力膜的形成氮化硅膜5的半導(dǎo)體制造裝置21的示例圖。將對(duì)用于使用圖17的半導(dǎo)體制造裝置21來(lái)形成氮化硅膜5的方法給出描述。如圖17中所示，半導(dǎo)體制造裝置21是所謂的多室型半導(dǎo)體制造裝置，其包括傳送室(緩沖室)22、布置于傳送室22周?chē)哪こ练e室23、紫外線(xiàn)照射室24和加載鎖定室25。傳送室22與膜沉積室23、紫外線(xiàn)照射室24和加載鎖定室25中的每個(gè)室經(jīng)由作為開(kāi)啟/閉合裝置等的門(mén)閥(未示出)彼此連接。在膜沉積室23與紫外線(xiàn)照射室24之間可以經(jīng)由傳送室22在真空中傳送半導(dǎo)體晶片。首先從環(huán)形容器(hoop) 26取出并且向加載鎖定室25中傳送單個(gè)半導(dǎo)體晶片(對(duì)應(yīng)于半導(dǎo)體襯底I)。環(huán)形容器26是用于成批傳送半導(dǎo)體晶片的氣密容器或者器皿，并且通常以25個(gè)晶片、12個(gè)晶片、6個(gè)晶片等為批單位容納半導(dǎo)體晶片。環(huán)形容器26的器皿外壁具有除了微小氣流過(guò)濾部分之外的氣密結(jié)構(gòu)，并且基本上完全抑制污垢和灰塵進(jìn)入該結(jié)構(gòu)。因而即使當(dāng)在1000級(jí)氛圍中執(zhí)行傳送時(shí)，仍然可以在其內(nèi)部維持I級(jí)清潔度。隨后，在清空加載鎖定室25之后，借助傳送機(jī)器人(未示出)等從加載鎖定室25經(jīng)過(guò)傳送室22向膜沉積室23中在真空中傳送半導(dǎo)體晶片。然后，在膜沉積室23中執(zhí)行上文描述的步驟SI的膜沉積處理(用于通過(guò)等離子體CVD方法在半導(dǎo)體晶片的主表面之上沉積前述氮化硅膜5a的處理)。接著，借助傳送機(jī)器人(未示出)等從膜沉積室23經(jīng)過(guò)傳送室22向紫外線(xiàn)照射室24中在真空中傳送半導(dǎo)體晶片。然后，在紫外線(xiàn)照射室24中執(zhí)行上文描述的步驟S2的紫外線(xiàn)照射處理(用于使用紫外線(xiàn)光照射半導(dǎo)體晶片的主表面之上形成的前述氮化硅膜5a的處理)。接著，借助傳送機(jī)器人(未示出)等從紫外線(xiàn)照射室24經(jīng)過(guò)傳送室22向膜沉積室23中在真空中傳送回半導(dǎo)體晶片。然后在膜沉積室23中執(zhí)行上文描述的步驟S3的膜沉積處理(用于通過(guò)等離子體CVD方法在半導(dǎo)體晶片的主表面之上沉積前述氮化硅膜5b的處理)。接著，借助傳送機(jī)器人(未示出)等從膜沉積室23經(jīng)過(guò)傳送室22向紫外線(xiàn)照射室24中再次在真空中傳送半導(dǎo)體晶片。然后在紫外線(xiàn)照射室24中執(zhí)行上文描述的步驟S4的紫外線(xiàn)照射處理(用于使用紫外線(xiàn)光照射半導(dǎo)體晶片的主表面之上形成的前述氮化硅膜5b的處理)。接著，借助傳送機(jī)器人(未示出)等從紫外線(xiàn)照射室24經(jīng)過(guò)傳送室22向膜沉積室23中再次在真空中傳送半導(dǎo)體晶片。然后在膜沉積室23中執(zhí)行上文描述的步驟S5的膜沉積處理(用于通過(guò)等離子體CVD方法在半導(dǎo)體晶片的主表面之上沉積前述氮化硅膜5c的處理)。因此，從作為形成氮化硅膜5的步驟開(kāi)始的步驟SI中通過(guò)等離子體CVD方法來(lái)沉積氮化硅膜5a的開(kāi)始時(shí)間到作為形成氮化硅膜5的步驟結(jié)束的步驟S5中通過(guò)等離子體、CVD方法來(lái)沉積氮化硅膜5c的結(jié)束時(shí)間保持半導(dǎo)體晶片(半導(dǎo)體襯底I)避免暴露于大氣氣體。也就是說(shuō)，氮化硅膜5a在步驟SI中沉積、然后在步驟S2中受到紫外線(xiàn)照射處理而未暴露于大氣氣體，氮化硅膜5b在步驟S3中沉積而未暴露于大氣氣體，然后在步驟S4中受到紫外線(xiàn)照射處理而未暴露于大氣氣體，然后氮化娃膜5c在步驟S5中沉積而未暴露于大氣氣體。接著，借助傳送機(jī)器人(未示出)等從膜沉積室23經(jīng)由傳送室22向加載鎖定室25在真空中傳送半導(dǎo)體晶片。然后，從加載鎖定室25向環(huán)形容器26中返回半導(dǎo)體晶片。在膜沉積室23中執(zhí)行上文描述的步驟S5的膜沉積處理(用于通過(guò)等離子體CVD方法在半導(dǎo)體晶片的主表面之上沉積前述氮化硅膜5c的處理)之后，半導(dǎo)體晶片不再受到紫外線(xiàn)照射處理，從而未向紫外線(xiàn)照射室24中發(fā)送而是向環(huán)形容器26中返回半導(dǎo)體晶片。隨后，將膜沉積裝置用于前述層間絕緣膜6來(lái)執(zhí)行上文描述的步驟S6的膜沉積處理(用于在半導(dǎo)體晶片的主表面之上沉積前述層間絕緣膜6的處理)。在本實(shí)施方式中，作為張應(yīng)力膜的氮化娃膜5由多個(gè)氮化娃膜5a、5b和5c形成， 并且選擇性地使用已經(jīng)受到UV照射處理的氮化硅膜5a和5b以及未受到UV照射處理的氮化硅膜5c。下文參照比較示例描述這樣做的原因和由此實(shí)現(xiàn)的效果。比較示例第一比較示例-在單個(gè)厚膜中的裂縫形成。在本實(shí)施方式中，作為張應(yīng)力膜的氮化娃膜5由多個(gè)(多層)氮化娃膜5a、5b和5c形成。然而與在本實(shí)施方式中不同，可以考慮作為張應(yīng)カ膜的氮化硅膜5僅由單個(gè)厚氮化硅膜形成的情況。單個(gè)厚氮化硅膜可以如本實(shí)施方式的多個(gè)氮化硅膜5a、5b和5c的組合厚度那樣厚。作為張應(yīng)力膜的氮化硅膜5僅由單個(gè)厚氮化硅膜形成的這樣的情況將稱(chēng)為第一比較示例。在第一比較示例的情況下，在通過(guò)等離子體CVD方法來(lái)沉積作為張應(yīng)力膜的氮化硅膜之后，如果沉積的氮化硅膜受到UV照射處理以具有増加的張應(yīng)力，則可能在氮化硅膜中形成裂縫。這是因?yàn)楫?dāng)?shù)枘な艿経V照射處理吋，隨著氮化硅膜的厚度増加，氮化硅膜在UV照射期間的收縮量增加，由此增加在氮化硅膜的應(yīng)カ集中部分中產(chǎn)生裂縫的可能性。當(dāng)裂縫已經(jīng)在氮化硅膜中產(chǎn)生時(shí)，氮化硅膜變得不連續(xù)并且不再能夠向半導(dǎo)體襯底(具體在η溝道MISFET的溝道區(qū)域中)施加張應(yīng)力。因而，可以沒(méi)有可能充分獲得由于形成氮化硅膜而改進(jìn)η溝道MISFET的特性的效果。有鑒于此，形成作為張應(yīng)力膜的氮化硅膜為多個(gè)氮化硅膜的層疊膜可以視為最佳。這是因?yàn)槿绻鳛閺垜?yīng)力膜的氮化硅膜形成為多個(gè)氮化硅膜的層疊膜，則可以減少每個(gè)氮化硅膜的膜厚度，并且因此可以抑制在第一比較示例中形成帶來(lái)問(wèn)題的裂縫的產(chǎn)生。第二比較示例-當(dāng)柵極彼此接近時(shí)在照射的第三膜中的裂縫形成。圖18(a)、圖18(b)、圖19(a)和圖19(b)是第二比較示例的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖。圖18(a)和圖18(b)示出了通過(guò)執(zhí)行上文描述的圖I至圖6的步驟來(lái)獲得與上文描述的圖6 (B卩，上文描述的圖12)對(duì)應(yīng)的結(jié)構(gòu)這樣的階段。圖19(a)和圖19(b)示出了在獲得圖18(a)和圖18(b)的結(jié)構(gòu)之后形成氮化硅膜105而不是本實(shí)施方式的氮化硅膜5這樣的階段。注意，在圖18(a)、圖18(b)、圖19(a)和圖19(b)中，在側(cè)壁間隔體SWl與側(cè)壁間隔體SW2之間的間距LciJ對(duì)應(yīng)于前述間距Ltl)在圖18(a)和圖18(b)中以及在圖18(b)和圖19(b)中不同。在圖18(b)和圖19(b)中的在側(cè)壁間隔體SWl與側(cè)壁間隔體SW2之間的間距Ltl2 (對(duì)應(yīng)于前述間距Ltl)小于在圖18(a)和圖19(a)中的在側(cè)壁間隔體SWl與側(cè)壁間隔體SW2之間的間距Ltll (對(duì)應(yīng)于前述間距Ltl)(即，滿(mǎn)足Ltl2 < L01)。實(shí)質(zhì)上，柵極GE1、GE2在圖18(a)和圖18(b)中比在圖19(a)和圖19(b)中彼此更接近。圖19(a)和圖19(b)中所示第二比較示例的氮化硅膜105具有與本實(shí)施方式的氮化硅膜5的厚度相同的厚度，并且由氮化硅膜105a、105b和105c的層疊膜形成。設(shè)置氮化硅膜105a、105b和105c的相應(yīng)厚度與本實(shí)施方式的氮化硅膜5a、5b和5c的相應(yīng)厚度相同。為了形成第二比較示例中的氮化硅膜105，氮化硅膜105a首先通過(guò)等離子體CVD方法來(lái)沉積，然后受到用于增加氮化硅膜105a的張應(yīng)力的UV照射處理。然后，通過(guò)等離子體CVD方法在氮化娃膜105a之上沉積氮化娃膜105b,隨后氮化娃膜105b受到用于增加其張應(yīng)力的UV照射處理。隨后，通過(guò)等離子體CVD方法在氮化硅膜105b之上沉積氮化硅膜105c，然后氮化硅膜105c受到用于增加其張應(yīng)力的UV照射處理。以次方式，可以形成由氮化娃膜105a、105b和105c的層疊膜形成的氮化娃膜105。在圖18 (a)、圖18(b)、圖19(a)和圖19(b)的第二比較示例的情況下，作為張應(yīng)力膜的氮化娃膜105由多層(這里為氮化娃膜105a、105b和105c)形成。這允許氮化娃膜105a、105b和105c中的每一個(gè)具有比上文描述的第一比較示例中作為張應(yīng)力膜的單個(gè)厚氮化硅膜的厚度更小的厚度。因此，在第二比較示例的情況下，每個(gè)氮化硅膜105a、105b和105c中的每一個(gè)在UV照射期間的收縮量可以減少成小于當(dāng)單個(gè)厚氮化硅膜在上文描述的第一比較示例中受到UV照射時(shí)的收縮量。然而，由于半導(dǎo)體襯底I的主表面中形成的半導(dǎo)體元件按比例減小，所以在相鄰柵極電極GEl與GE2之間的間距已經(jīng)減少，因而在側(cè)壁間隔體SWl與SW2之間的間距(對(duì)應(yīng)于間距Lc^Ltll或者Ltl2)也已經(jīng)減少。也就是說(shuō)，在圖18(a)和19(a)的情況下，在側(cè)壁間隔體SWl與SW2之間的間距Ltll相對(duì)大，而在圖18 (b)和19 (b)的情況下，在側(cè)壁間隔體SWl與SW2之間的間距Ltl2由于半導(dǎo)體元件按比例減小而相對(duì)小(即，滿(mǎn)足Ltl2 < L01)。如圖18(b)和圖19(b)中所示，由于在相鄰的柵極電極GEl與GE2之間的間距已經(jīng)減少(即，在側(cè)壁間隔體SWl與SW2之間的間距已經(jīng)減少)，可能在形成氮化硅膜105的氮化硅膜105a、105b和105c中的氮化硅膜105c中產(chǎn)生裂縫19。圖20(a)和圖20(b)示出了第二比較示例中的與圖19(a)和圖19(b)的階段相同的階段的橫截面圖，其中圖20(b)示意地示出了已經(jīng)在氮化硅膜105c中產(chǎn)生裂縫(裂口)19的狀態(tài)。在第一比較示例中在氮化硅膜中產(chǎn)生的裂縫歸因于受到UV照射的氮化硅膜的大的厚度。然而，在第二比較示例中在氮化硅膜105c中產(chǎn)生的裂縫19即使在氮化硅膜105c為薄時(shí)仍然可能產(chǎn)生，并且其形成原因如下。也就是說(shuō)，在圖18 (b)、圖19 (b)和圖20 (b)的橫截面的情況下，在沉積氮化硅膜105c期間，已經(jīng)在方向17a上在側(cè)壁間隔體SWl的側(cè)表面12a之上生長(zhǎng)的部分(在圖18(b)中示出了側(cè)表面12a和方向17a)和已經(jīng)在方向17b上在側(cè)壁間隔體SW2的側(cè)表面12b之上生長(zhǎng)的部分彼此附著，從而界面(對(duì)應(yīng)于后文描述的界面18)形成于其間。界面的形成 位置對(duì)應(yīng)于裂縫19在圖20(b)中產(chǎn)生的位置。如果沉積的氮化硅膜105c受到UV照射處理，則裂縫(裂口)19沿著界面產(chǎn)生。當(dāng)已經(jīng)在氮化硅膜105c中產(chǎn)生裂縫19時(shí)，裂縫19的內(nèi)部由用于形成插塞PG的導(dǎo)電材料填充，并且插塞PG可以與填充裂縫19的導(dǎo)電材料短路。此外，當(dāng)在氮化硅膜105c中產(chǎn)生裂縫19吋，氮化硅膜105c變得不連續(xù)，并且可能不能獲得由于氮化硅膜105c所致的張應(yīng)力。這里，圖21是示出了柵極電極GEl和GE2的平面布局示例的平面圖。圖21也示出了插塞PG的形成位置的示例。上文描述的圖I至圖10、圖12至圖16和圖18至圖20中的每ー個(gè)對(duì)應(yīng)于沿著圖21的線(xiàn)A-A的橫截面圖。圖20(b)中所示裂縫19可以在圖21的虛線(xiàn)19a所示位置處產(chǎn)生。如果裂縫19的內(nèi)部由用于形成插塞PG的導(dǎo)電材料填充，則圖21中所示插塞PGl和PG2可以電短路。對(duì)氮化硅膜選擇性 地執(zhí)行/未執(zhí)行UV照射處理另ー方面，在本實(shí)施方式中，氮化娃膜5由多層(這里為氮化娃膜5a、5b和5c)形成。從這ー觀點(diǎn)來(lái)看，本實(shí)施方式與上文描述的第二比較示例相同。然而，在本實(shí)施方式中，并非形成氮化硅膜5的所有多層(這里為氮化硅膜5a、5b和5c)都受到UV照射處理；多層中的ー些層選擇性地受到UV照射處理而其它層未受到UV照射處理。注意，UV照射處理是用于增加受到UV照射的氮化硅膜的張應(yīng)カ的處理。也就是說(shuō)，在本實(shí)施方式中，通過(guò)使形成氮化硅膜5的多個(gè)氮化硅膜中的、即使在UV照射之下仍然較少可能產(chǎn)生前述裂縫19的氮化硅膜受到UV照射以增加其張應(yīng)カ而使形成氮化硅膜5的多個(gè)氮化硅膜中的、在UV照射之前更為可能產(chǎn)生前述裂縫19的氮化硅膜不受到UV照射以防止在其中產(chǎn)生前述裂縫19，來(lái)選擇性地執(zhí)行或者不執(zhí)行UV照射處理。具體而言，在形成氮化娃膜5的多個(gè)氮化娃膜5a、5b和5c之中，氮化娃膜5a和5b即使在受到UV照射時(shí)仍然較少可能產(chǎn)生前述裂縫19。因此，氮化硅膜5a和5b在沉積之后受到UV照射以具有増加的張應(yīng)力。另ー方面，在形成氮化硅膜5的多個(gè)氮化硅膜5a、5b和5c之中，氮化硅膜5c更為可能產(chǎn)生前述裂縫19。因此氮化硅膜5c不受到UV照射，從而防止在其中產(chǎn)生前述裂縫19。將參照?qǐng)D22至圖25描述氮化娃膜5a、5b和5c中的氮化娃膜5c在受到UV照射時(shí)更為可能產(chǎn)生前述裂縫19的原因。圖22至圖25是半導(dǎo)體器件在上文描述的步驟S5的形成氮化硅膜5c的步驟中的主要部分橫截面圖。圖22示出了與上文描述的圖14中所示階段相同的階段并且對(duì)應(yīng)于上文描述的圖14的部分放大圖。圖25示出了與上文描述的圖15中所示階段相同的階段并且對(duì)應(yīng)于上文描述的圖15的部分放大圖。也就是說(shuō)，圖22示出了緊接在氮化硅膜5c的沉積開(kāi)始之前的階段，氮化硅膜5c的沉積按照?qǐng)D23和圖24中所示順序進(jìn)行，而圖25示出了在氮化硅膜5c的沉積結(jié)束時(shí)的階段。在執(zhí)行上文描述的步驟S1、S2、S3和S4以獲得與上文描述的圖14對(duì)應(yīng)的圖22的結(jié)構(gòu)之后，在上文描述的步驟S5中開(kāi)始通過(guò)等離子體CVD方法來(lái)沉積氮化硅膜5c。如圖23中所不,氮化娃膜5c的沉積在與氮化娃膜5b的表面垂直的方向上從該表面進(jìn)行。在圖23的階段，氮化硅膜5c的已經(jīng)從側(cè)壁間隔體SWl的側(cè)表面12a之上沿方向17a(方向17a由圖22中的箭頭表明)生長(zhǎng)的部分和氮化硅膜5c的已經(jīng)從側(cè)壁間隔體SW2的側(cè)表面12b之上沿方向17b (方向17b由圖22中的箭頭表明)生長(zhǎng)的部分仍然彼此分離(未彼此附著)。然而，如圖24中所示，隨著通過(guò)等離子體CVD方法來(lái)沉積氮化硅膜5c進(jìn)ー步進(jìn)行，氮化硅膜5c的已經(jīng)從側(cè)壁間隔體SWl的側(cè)表面12a之上沿前述方向17a生長(zhǎng)的部分和氮化硅膜5c的已經(jīng)從側(cè)壁間隔體SW2的側(cè)表面12b之上沿前述方向17b生長(zhǎng)的部分恰好彼此附著(接觸)，從而界面18形成于其間的接觸界面中。如圖25中所示，隨著通過(guò)等離子體CVD方法來(lái)沉積氮化硅膜5c進(jìn)一步進(jìn)行，不再執(zhí)行氮化硅膜5c的從側(cè)壁間隔體SWl的側(cè)表面12a之上沿前述方向17a的生長(zhǎng)和氮化硅膜5c的從側(cè)壁間隔體SW2的側(cè)表面12b之上沿前述方向17b的生長(zhǎng),并且氮化娃膜5c在方向17c上的向上生長(zhǎng)進(jìn)行,但是界面18維持于氮化硅膜5c中。在圖25中，界面18由虛線(xiàn)示出。
注意，方向17a和17b中的每一個(gè)都是與半導(dǎo)體襯底I的主表面大體上平行的方向，但是方向17a是與柵極電極GEl的側(cè)壁Ila(或者側(cè)壁間隔體SWl的側(cè)表面12a)大體上垂直并且從柵極電極GEl的側(cè)壁Ila(或者側(cè)壁間隔體SWl的側(cè)表面12a)朝著柵極電極GE2延伸的方向。另一方面，方向17b是與柵極電極GE2的側(cè)壁Ilb (或者側(cè)壁間隔體SW2的側(cè)表面12b)垂直并且從柵極電極GE2的側(cè)壁Ilb (或者側(cè)壁間隔體SW2的側(cè)表面12b)朝著柵極電極GEl延伸的方向。柵極電極GEl的側(cè)壁Ila和柵極電極GE2的側(cè)壁Ilb彼此大體上平行(柵極電極GEl的延伸方向和柵極電極GE2的延伸方向彼此大體上平行)，從而方向17a和17b是彼此相反的方向(180。相反方向)。在獲得圖25的狀態(tài)之后，結(jié)束通過(guò)等離子體CVD方法來(lái)沉積氮化硅膜5c。由于形成的氮化硅膜5c具有前述界面18，所以如果沉積的氮化硅膜5c受到UV照射處理，則前述裂縫19可能沿著界面18產(chǎn)生。也就是說(shuō)，如果在圖23的階段結(jié)束氮化硅膜5c的沉積，則前述界面18未形成于氮化硅膜5c中，從而即使當(dāng)?shù)枘?c受到UV照射處理時(shí)，前述裂縫19仍然較少可能產(chǎn)生。代之以如果在圖24或者圖25的階段結(jié)束氮化硅膜5c的沉積，則前述界面18形成于氮化硅膜5c中，從而當(dāng)?shù)枘?c受到UV照射處理時(shí)，前述裂縫19更為可能產(chǎn)生。然而，在本實(shí)施方式中，氮化硅膜5c在沉積之后未受到任何UV照射處理。因此，即使當(dāng)?shù)枘?c具有界面18時(shí)，仍然有可能抑制或者防止由于界面18而產(chǎn)生前述裂縫(裂口)19。這允許防止裂縫(裂口)形成于氮化硅膜5c中。當(dāng)在圖23的階段結(jié)束氮化硅膜5c的沉積時(shí)，滿(mǎn)足U/2 > Tab。(相應(yīng)地，滿(mǎn)足Lb/2> Tc)。對(duì)照而言，當(dāng)在圖24的階段結(jié)束氮化硅膜5c的沉積時(shí)，滿(mǎn)足U/2 = Tab。(相應(yīng)地，滿(mǎn)足Lb/2 = T。)，而當(dāng)在圖25的階段結(jié)束氮化硅膜5c的沉積時(shí)滿(mǎn)足U/2 < Tab。(相應(yīng)地，滿(mǎn)足Lb/2 < Tc)。當(dāng)?shù)枘?c的沉積已經(jīng)進(jìn)行到圖24或者圖25的階段時(shí)，滿(mǎn)足前述表達(dá)式(5)和(7)。另一方面，在氮化硅膜5a和5b中，未形成前述界面18的等同物。也就是說(shuō)，在沉積氮化硅膜5a和5b中的每一個(gè)期間，它的從側(cè)壁間隔體SWl的側(cè)表面12a之上沿方向17a生長(zhǎng)的部分和它的從側(cè)壁間隔體SW2的側(cè)表面12b之上沿方向17b生長(zhǎng)的部分未彼此附著(未彼此接觸)，而是在其沉積結(jié)束時(shí)處于分離狀態(tài)。因此，在氮化硅膜5a和5b中，未形成前述界面18的等同物。因此，在氮化硅膜5a和5b中，未形成與如下前述界面18的等同物，該前述界面18用作可能在UV照射期間產(chǎn)生的前述裂縫19的起點(diǎn)。因此，即使當(dāng)在沉積氮化硅膜5a和5b之后執(zhí)行UV照射處理時(shí)，仍然有可能防止前述裂縫19產(chǎn)生于氮化硅膜5a和5b中的每一個(gè)中。此外，有可能通過(guò)UV照射處理來(lái)增加氮化硅膜5a和5b的張應(yīng)力而又防止產(chǎn)生前述裂縫19。因此，在本實(shí)施方式中，氮化硅膜5a和5b (在每個(gè)氮化硅膜中未形成前述界面18，因此較少可能產(chǎn)生裂縫(裂口))受到沉積后UV照射以具有增加的張應(yīng)力。另一方面，氮化硅膜5c (在該氮化硅膜中形成前述界面18，因此更為可能產(chǎn)生裂縫(裂口))未受到沉積后UV照射，從而防止其中的裂縫(裂口)。這可以允許整個(gè)氮化硅膜5的張應(yīng)力高效增加并且防止氮化硅膜5中的裂縫(裂口)。因而，可以恰當(dāng)和高效提高可以由氮化硅膜5向半導(dǎo)體襯底I (具體為MISFET的溝道區(qū)域)施加的張應(yīng)力。因此，有可能恰當(dāng)和高效提高通過(guò)形成氮化硅膜5作為張應(yīng)力膜來(lái)實(shí)現(xiàn)的提高η溝道MISFET的特性這樣的效果。此外，還可以防止由于在氮化硅膜5中產(chǎn)生的裂縫(裂口)所導(dǎo)致的問(wèn)題并且可以防止例如由于向形成于氮化娃膜5中的裂縫(裂口)填充用于插塞PG的導(dǎo)電材料所致的在插塞PG之間的短路。因而，有可能提高半導(dǎo)體器件的可靠性。變化第一變化。在本實(shí)施方式中，在沉積之后受到UV照射處理的用于張應(yīng)力的氮化硅膜形成于氮化硅膜5a和氮化硅膜5b這兩層中。然而， 在另一形式中，在沉積之后受到UV照射處理的用于張應(yīng)力的氮化硅膜也可以形成于其它數(shù)目的層(比如一層或者三層或者更多層)中。首先將對(duì)在沉積之后受到UV照射處理的用于張應(yīng)力的氮化硅膜形成于一層中的情況(將稱(chēng)為第一變化)給出描述。圖26和圖27是第一變化的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖。圖26示出了與上文描述的圖14對(duì)應(yīng)的工藝階段。圖27示出了與上文描述的圖15對(duì)應(yīng)的工藝階段。在圖26和圖27中，沉積單個(gè)氮化硅膜(第一膜)，然后對(duì)其進(jìn)行照射，并且此后沉積另一氮化硅膜(第二膜)。另一絕緣膜(第三膜)沉積于第二膜上面而未首先照射第二膜。在圖26和圖27的第一變化的情況下形成氮化硅膜15 (在上文描述的圖14的情況下為前述氮化硅膜5a和前述氮化硅膜5b的層疊膜)為一層氮化硅膜。在這一情況下，執(zhí)行通過(guò)等離子體CVD方法來(lái)形成氮化硅膜15 (作為張應(yīng)力膜的氮化硅膜15)的工藝以及隨后使氮化硅膜15受到UV照射處理(通過(guò)UV照射來(lái)增加氮化硅膜15的張應(yīng)力)的步驟而不是步驟S1、S2、S3和S4。在這一情況下執(zhí)行的沉積氮化硅膜15的步驟和UV照射步驟與上文描述的步驟SI和S2基本上相同，而不同之處在于氮化硅膜的厚度不同，因而這里省略其描述。因此，如圖26中所示，形成由一層氮化硅膜形成的氮化硅膜15。氮化硅膜15的膜厚度為T(mén)ab，并且在第一變化的情況下也建立了由前述表達(dá)式(2)L0/2 > Tab給定的關(guān)系。后續(xù)步驟與上文描述的圖15和圖16的步驟相同，并且相繼執(zhí)行上文描述的步驟S5 (形成氮化硅膜5c的步驟)和上文描述的步驟S6 (形成層間絕緣膜6的步驟)，而氮化硅膜5c未受到UV照射處理。注意，在圖27中示出了在上文描述的步驟S5中形成氮化硅膜5c的階段(在形成層間絕緣膜6之前的階段)。當(dāng)形成氮化硅膜5c時(shí)，在第一變化的情況下也建立了由前述表達(dá)式(5)Lq/2 ( Tabc ( BP,由LQ/2 ( Tabc = Tab+Tc給定的關(guān)系)給定的關(guān)系，因此在第一變化的情況下也建立了由前述表達(dá)式(7)Lb/2<T。給定的關(guān)系。然而，在上文描述的圖12至圖16的情況下，間距Lb是在側(cè)壁間隔體SWl的側(cè)表面之上的氮化硅膜5b與側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜5b之間的間距(距離)。對(duì)照而言，在第一變化的情況下，間距Lb是在側(cè)壁間隔體SWl的側(cè)表面之上的氮化硅膜15與側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜15之間的間距(距離)。即使當(dāng)形成受到UV照射處理的用于張應(yīng)力的氮化硅膜15為一層氮化硅膜時(shí)，較少可能在其中產(chǎn)生裂縫(裂口)的氮化硅膜15受到沉積后UV照射以具有增加的張應(yīng)力，而氮化硅膜5c (在該氮化硅膜中形成前述界面18，因此裂縫(裂口)更為可能形成)未受到沉積后UV照射，從而防止氮化硅膜5c中的裂縫(裂口)。這可以允許整個(gè)氮化硅膜5的張應(yīng)力高效增加并且防止氮化硅膜5中的裂縫(裂口)。因而，可以恰當(dāng)和高效提高氮化硅膜5向半導(dǎo)體襯底I (具體為n溝道MISFET的溝道區(qū)域)施加的張應(yīng)力。因此，有可能恰當(dāng)和高效提高通過(guò)形成氮化硅膜5作為張應(yīng)力膜來(lái)實(shí)現(xiàn)的提高η溝道MISFET的特性這樣的效果。此外，還可以防止由于裂縫(裂口)形成于氮化硅膜5中所致的問(wèn)題并且可以例如防止在插塞PG之間的短路。因而，有可能提高半導(dǎo)體器件的可靠性。然而，更優(yōu)選將在沉積之后受到UV照射處理的用于張應(yīng)力的氮化硅膜15形成為兩層或者更多層中的氮化硅膜的層疊膜而不是一層氮化硅膜。這是因?yàn)槿绻纬稍诔练e之后受到UV照射處理的用于張應(yīng)力的氮化硅膜15為兩層或者更多層中的氮化硅膜的層疊膜，則可以減少每個(gè)氮化硅膜的厚度，并且因此可以減少在每個(gè)氮化硅膜受到在其沉積之后執(zhí)行的UV照射處理時(shí)的收縮量，從而允許更可靠防止在每個(gè)氮化硅膜中產(chǎn)生裂縫。第二變化。接著，將對(duì)在沉積之后受到UV照射處理的用于張應(yīng)力的氮化硅膜形成于三層或者更多層中的情況(將稱(chēng)為第二變化)給出描述。圖28是示出了與上文描述的 圖11對(duì)應(yīng)的在第二變化中形成氮化硅膜5作為張應(yīng)力膜的步驟的細(xì)節(jié)的過(guò)程流程圖。在第二變化的情況下將氮化硅膜15(在上文描述的圖14的情況下為前述氮化硅5a和前述氮化硅膜5b的層疊膜)形成為η層(其中η為3或者更多的整數(shù))氮化硅膜。在這一情況下，如圖28中所示，在一個(gè)循環(huán)中執(zhí)行步驟Sla (通過(guò)等離子體CVD方法來(lái)形成氮化硅膜作為張應(yīng)力膜的步驟)和步驟S2a(使步驟Sla中沉積的氮化硅膜受到UV照射處理(通過(guò)UV照射來(lái)增加氮化硅膜的張應(yīng)力)的步驟)，而不是上文描述的步驟SI、S2、S3和S4，并且反復(fù)執(zhí)行共計(jì)η個(gè)循環(huán)(上文描述的圖11的流程對(duì)應(yīng)于反復(fù)執(zhí)行兩個(gè)循環(huán)的情況)。在這一情況下執(zhí)行的步驟Sla的沉積氮化硅膜的步驟和步驟S2a的UV照射步驟(即前述一個(gè)循環(huán))與上文描述的步驟SI和S2基本上相同，從而省略其描述。因此，形成由η層的氮化硅膜的層疊膜形成的前述氮化硅膜15。在第二變化的情況下，氮化硅膜15的膜厚度也為前述膜厚度Tab，并且在第二變化的情況下也建立了由前述表達(dá)式(2)1^/2 > Tab給定的關(guān)系。后續(xù)步驟與上文描述的圖15和圖16的步驟相同，并且相繼執(zhí)行上文描述的步驟S5 (在氮化硅膜15之上形成氮化硅膜5c的步驟)和上文描述的步驟S6 (在氮化硅膜5之上形成層間絕緣膜6的步驟))而氮化硅膜5c未受到任何UV照射處理。。當(dāng)在步驟S5中形成氮化硅膜5c時(shí)，在第二變化的情況下也建立了由前述表達(dá)式
(5)L0/2 ( Tabc給定的關(guān)系(S卩，由U/2 ( Tabc = Tab+Tc給定的關(guān)系)，因此在第二變化的情況下也建立前述表達(dá)式(7)Lb/2 ( T。給定的關(guān)系。然而在上文描述的圖12至圖16中，間距Lb是在側(cè)壁間隔體SWl的側(cè)表面之上的氮化硅膜5b與側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜5b之間的間距(距離)。對(duì)照而言，在第二變化的情況下，間距Lb是在側(cè)壁間隔體SWl的側(cè)表面之上的氮化硅膜15與側(cè)壁間隔體SW2的側(cè)表面之上的氮化硅膜15之間的間距(距離)。第三變化。圖29和圖30是第三變化的半導(dǎo)體器件在其制造步驟中的主要部分橫截面圖。在上文描述的步驟S5中形成氮化硅膜5c以獲得上文描述的圖15的結(jié)構(gòu)之后，在第三實(shí)施方式中，如圖29中所示，附加氮化硅膜5d進(jìn)一步形成于氮化硅膜5c之上。然后如圖30中所示，在上文描述的步驟S6中，層間絕緣膜6形成于附加氮化硅膜5d之上。
在第三變化的情況下，氮化硅膜5c之上形成的附加氮化硅膜5d可以用與氮化硅膜5c相同的方式形成并且可以與氮化硅膜5c相似地作為張應(yīng)力膜來(lái)工作。在第三變化中，將作為張應(yīng)力膜的氮化硅膜5形成為氮化硅膜5a、5b、5c和5d的層疊膜,但是盡管氮化硅膜5a和5b在沉積之后受到UV照射處理，但是氮化硅膜5c和5d未受到UV照射處理。也就是說(shuō)，以與氮化硅膜5c相同的方式，也保持附加氮化硅膜5d未受到UV照射處理，并且在沉積附加氮化硅膜5d之后形成層間絕緣膜6而未執(zhí)行任何UV照射處理。當(dāng)附加氮化硅膜5d由多個(gè)氮化硅膜形成時(shí)，形成氮化硅膜5d的氮化硅膜未受到UV照射處理。因此，由膜5a、5b形成的第一絕緣膜的氫含量將低于附加絕緣膜5d的氫含量，而由膜5a、5b形成的第一絕緣膜的張應(yīng)力將大于附加絕緣膜5d的張應(yīng)力。
注意，在第三變化的情況下，氮化硅膜5d形成于氮化硅膜5c之上。然而，制造工藝在沉積氮化硅膜5c之后或者在沉積氮化硅膜5d之后未執(zhí)行UV照射處理，而是轉(zhuǎn)向形成層間絕緣膜6的步驟。因此，在減少步驟數(shù)目和制造時(shí)間方面更有利的是相應(yīng)增加氮化硅膜5c的厚度(增加至與圖29的氮化硅膜5c和5d的總厚度的水平相同的水平)并且如上文描述的圖16中那樣形成層間絕緣膜6而未在氮化硅膜5c之上形成另一氮化硅膜，而不是如在第三變化中那樣形成氮化硅膜5c、然后在氮化硅膜5c之上進(jìn)一步形成氮化硅膜5d。第四變化。在本實(shí)施方式中，氮化硅膜5c未受到任何UV照射處理。然而，在另一形式中，在步驟S5中形成的氮化硅膜5c也可以受到UV照射處理(將稱(chēng)為第四變化)。圖31是示出了與上文描述的圖11對(duì)應(yīng)的在第四變化中形成氮化硅膜5作為張應(yīng)力膜的步驟的細(xì)節(jié)的工藝流程圖。在第四變化的情況下，氮化硅膜5c在步驟S5中通過(guò)等離子體CVD方法來(lái)形成，然后受到紫外線(xiàn)照射(圖31的步驟S5a)。隨后在步驟S6中，層間絕緣膜6形成于氮化硅膜5c之上。第四變化中的圖31的工藝流程除了已經(jīng)添加的步驟S5a之外與上文描述的圖11的工藝流程相同。設(shè)置步驟S5a中在氮化硅膜5c上執(zhí)行的UV照射處理中的紫外線(xiàn)光照度(用來(lái)照射氮化硅膜5c的紫外線(xiàn)光的照度)少于(低于)步驟S2和S4中的每一個(gè)中的UV照射處理中的紫外線(xiàn)光照度(在步驟S2中用來(lái)照射氮化硅膜5a的紫外線(xiàn)光的照度以及在步驟S4中用來(lái)照射氮化硅膜5b的紫外線(xiàn)光的照度)。在第四變化中，在步驟S5a中在氮化硅膜5c上執(zhí)行照度比在步驟S2和S4中的每一個(gè)中更低的UV照射處理以允許氮化硅膜5c的張應(yīng)力增加，同時(shí)抑制由于前述界面18而產(chǎn)生的前述裂縫19。此外，在第四變化中，在步驟S2和S4中的每一個(gè)中在氮化硅膜5a和5b中的每一個(gè)上執(zhí)行照度比在步驟S5a的UV照射處理中更高的UV照射處理，從而允許恰當(dāng)和高效增加氮化硅膜5a和5b的張應(yīng)力。因此，如在第四變化中那樣，在步驟S5中形成氮化硅膜5c，然后使氮化硅膜5c受到照度比在步驟S2和S4中的每一個(gè)中更低的UV照射處理在最大化整個(gè)氮化硅膜5的張應(yīng)力方面相當(dāng)有利。另一方面，如在前述實(shí)施方式中那樣，不在氮化硅膜5c上執(zhí)行UV照射處理在最大程度地抑制或者防止產(chǎn)生前述裂縫19方面相當(dāng)有利。這里，UV照射處理是用于增加目標(biāo)氮化硅膜(對(duì)應(yīng)于步驟S2中的氮化硅膜5a和步驟S4中的氮化硅膜5b)的張應(yīng)力的處理。因此，如果從另一觀點(diǎn)來(lái)看第四變化，則可以認(rèn)為在步驟S2和S4中的每一個(gè)中用于增加氮化硅膜(對(duì)應(yīng)于步驟S2中的氮化硅膜5a和步驟S4中的氮化硅膜5b)的張應(yīng)力的處理的條件不同于在步驟S5a中用于增加氮化硅膜5c的張應(yīng)力的處理的條件。更具體而言，可以認(rèn)為在步驟S5a中用于增加氮化硅膜5c的張應(yīng)力的處理具有比在步驟S2和S4中的每一個(gè)中的用于增加氮化硅膜(對(duì)應(yīng)于步驟S2中的氮化硅膜5a和步驟S4中的氮化硅膜5b)的張應(yīng)力的處理的張應(yīng)力增加作用更小的張應(yīng)力增加作用。也就是說(shuō)，在步驟S5a中的目標(biāo)氮化物膜5c的張應(yīng)力增加量小于在步驟S2和S4中的每一個(gè)中的目標(biāo)氮化物膜(對(duì)應(yīng)于步驟S2中的氮化硅膜5a和步驟S4中的氮化硅膜5b)的張應(yīng)力增加量。也有可能組合單獨(dú)的第一至第四變化。UV照射處理的替代在步驟S2、S4、S2a和S5a的每一個(gè)中，已經(jīng)執(zhí)行UV照射處理，并且UV照射處理是用于增加待受到紫外線(xiàn)照射的目標(biāo)氮化硅膜(對(duì)應(yīng)于步驟S2中的氮化硅膜5a和步驟S4中的氮化硅膜5b)的張應(yīng)力的處理。作為用于增加張應(yīng)力的處理,最優(yōu)選UV照射處理，但是除此之外也可以執(zhí)行電子束照射處理、微波照射處理或者熱處理。因此，在另一形式(變 化)中，也可以執(zhí)行電子束照射處理、微波照射處理或者熱處理而不是UV照射處理(在步驟S2、S4、S2a和S5a中的每一個(gè)中的UV照射處理)以由此允許目標(biāo)氮化硅膜(對(duì)應(yīng)于步驟S2中的氮化硅膜5a和步驟S4中的氮化硅膜5b)的張應(yīng)力增加。電子束照射處理是用電子束照射目標(biāo)氮化硅膜(對(duì)應(yīng)于步驟S2中的氮化硅膜5a、步驟S4中的氮化硅膜5b和步驟S5a中的氮化硅膜5c)的處理。微波照射處理是用微波照射目標(biāo)氮化硅膜(對(duì)應(yīng)于步驟S2中的氮化硅膜5a、步驟S4中的氮化硅膜5b和步驟S5a中的氮化硅膜5c)的處理。熱處理是是加熱目標(biāo)氮化硅膜(對(duì)應(yīng)于步驟S2中的氮化硅膜5a、步驟S4中的氮化硅膜5b和步驟S5a中的氮化硅膜5c)(實(shí)際上與半導(dǎo)體襯底I 一起加熱)的處理。在使得目標(biāo)氮化硅膜(對(duì)應(yīng)于步驟S2中的氮化硅膜5a和步驟S4中的氮化硅膜5b)的張應(yīng)力在處理之后比在處理之前更大的處理?xiàng)l件之下執(zhí)行作為用于增加張應(yīng)力的處理而執(zhí)行的UV照射處理、電子束照射處理、微波照射處理或者加熱處理。在UV照射處理、電子束照射處理、微波照射處理或者加熱處理之中，UV照射處理具有最大張應(yīng)力增加效果。因此，在張應(yīng)力增加效果、簡(jiǎn)化制造工藝等方面，最優(yōu)選UV照射處理作為用于增加張應(yīng)力的處理(在步驟S2和S4中的每一個(gè)中執(zhí)行的用于增加張應(yīng)力的處理)。另一方面，未受到任何UV照射處理的前述氮化硅膜5c在沉積之后未受到用于增加張應(yīng)力的處理(用于通過(guò)UV照射處理、電子束照射處理、微波照射處理或者加熱處理來(lái)增加氮化硅膜5c的張應(yīng)力的處理)(盡管在前述第四變化的情況下執(zhí)行用于增加張應(yīng)力的處理)。在上文描述的圖31的第四變化中，當(dāng)在步驟S2、S4和S5a中的每一個(gè)中執(zhí)行電子束照射處理而不是UV照射處理時(shí)，設(shè)置步驟S5a中執(zhí)行的電子束照射處理中的照度(電子束照度)少于(或者低于)步驟S2和S4中的每一個(gè)中執(zhí)行的電子束照射處理中的照度(電子束照度)。此外，在上文描述的圖31的第四變化中，當(dāng)在步驟S2、S4和S5a中的每一個(gè)中執(zhí)行微波照射處理而不是UV照射處理時(shí)，設(shè)置步驟S5a中執(zhí)行的微波照射處理中的功率(微波功率)少于(或者低于)步驟S2和S4中的每一個(gè)中執(zhí)行的微波照射處理中的功率(微波功率)。此外，在上文描述的圖31的第四實(shí)施方式中，當(dāng)在步驟S2、S4和S5a中的每一個(gè)中執(zhí)行加熱處理而不是UV照射處理時(shí)，設(shè)置步驟S5a中執(zhí)行的加熱處理中的溫度(熱處理溫度)低于步驟S2和S4中的每一個(gè)中執(zhí)行的加熱處理中的溫度(熱處理溫度)。制造的半導(dǎo)體器件
在本實(shí)施方式中，執(zhí)行UV照射處理作為用于進(jìn)一步增加作為張應(yīng)力膜而沉積的氮化硅膜的張應(yīng)力的處理。氮化硅膜的張應(yīng)力由于UV照射處理而增加的可能原因可以是氮化硅膜中的氫在UV照射之下解吸附以收縮氮化硅膜并且改變?cè)诘枘ぶ械腟i (硅)與N(氮)之間的鍵角，由此增加氮化硅膜的張應(yīng)力。因此，可以認(rèn)為在通過(guò)等離子體CVD方法沉積作為張應(yīng)力膜的氮化硅膜中的氫含量比(Si-H鍵密度)在沉積的氮化硅膜受到UV照射處理時(shí)比在沉積的氮化硅膜未受到UV照射處理時(shí)更低。當(dāng)在UV照射之前與之后的氫含量比之間進(jìn)行比較時(shí)，在UV照射之后的氮化硅膜中的氫含量比(氫含量)是在UV照射之前的氮化硅膜中的氫含量比(氫含量)的近似1/3或者更少。例如，在UV照射之前約為13 X IO21個(gè)原子/立方厘米的氫含量在UV照射之后變成3 X IO21個(gè)原子/立方厘米(在這一情況下，在UV照射之后的氫含量是在UV照射之前的氫含量的3/13)。也就是說(shuō)，通過(guò)使用等離子體CVD方法來(lái)沉積作為張應(yīng)力膜的氮化硅膜，并且通過(guò)UV照射處理從氮化硅膜解吸附其中的氫以減少氮化硅膜中的氫含量比(氫含量)，可以增加氮化硅膜的張應(yīng)力。因而，制造的半導(dǎo)體器件具有作為張應(yīng)力膜的氮化硅膜5，但是在形成氮化硅膜5的多個(gè)氮化硅膜5a、5b和5c之中，已經(jīng)受到UV照射處理的氮化硅膜5a和5b中的每一個(gè)的氫含量比(氫含量)低于未受到UV照射處理的氮化硅膜5c的氫含量比(氫含量)。也就是說(shuō)，在具有由滿(mǎn)足由前述表達(dá)式(I)至(7)給定的關(guān)系的氮化硅膜5a、5b和5c的層疊膜形成的氮化硅膜5的半導(dǎo)體器件中，氮化硅膜5a和5b中的每一個(gè)的氫含量比(氫含量)低于氮化硅膜5c的氫含量比(氫含量)。因而，氫含量比(氫含量)高的氮化娃膜5c的壓縮量小,從而可以防止前述裂縫19形成于氮化娃膜5c中。另一方面,氫含量比(氫含量)低的氮化硅膜5a和5b中的每一個(gè)壓縮量大，從而可以高效增加氮化硅膜5的張應(yīng)力。因此，有可能提高具有η溝道MISFET的半導(dǎo)體器件的性能。如上所述，當(dāng)在UV照射之前與之后的氫含量比之間進(jìn)行比較時(shí)，在UV照射之后的氮化硅膜中的氫含量比(氫含量)是在UV照射之前的氮化硅膜中的氫含量比的近似1/3或者更少。因而，在制造的半導(dǎo)體器件中，氮化硅膜5a和5b中的每一個(gè)的氫含量比(氫含量)是氮化硅膜5c的氫含量比(氫含量)的近似1/3或者更少。注意，在前述第一變化中，在制造的半導(dǎo)體器件中，氮化硅膜15(具有層15a和15b)中的氫含量比(氫含量)低于氮化硅膜5c的氫含量比(氫含量)(更具體為后者的近似1/3或者更少)。在前述第二變化的情況下，在制造的半導(dǎo)體器件中，形成氮化硅膜15的η層氮化娃膜中的每個(gè)氮化娃膜中的氫含量比(氫含量)低于氮化娃膜5c的氫含量比(氫含量)(更具體為后者的近似1/3或者更少)。在前述第三變化的情況下，在制造的半導(dǎo)體器件中，形成氮化娃膜15的氮化娃膜5a和5b中的氫含量比(氫含量)低于氮化娃膜5c和氮化硅膜5d中的每一個(gè)的氫含量比(氫含量)(更具體為后者的近似1/3或者更少)。受到作為用于增加張應(yīng)力的處理的UV照射處理的氮化硅膜15的張應(yīng)力大于未受到UV照射處理的氮化硅膜5c的張應(yīng)力，并且其間的量級(jí)關(guān)系在制造的半導(dǎo)體器件中也得以維持。在氮化硅膜15如上文描述的圖26和圖27中所示由單層氮化硅膜形成的情況下，在制造的半導(dǎo)體器件中，氮化硅膜15的氫含量比(氫含量)低于氮化硅膜5c的氫含量比(氫含量)。此外，在氮化硅膜15如上文描述的圖12至圖16中所示由多個(gè)氮化硅膜(這里為氮化娃膜5a和5b)形成的情況下,在制造的半導(dǎo)體器件中，形成氮化娃膜15的姆個(gè)氮化娃膜(這里為氮化娃膜5a和5b)的氫含量比(氫含量)低于氮化娃膜5c的氫含量比(氫含量)。第二實(shí)施方式在第二實(shí)施方式中，將對(duì)上文描述的技術(shù)應(yīng)用于CMISFET (互補(bǔ)型金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管)的情況給出描述。圖32至圖39是第二實(shí)施方式的半導(dǎo)體器件(這里為具有CMISFET的半導(dǎo)體器 件)在其制造步驟中的主要部分橫截面圖。如圖32中所示，本實(shí)施方式的其中形成有半導(dǎo)體器件的半導(dǎo)體襯底I具有nMIS形成區(qū)域IA (形成η溝道MISFET的區(qū)域)和pMIS形成區(qū)域IB (形成p溝道MISFET的區(qū)域)。因此，圖32中的nMIS形成區(qū)域IA和pMIS形成區(qū)域IB是同一半導(dǎo)體襯底I的不同平面區(qū)域。在nMIS形成區(qū)域IA中，通過(guò)執(zhí)行與上文描述的圖I至圖6中相同的步驟來(lái)形成與上文描述的圖6對(duì)應(yīng)的結(jié)構(gòu)。形成η溝道MISFET Qn的步驟與上文在第一實(shí)施方式中已經(jīng)描述的步驟基本上相同。另ー方面，在PMIS形成區(qū)域IB中，通過(guò)執(zhí)行與上文描述的圖I至圖6的步驟相似的步驟(其中離子注入的雜質(zhì)的導(dǎo)電類(lèi)型相反的步驟)形成P溝道MISFET Qp。下文是對(duì)制造步驟的簡(jiǎn)要描述。在隔離區(qū)域2形成于半導(dǎo)體襯底I中之后，向nMIS形成區(qū)域IA中離子注入P型雜質(zhì)以形成P型阱PW，而向pMIS形成區(qū)域IB中離子注入η型雜質(zhì)以形成η型阱NW。然后，柵極絕緣膜4和柵極電極GE形成于nMIS形成區(qū)域IA和pMIS形成區(qū)域IB中的每ー個(gè)中。然后，向P型阱PW的位于柵極電極GE的兩側(cè)的每個(gè)區(qū)域中離子注入η型雜質(zhì)以在nMIS形成區(qū)域IA中形成n_型半導(dǎo)體區(qū)域(擴(kuò)展區(qū)域)EXl,而向η型阱NW的位于柵極電極GE的兩側(cè)上的每個(gè)區(qū)域中離子注入P型雜質(zhì)以在pMIS形成區(qū)域IB中形成P-型半導(dǎo)體區(qū)域(擴(kuò)展區(qū)域)EX2。然后，側(cè)壁間隔體SW形成于nMIS形成區(qū)域IA的柵極電極GE的側(cè)壁之上和pMIS形成區(qū)域IB的柵極電極GE的側(cè)壁之上。然后，向P型阱PW的位于柵極電極GE和側(cè)壁SW的兩側(cè)的每個(gè)區(qū)域中離子注入η型雜質(zhì)以在nMIS形成區(qū)域IA中形成n+型半導(dǎo)體區(qū)域SDl (源極/漏極區(qū)域)，而向η型阱NW的位于η型阱NW的柵極電極GE和側(cè)壁間隔體SW的兩側(cè)的區(qū)域中離子注入P型雜質(zhì)以在pMIS形成區(qū)域IB中形成P+型半導(dǎo)體區(qū)域SD2 (源極/漏極區(qū)域)。隨后，使用硅化物技木，金屬硅化物層4形成于nMIS形成區(qū)域IA中的η溝道MISFET Qn的柵極電極GE和源極/漏極區(qū)域(η+型半導(dǎo)體區(qū)域SDl)之上(GE和SDl的上層部分中)以及pMIS形成區(qū)域IB中的ρ溝道MISFET Qp的柵極電極GE和源極/漏極區(qū)域(ρ+型半導(dǎo)體區(qū)域SD2)之上(GE和SD2的上層部分中)。接著，如圖33中所示，執(zhí)行前述第一實(shí)施方式的步驟S1、S2、S3、S4和S5以形成由氮化娃膜5a、5b和5c的層疊膜形成的氮化娃膜5。由于上文已經(jīng)描述步驟SI、S2、S3、S4和S5，所以這里省略其描述。在本實(shí)施方式中，也通過(guò)用前述第一實(shí)施方式的步驟SI、S2、S3、S4和S5形成由氮化硅膜5a、5b和5c的層疊膜形成的氮化硅膜5，可以獲得如在前述第ー實(shí)施方式中描述的效果。
氮化娃膜5形成于半導(dǎo)體襯底I的整個(gè)主表面之上。因此,在本實(shí)施方式中,氮化娃膜5形成于nMIS形成區(qū)域IA和pMIS形成區(qū)域IB中的每一個(gè)中以便覆蓋nMIS形成區(qū)域IA中的柵極電極GE和側(cè)壁間隔體SW以及pMIS形成區(qū)域IB中的柵極電極GE和側(cè)壁間隔體SW。如在前述第一實(shí)施方式中描述的那樣,氮化娃膜5為張應(yīng)力膜。接著，如圖34中所示，執(zhí)行前述第一實(shí)施方式的步驟S6以形成層間絕緣膜6。形成于半導(dǎo)體襯底I的整個(gè)主表面之上的層間絕緣膜6形成于nMIS形成區(qū)域IA和pMIS形成區(qū)域IB中的每一個(gè)中。層間絕緣膜6形成于nMIS形成區(qū)域IA中的氮化硅膜5之上和pMIS形成區(qū)域IB中的氮化硅膜5之上。接著，如圖35中所示，去除pMIS形成區(qū)域IB中的層間絕緣膜6和氮化硅膜5。這時(shí)，留下nMIS形成區(qū)域IA中的層間絕緣膜6和氮化硅膜5而未去除。這可以例如通過(guò)使用光刻方法在nMIS形成區(qū)域IA中的層間絕緣膜6之上形成光致抗蝕劑圖案(未示出)并且使用光致抗蝕劑圖案作為蝕刻掩模干法蝕刻PMIS形成區(qū)域IB中的層間絕緣膜6和氮化硅膜5來(lái)實(shí)現(xiàn)。
接著，如圖36中所示，在半導(dǎo)體襯底I的整個(gè)主表面之上，形成絕緣膜41 (更具體為氮化硅膜41)作為用于壓縮應(yīng)力的絕緣膜。在pMIS形成區(qū)域IB中，絕緣膜41形成于半導(dǎo)體襯底I的主表面(包括金屬硅化物層4的上表面)之上以便覆蓋柵極電極GE、側(cè)壁間隔體SW和P+型半導(dǎo)體區(qū)域SD2。另一方面，在nMIS形成區(qū)域IA中，絕緣膜41形成于層間絕緣膜6之上。絕緣膜41為壓縮應(yīng)力膜并且優(yōu)選由氮化硅形成?？梢酝ㄟ^(guò)等離子體CVD方法來(lái)形成絕緣膜41以允許通過(guò)控制在其形成期間用于膜沉積的條件(比如膜沉積溫度、膜沉積氣體的類(lèi)型、氣體的壓強(qiáng)和RF功率)來(lái)充當(dāng)壓縮應(yīng)力膜。接著，如圖37中所示，在半導(dǎo)體襯底I的整個(gè)主表面之上(即在絕緣膜41之上)，形成層間絕緣膜42。在nMIS形成區(qū)域IA和pMIS形成區(qū)域IB中的每一個(gè)中，層間絕緣膜42形成于絕緣膜41之上。對(duì)于層間絕緣膜42而言，優(yōu)選以與用于層間絕緣膜6相同的方式使用氧化硅型絕緣膜(即氧化物型絕緣膜)。接著，如圖38中所示，去除nMIS形成區(qū)域IA中的層間絕緣膜42。這時(shí)，留下pMIS形成區(qū)域IB中的層間絕緣膜42和絕緣膜41而未去除。這可以例如通過(guò)使用光刻方法在pMIS形成區(qū)域IB中的層間絕緣膜42之上形成光致抗蝕劑圖案(未示出)并且使用光致抗蝕劑圖案作為蝕刻掩模干法蝕刻nMIS形成區(qū)域IA中的層間絕緣膜42來(lái)實(shí)現(xiàn)。接著，如圖39中所示，去除nMIS形成區(qū)域IA中的絕緣膜41。這時(shí)，留下pMIS形成區(qū)域IB中的層間絕緣膜42和絕緣膜41而未去除。這可以例如通過(guò)使用pMIS形成區(qū)域IB中的層間絕緣膜42之上的光致抗蝕劑圖案(未示出)作為蝕刻掩模干法蝕刻nMIS形成區(qū)域IA中的絕緣膜41來(lái)實(shí)現(xiàn)。因而，如圖39中所示，獲得如下結(jié)構(gòu)，在該結(jié)構(gòu)中，在nMIS形成區(qū)域IA中，氮化硅膜5(包括第一絕緣膜(包括5a和5b)以及第二絕緣膜5c)及其之上的層間絕緣膜6 (第三絕緣膜)的層疊膜形成于半導(dǎo)體襯底I之上以便覆蓋柵極電極GE和側(cè)壁間隔體SW，而在pMIS形成區(qū)域IB中，絕緣膜41(第四絕緣膜)及其之上的層間絕緣膜42 (第五絕緣膜)的層疊膜形成于半導(dǎo)體襯底I之上以便覆蓋柵極電極GE和側(cè)壁間隔體SW。隨后，也可以執(zhí)行CMP處理用于使nMIS形成區(qū)域IA中的層間絕緣膜6的上表面的高度與pMIS形成區(qū)域IB中的層間絕緣膜42的上表面的高度相等。隨后，如上文使用圖9和圖10描述的那樣，形成前述接觸孔CNT，前述插塞PG形成于接觸孔CNT中，并且進(jìn)一歩形成前述絕緣膜7和布線(xiàn)線(xiàn)路Ml，但是省略其描述。注意，在nMIS形成區(qū)域IA中，形成前述接觸孔CNT以便延伸穿過(guò)包括層間絕緣膜6和氮化硅膜5的層疊膜(層疊絕緣膜)，而在pMIS形成區(qū)域IB中形成前述接觸孔CNT以便延伸穿過(guò)包括層間絕緣膜42和絕緣膜41的層疊膜(層疊絕緣膜)。在本實(shí)施方 式中，在nMIS形成區(qū)域IA中，形成作為張應(yīng)力膜的氮化硅膜5以便覆蓋η溝道MISFET Qn。因而，出現(xiàn)增加每個(gè)η溝道MISFET Qn的溝道區(qū)域中的電子遷移率等以允許η溝道MISFET Qn的溝道中流動(dòng)的接通電流增加。另ー方面，在pMIS形成區(qū)域IB中，形成作為壓縮應(yīng)カ膜的絕緣膜41以便覆蓋ρ溝道MISFET Qp。因而，出現(xiàn)增加每個(gè)P溝道MISFET Qp的溝道區(qū)域中的空穴遷移率等以允許ρ溝道MISFET Qp的溝道中流動(dòng)的接通電流增加。因此，有可能提高包括CMISFET的半導(dǎo)體器件的性能。也有可能將前述第一實(shí)施方式應(yīng)用于具有CMISFET的半導(dǎo)體器件而無(wú)需修改。在這ー情況下，在獲得上文描述的圖34的結(jié)構(gòu)之后，形成前述接觸孔CNT和前述插塞PG而未執(zhí)行上文描述的圖35至圖39的步驟。然后，在有插塞PG掩埋于其中的層間絕緣膜6之上形成前述絕緣膜7和布線(xiàn)線(xiàn)路Ml。由于在氮化硅膜5和層間絕緣膜6形成于nMIS形成區(qū)域IA和pMIS形成區(qū)域IB中的每ー個(gè)中的狀態(tài)下形成前述接觸孔CNT和插塞PG，所以在圖34的nMIS形成區(qū)域IA和pMIS形成區(qū)域IB中的每ー個(gè)中，如上文描述的圖9中所示形成前述接觸孔CNT以便延伸穿過(guò)包括氮化硅膜5和層間絕緣膜6的多層膜并且插塞PG掩埋于其中。在這ー情況下，在nMIS形成區(qū)域IA中，形成作為張應(yīng)力膜的氮化硅膜5以便覆蓋η溝道MISFET Qn。因而，出現(xiàn)增加每個(gè)η溝道MISFET Qn的溝道區(qū)域中的電子遷移率等以允許η溝道MISFET Qn的溝道中流動(dòng)的接通電流增加。然而，在pMIS形成區(qū)域IB中，未形成壓縮應(yīng)力膜，從而沒(méi)有可能増加pMIS形成區(qū)域IB中的每個(gè)ρ溝道MISFT Qp的溝道區(qū)域中的空穴遷移率。因此，優(yōu)選將前述第一實(shí)施方式應(yīng)用于具有如下CMISFET的半導(dǎo)體器件，在該CMISFET中希望優(yōu)先提高每個(gè)η溝道MISFET的溝道區(qū)域中的載流子(這里為電子)遷移率。另外，在這ー情況下，可以抑制(減少)制造步驟數(shù)目，這在減少成本方面也有利。此外，在前述第二實(shí)施方式中，nMIS形成區(qū)域IA具有張應(yīng)カ膜(這里為氮化硅膜5)而pMIS形成區(qū)域IB具有壓縮應(yīng)力膜(這里為絕緣膜41)。這允許提高nMIS形成區(qū)域IA的η溝道MISFETQn和pMIS形成區(qū)域IB的ρ溝道MISFET Qp中的每個(gè)MISFET的溝道區(qū)域中的載流子遷移率。因此，通過(guò)將前述第一實(shí)施方式應(yīng)用于具有這樣的CMISFET的半導(dǎo)體器件來(lái)實(shí)現(xiàn)大量效果，在這樣的CMISFET中希望提高η溝道MISFET和ρ溝道MISFET中的每個(gè)MISFET的溝道區(qū)域中的空穴遷移率。雖然本發(fā)明人所實(shí)現(xiàn)的本發(fā)明在之前己基于其實(shí)施方式詳細(xì)描述，但是本發(fā)明并不限于前述的各個(gè)實(shí)施方式。將理解可以在未脫離本發(fā)明主g的范圍內(nèi)在本發(fā)明中進(jìn)行各種改變和修改。本發(fā)明在應(yīng)用于半導(dǎo)體器件及其制造技術(shù)時(shí)有用。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 半導(dǎo)體襯底； 第一柵極電極和第二柵極電極，各自形成于所述半導(dǎo)體襯底的主表面之上并且彼此相鄰; 第一側(cè)壁間隔體，形成于所述第一柵極電極的與所述第二柵極電極相對(duì)的第一側(cè)壁之上； 第二側(cè)壁間隔體，形成于所述第二柵極電極的與所述第一柵極電極相對(duì)的第二側(cè)壁之上； 包括硅和氮的第一絕緣膜，形成于所述半導(dǎo)體襯底的所述主表面之上以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體； 包括硅和氮的第二絕緣膜，形成于所述第一絕緣膜之上以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體；以及 基于氧化硅的第三絕緣膜，形成于所述第二絕緣膜之上以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體， 其中，當(dāng)在所述第一側(cè)壁間隔體與所述第二側(cè)壁間隔體之間的間距為L(zhǎng)、所述第一絕緣膜的膜厚度為T(mén)1、在所述第一側(cè)壁間隔體的側(cè)表面之上的所述第一絕緣膜與所述第二側(cè)壁間隔體的側(cè)表面之上的所述第一絕緣膜之間的間距為L(zhǎng)1并且所述第二絕緣膜的膜厚度為T(mén)2時(shí)，滿(mǎn)足L0/2 > T1并且V2 ( T2,以及 其中所述第一絕緣膜的氫含量低于所述第二絕緣膜的氫含量。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件， 其中所述第一絕緣膜的氫含量不多于所述第二絕緣膜的氫含量的1/3。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件， 其中所述第一絕緣膜的張應(yīng)力大于所述第二絕緣膜的張應(yīng)力。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件， 其中所述第一絕緣膜由多個(gè)氮化硅膜的層疊膜形成，以及 其中形成所述第一絕緣膜的每個(gè)所述氮化硅膜的氫含量低于所述第二絕緣膜的氫含量。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件， 其中所述第一柵極電極和所述第二柵極電極中的每個(gè)柵極電極為n溝道MISFET的柵極電極。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，還包括 接觸孔，形成于所述第三絕緣膜、所述第二絕緣膜和所述第一絕緣膜中；以及 導(dǎo)電插塞，形成于所述接觸孔中。
7.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件， 其中所述第一絕緣膜包括一層氮化硅膜。
8.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，還包括 附加絕緣膜，在所述第二絕緣膜與所述第三絕緣膜之間，其中 所述第一絕緣膜的氫含量低于所述附加絕緣膜的氫含量；以及 所述第一絕緣膜的張應(yīng)力大于所述附加絕緣膜的張應(yīng)力。
9.一種制造半導(dǎo)體器件的方法，包括以下步驟 (a)在半導(dǎo)體襯底的主表面之上形成彼此相鄰的第一柵極電極和第二柵極電極； (b)在所述第一柵極電極的與所述第二柵極電極相對(duì)的第一側(cè)壁之上形成第一側(cè)壁間隔體而在所述第二柵極電極的與所述第一柵極電極相對(duì)的第二側(cè)壁之上形成第二側(cè)壁間隔體； (C)在所述半導(dǎo)體襯底的所述主表面之上形成包括硅和氮的第一絕緣膜以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體； (d)在所述第一絕緣膜之上形成包括硅和氮的第二絕緣膜以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體；以及 (e)在所述第二絕緣膜之上形成基于氧化硅的第三絕緣膜以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體， 其中，當(dāng)在各自在所述步驟(b)中形成的所述第一側(cè)壁間隔體與所述第二側(cè)壁間隔體之間的間距為U、所述步驟(C)中的所述第一絕緣膜的沉積膜厚度為T(mén)1、在所述步驟⑷中形成所述第二絕緣膜之前的階段在所述第一側(cè)壁間隔體的側(cè)表面之上的所述第一絕緣膜與所述第二側(cè)壁間隔體的側(cè)表面之上的所述第一絕緣膜之間的間距為L(zhǎng)1并且所述步驟(d)中的所述第二絕緣膜的沉積膜厚度為T(mén)2時(shí)，滿(mǎn)足U/2 > T1并且L1A ( T2, 其中在所述步驟(c)中形成的所述第一絕緣膜在所述步驟(d)中形成所述第二絕緣膜之前受到用于增加所述第一絕緣膜的張應(yīng)力的處理，以及 其中在所述步驟(d)中形成的所述第二絕緣膜在所述步驟(e)中形成所述第三絕緣膜之前未受到用于增加所述第二絕緣膜的張應(yīng)力的處理。
10.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法， 其中所述用于增加所述第一絕緣膜的張應(yīng)力的處理為來(lái)自下列分組中的一個(gè)，所述分組包括紫外線(xiàn)照射處理、電子束照射處理、微波照射處理和熱處理。
11.根據(jù)權(quán)利要求10所述的制造半導(dǎo)體器件的方法， 其中所述用于增加所述張應(yīng)力的處理為所述紫外線(xiàn)照射處理，以及 其中，在所述步驟(c)中形成所述第一絕緣膜之后而在所述步驟(d)中形成所述第二絕緣膜之前，所述第一絕緣膜受到所述紫外線(xiàn)照射處理；以及 其中，在所述步驟(d)中形成所述第二絕緣膜之后而在所述步驟(e)中形成所述第三絕緣膜之后，所述第二絕緣膜未受到所述紫外線(xiàn)照射處理。
12.根據(jù)權(quán)利要求11所述的制造半導(dǎo)體器件的方法， 其中所述第一柵極電極和所述第二柵極電極中的每個(gè)柵極電極為n溝道MISFET的柵極電極。
13.根據(jù)權(quán)利要求12所述的制造半導(dǎo)體器件的方法， 其中，在所述紫外線(xiàn)照射處理之后，在所述步驟(C)中形成的所述第一絕緣膜的張應(yīng)力大于在所述步驟(d)中形成的所述第二絕緣膜的張應(yīng)力。
14.根據(jù)權(quán)利要求13所述的制造半導(dǎo)體器件的方法， 其中，在所述步驟(c)中，在通過(guò)等離子體CVD方法來(lái)沉積所述第一絕緣膜之后，所述第一絕緣膜受到所述紫外線(xiàn)照射處理而未暴露于大氣氣體，以及 其中，在所述步驟(d)中，在所述第一絕緣膜的所述紫外線(xiàn)照射處理之后，通過(guò)等離子體CVD方法來(lái)沉積所述第二絕緣膜而未暴露于所述大氣氣體。
15.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法，在所述步驟(c)中包括通過(guò)以下步驟來(lái)形成所述第一絕緣膜 (Cl)形成氮化硅膜； (c2)使所述氮化硅膜受到用于增加所述氮化硅膜的張應(yīng)力的處理；以及(c3)重復(fù)步驟(Cl)和(c2)多次以由此形成所述第一絕緣膜為包括多個(gè)氮化硅膜的層疊膜，每個(gè)氮化硅膜受到用于增加其張應(yīng)力的處理。
16.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法， 其中在所述步驟(c)中，通過(guò)等離子體CVD方法來(lái)形成所述第一絕緣膜，以及 其中在所述步驟(d)中，通過(guò)等離子體CVD方法來(lái)形成所述第二絕緣膜。
17.根據(jù)權(quán)利要求16所述的制造半導(dǎo)體器件的方法， 其中在所述步驟(c)中，通過(guò)所述等離子體CVD方法來(lái)形成所述第一絕緣膜的溫度不少于400°C，以及 其中在所述步驟(d)中，通過(guò)所述等離子體CVD方法來(lái)形成所述第二絕緣膜的溫度不少于400 °C。
18.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法，還包括以下步驟 (f)在所述步驟(e)之后，在所述第三絕緣膜、所述第二絕緣膜和所述第一絕緣膜中形成接觸孔；以及 (g)在所述接觸孔中形成導(dǎo)電插塞。
19.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法，其中 形成所述第一絕緣膜為一層氮化硅膜， 所述第一絕緣膜的氫含量低于所述第二絕緣膜的氫含量，以及 所述第一絕緣膜的張應(yīng)力大于所述第二絕緣膜的張應(yīng)力。
20.根據(jù)權(quán)利要求9所述的制造半導(dǎo)體器件的方法，還包括以下步驟 在形成所述第三絕緣膜之前，在所述第二絕緣膜之上形成附加絕緣膜，從而 所述第一絕緣膜的氫含量低于所述附加絕緣膜的氫含量；以及 所述第一絕緣膜的張應(yīng)力大于所述附加絕緣膜的張應(yīng)力。
21.一種制造半導(dǎo)體器件的方法，包括以下步驟 (a)在半導(dǎo)體襯底的主表面之上形成彼此相鄰的第一柵極電極和第二柵極電極； (b)在所述第一柵極電極的與所述第二柵極電極相對(duì)的第一側(cè)壁之上形成第一側(cè)壁間隔體而在所述第二柵極電極的與所述第一柵極電極相對(duì)的第二側(cè)壁之上形成第二側(cè)壁間隔體； (C)在所述半導(dǎo)體襯底的所述主表面之上形成包括硅和氮的第一絕緣膜以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體； (d)在所述第一絕緣膜之上形成包括硅和氮的第二絕緣膜以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體；以及 (e)在所述第二絕緣膜之上形成基于氧化硅的第三絕緣膜以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體， 其中，當(dāng)在各自在所述步驟(b)中形成的所述第一側(cè)壁間隔體與所述第二側(cè)壁間隔體之間的間距為U、所述步驟(C)中的所述第一絕緣膜的沉積膜厚度為T(mén)1、在所述步驟⑷中形成所述第二絕緣膜之前的階段在所述第一側(cè)壁間隔體的側(cè)表面之上的所述第一絕緣膜與所述第二側(cè)壁間隔體的側(cè)表面之上的所述第一絕緣膜之間的間距為L(zhǎng)1并且所述步驟(d)中的所述第二絕緣膜的沉積膜厚度為T(mén)2時(shí)，滿(mǎn)足U/2 > T1并且L1A ( T2, 其中在所述步驟(c)中形成的所述第一絕緣膜在沉積所述第一絕緣膜之后受到用于增加所述第一絕緣膜的張應(yīng)力的第一處理， 其中在所述步驟(d)中形成的所述第二絕緣膜在沉積所述第二絕緣膜之后受到用于增加所述第二絕緣膜的張應(yīng)力的第二處理，以及 其中用于所述第一處理的條件和用于所述第二處理的條件互不相同。
22.根據(jù)權(quán)利要求21所述的制造半導(dǎo)體器件的方法， 其中所述第一處理增加所述第一絕緣膜的張應(yīng)力比所述第二處理增加所述第二絕緣膜的張應(yīng)力更多。
23.根據(jù)權(quán)利要求22所述的制造半導(dǎo)體器件的方法， 其中所述第一處理和所述第二處理中的每個(gè)處理為紫外線(xiàn)照射處理，以及 其中所述第二處理中的紫外線(xiàn)照度低于所述第一處理中的紫外線(xiàn)照度。
24.根據(jù)權(quán)利要求21所述的制造半導(dǎo)體器件的方法，在所述步驟(c)中包括通過(guò)以下步驟來(lái)形成所述第一絕緣膜 (Cl)形成氮化硅膜； (c2)使所述氮化硅膜受到用于增加所述氮化硅膜的張應(yīng)力的處理；以及(c3)重復(fù)步驟(Cl)和(c2)多次以由此形成所述第一絕緣膜為包括多個(gè)氮化硅膜的層疊膜，每個(gè)氮化硅膜受到用于增加其張應(yīng)力的處理，并且每個(gè)氮化硅膜具有比所述第二絕緣膜的張應(yīng)力更大的張應(yīng)力。
25.一種制造半導(dǎo)體器件的方法，包括以下步驟 (a)在半導(dǎo)體襯底的主表面之上形成彼此相鄰的第一柵極電極和第二柵極電極； (b)在所述第一柵極電極的與所述第二柵極電極相對(duì)的第一側(cè)壁之上形成第一側(cè)壁間隔體而在所述第二柵極電極的與所述第一柵極電極的第二側(cè)壁之上形成第二側(cè)壁間隔體； (c)在所述半導(dǎo)體襯底的所述主表面之上形成包括硅和氮的第一絕緣膜以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體，然后使所述第一絕緣膜受到用于增加其張應(yīng)力的處理； (d)在所述第一絕緣膜之上形成包括硅和氮的第二絕緣膜以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體；以及 (e)在所述第二絕緣膜之上形成基于氧化硅的第三絕緣膜以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體而未首先使所述第二絕緣膜受到用于增加所述第二絕緣膜的張應(yīng)力的處理，其中 所述第一絕緣膜的氫含量低于所述第二絕緣膜的氫含量；以及 所述第一絕緣膜的張應(yīng)力大于所述第二絕緣膜的張應(yīng)力。
26.—種互補(bǔ)型金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管(CMISFET)，包括 n溝道MISFET，包括第一柵極電極和第二柵極電極，彼此相鄰形成； 第一側(cè)壁間隔體，形成于所述第一柵極電極的與所述第二柵極電極相對(duì)的第一側(cè)壁之上； 第二側(cè)壁間隔體，形成于所述第二柵極電極的與所述第一柵極電極相對(duì)的第二側(cè)壁之 上； 包括硅和氮的第一絕緣膜，形成于所述半導(dǎo)體襯底的所述主表面之上以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體； 包括硅和氮的第二絕緣膜，形成于所述第一絕緣膜之上以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體；以及 基于氧化硅的第三絕緣膜，形成于所述第二絕緣膜之上以便覆蓋所述第一柵極電極和所述第二柵極電極以及所述第一側(cè)壁間隔體和所述第二側(cè)壁間隔體， 其中所述第一絕緣膜的氫含量低于所述第二絕緣膜的氫含量；以及 所述第一絕緣膜的張應(yīng)力大于所述第二絕緣膜的張應(yīng)力；以及 P溝道MISFET，包括 第三柵極電極和第四柵極電極，彼此相鄰形成； 第三側(cè)壁間隔體，形成于所述第三柵極電極的與所述第四柵極電極相對(duì)的第一側(cè)壁之上； 第四側(cè)壁間隔體，形成于所述第四柵極電極的與所述第三柵極電極相對(duì)的第二側(cè)壁之上； 包括硅和氮的第四絕緣膜，形成于所述半導(dǎo)體襯底的所述主表面之上以便覆蓋所述第三柵極電極和所述第四柵極電極以及所述第三側(cè)壁間隔體和所述第四側(cè)壁間隔體；以及基于氧化硅的第五絕緣膜，形成于所述第四絕緣膜之上以便覆蓋所述第三柵極電極和所述第四柵極電極以及所述第三側(cè)壁間隔體和所述第四側(cè)壁間隔體； 其中 形成所述第四絕緣膜以便提供壓縮應(yīng)力。
全文摘要
本發(fā)明的實(shí)施方式涉及一種具有張應(yīng)力增加的絕緣膜的半導(dǎo)體器件及其制造方法。在半導(dǎo)體襯底之上形成氮化硅膜以便覆蓋n溝道MISFET。氮化硅膜是可以由第一、第二和第三氮化硅膜制成的層疊膜。第一和第二氮化硅膜的總膜厚度小于在第一側(cè)壁間隔體與第二側(cè)壁間隔體之間的間距的一半。在沉積之后，第一和第二氮化硅膜受到處理以具有增加的張應(yīng)力。第一、第二和第三氮化硅膜的總膜厚度不少于在第一與第二側(cè)壁間隔體之間的間距的一半。第三氮化硅膜未受到增加張應(yīng)力的處理或者可以受到更少數(shù)量的這樣的處理。
文檔編號(hào)H01L29/423GK102637739SQ201210028649
公開(kāi)日2012年8月15日 申請(qǐng)日期2012年2月7日 優(yōu)先權(quán)日2011年2月8日
發(fā)明者小出優(yōu)樹(shù), 村田龍紀(jì) 申請(qǐng)人:瑞薩電子株式會(huì)社