間隔體輔助的間距分隔光刻法
【專利摘要】公開了基于間隔體的間距分隔光刻技術(shù)，其使用單一間隔體沉積實現(xiàn)了具有可變線寬和可變間隔寬度的間距。所得到的特征間距可以處于或者低于所用的曝光系統(tǒng)的分辨率限度，但它們不必如此，并可以借助本文所述的隨后的間隔體形成和圖案轉(zhuǎn)移工藝，按照所期望的方式進(jìn)一步減小(例如減半)許多倍。這種基于間隔體的間距分隔技術(shù)例如可以用于以小于初始基干圖案的間距限定窄導(dǎo)電線路、金屬柵極及其他此類小特征。
【專利說明】間隔體輔助的間距分隔光刻法
【背景技術(shù)】
[0001]眾所周知，在制造集成電路時通常使用光刻法。工藝通常包括在半導(dǎo)體晶片的表面上形成光致抗蝕劑層，隨后在抗蝕劑涂敷的晶片之上設(shè)置掩模。掩模典型地具有鉻的光非透射(不透明)區(qū)和石英的光透射(透明)區(qū)。隨后將來自光源(例如紫外或深紫外光等)并借助光學(xué)透鏡系統(tǒng)聚焦的輻射施加到掩模。光通過透明掩模區(qū)并曝光下層光致抗蝕劑層，并且由不透明掩模區(qū)阻擋，以便保持光致抗蝕劑層的那些下層部分不曝光。取決于所用的特定工藝，隨后可以去除光致抗蝕劑層的曝光區(qū)或未曝光區(qū)，從而在晶片上留下經(jīng)構(gòu)圖的抗蝕劑層，其又允許晶片的隨后處理，例如蝕刻、沉積及其他典型的半導(dǎo)體工藝。
[0002]基于間隔體的間距分隔(pitch division)技術(shù)允許實現(xiàn)低于所使用的曝光系統(tǒng)的分辨率限度的光致抗蝕劑圖案。但存在與這種基于間隔體的技術(shù)相關(guān)聯(lián)的多個長期存在的限制，仍必須應(yīng)對或者解決它們。
【專利附圖】

【附圖說明】
[0003]圖1a-1d示出了集成電路結(jié)構(gòu)的一系列橫截面視圖，展示了基于間隔體的間距分隔技術(shù)，其產(chǎn)生多個線(或間隔)，全都具有相同的寬度。
[0004]圖2示出了根據(jù)本發(fā)明實施例的基于間隔體的間距分隔方法，其產(chǎn)生具有可變厚度的多個線和間隔。
[0005]圖3a_3g示出了每一個都根據(jù)本發(fā)明實施例的由圖2的基于間隔體的間距分隔方法產(chǎn)生的多個結(jié)構(gòu)的一系列橫截面視圖。
[0006]圖3g’示出了根據(jù)本發(fā)明另一個實施例的由圖2的基于間隔體的間距分隔方法產(chǎn)生的結(jié)構(gòu)的橫截面視圖。
[0007]圖4示出了以根據(jù)本發(fā)明示例性實施例配置和/或制造的一個或多個集成電路結(jié)構(gòu)實施的計算系統(tǒng)。
[0008]會意識到，附圖不一定是按照比例繪制的或者旨在將所要求保護(hù)的發(fā)明局限于所示的特定結(jié)構(gòu)。例如，盡管一些附圖大致上指示直線、直角和光滑表面，但在給出了所用的處理設(shè)備和技術(shù)的現(xiàn)實世界限制的情況下，集成電路結(jié)構(gòu)的實際實現(xiàn)方式可以具有不太完美的直線、直角，一些特征可以具有表面拓?fù)浣Y(jié)構(gòu)，要不然就是不光滑的。簡而言之，提供附圖僅僅用于顯示示例性結(jié)構(gòu)。
【具體實施方式】
[0009]公開了基于間隔體的間距分隔光刻技術(shù)，其實現(xiàn)了具有可變線寬和可變間隔寬度的間距，并且使用單一間隔體沉積來完成。所得到的特征間距可以是處于或者低于所用的曝光系統(tǒng)的分辨率限度，但它們其實不必如此，并且可以借助本文所述的隨后的間隔體形成和圖案轉(zhuǎn)移工藝，按照所期望的方式進(jìn)一步減小(例如減半)許多倍。這種基于間隔體的間距分隔技術(shù)例如可以用于以小于初始基干(backbone)/芯軸(mandrel)圖案的間距限定窄導(dǎo)電線路、金屬柵極及其他此類小特征。[0010]MM
[0011]如前解釋的，基于間隔體的間距分隔技術(shù)與多個問題相關(guān)聯(lián)。更詳細(xì)地，這種技術(shù)通常涉及間隔體層在具有多個線和間隔的以前準(zhǔn)備的基干圖案(例如，光致抗蝕劑圖案、多晶硅圖案、氧化物圖案或其他適合的基干或芯軸圖案)上的沉積。隨后選擇性地蝕刻間隔體材料沉積，以去除在下層基干圖案的水平面上的所有間隔體材料，從而僅留下在圖案的側(cè)壁上的間隔體材料。隨后去除初始的經(jīng)構(gòu)圖的基干特征，從而僅留下側(cè)壁間隔體材料。假如對于每一條經(jīng)構(gòu)圖的線存在兩個間隔體(每一個側(cè)壁一個)，線密度現(xiàn)在就加倍了。這種技術(shù)例如可以用于以初始基干圖案的一半間距限定窄導(dǎo)電線路、金屬柵極及其他此類導(dǎo)電特征。在此意義上，基于間隔體的間距分隔技術(shù)允許低于所用曝光系統(tǒng)的分辨率限度的圖案的實現(xiàn)。繼續(xù)這個制造工藝，在間隔體間提供填充材料并將其平面化，隨后去除間隔體材料，以提供窄溝槽，其隨后可以以金屬來填充以提供導(dǎo)電線路。但間隔體厚度在任何位置都是恒定的。因而僅有一個線寬值是可能的。這是典型間隔體技術(shù)對于對層進(jìn)行構(gòu)圖的重要限制，而在對層進(jìn)行構(gòu)圖時多個線和間隔寬度是有利的。
[0012]因而并且根據(jù)本發(fā)明的實施例，提供了一種基于間隔體的光刻工藝，用以實現(xiàn)緊密的線/間隔幾何形狀，在一些情況下，所述緊密的線/間隔幾何形狀處于或低于所用的曝光系統(tǒng)的分辨率限度。但另外，取決于工藝流程的極性和精確特性，這種實施例使用所得到的間隔體結(jié)構(gòu)的獨特的填充特性來實現(xiàn)可變線寬和可變間隔寬度。
[0013]更詳細(xì)地并且根據(jù)一個特定示例性實施例，提供了基于間隔體的光刻工藝，其包括供應(yīng)電路圖案，該電路圖案具有比最終期望的結(jié)構(gòu)更大(或更寬松)的間距/幾何形狀。在一些此類情況下，注意，當(dāng)前可用的曝光設(shè)備可能不能構(gòu)圖出最終期望的結(jié)構(gòu)的目標(biāo)間距/幾何形狀，盡管未必如此。例如可以借助在襯底(例如，有機(jī)、無機(jī)、分子或混合光致抗蝕劑；多晶硅；氧化物等)上的任何適合的材料沉積和/或構(gòu)圖來實現(xiàn)電路圖案，并通?？梢园ㄈ魏瓮?fù)浣Y(jié)構(gòu)(例如用于基干的圖案)。
[0014]該工藝進(jìn)一步包括將特定厚度的間隔體材料沉積到電路圖案上?？梢赃x擇間隔體材料層沉積的厚度，例如用以傳遞取決于工藝流程的極性和精確特性的特定的最小線寬或間隔寬度(IX)。該工藝進(jìn)一步包括允許間隔體材料完全或部分地填充2X或更小的緊密間隔(tight space)幾何形狀，從而有效地將相鄰間隔體合并為單一結(jié)構(gòu)，其可以高達(dá)比最小寬度間隔體寬2X。
[0015]該工藝進(jìn)一步包括將間隔體圖案轉(zhuǎn)移到硬掩?；蛞r底，以實現(xiàn)不同寬度的線路。會意識到，可以修改該工藝以顛倒間隔體的圖案，從而實現(xiàn)不同寬度的間隔。所得到的線/間隔隨后可以以適合的材料填充，所述材料例如導(dǎo)電材料(例如，金屬或金屬合金)、絕緣體材料(例如，氧化物或氮化物，具有低或高的介電常數(shù))，或者其他適合的材料，這取決于期望的集成電路的功能。根據(jù)本公開內(nèi)容顯而易見的是，可以實施任意數(shù)量的工藝變化、材料系統(tǒng)和結(jié)構(gòu)配置，所要求保護(hù)的本發(fā)明并非旨在局限于任何此類特定變化、系統(tǒng)和配置。
[0016]因而，本發(fā)明的多個實施例允許以單一間隔體沉積來實現(xiàn)可變線寬和間隔寬度。另外，對于給定間隔體沉積而言可以實現(xiàn)初始基干圖案的一半的最小間距，借助本文所述的隨后的間隔體形成和圖案轉(zhuǎn)移工藝，可以將間距按照所期望的方式進(jìn)一步減半許多倍。實施該技術(shù)的集成電路將展示例如以單一間隔體沉積實現(xiàn)的單層中的可變線寬和間隔寬度。[0017]基于間隔體的工藝流程
[0018]圖1a-1d示出了集成電路結(jié)構(gòu)的一系列橫截面視圖，展示了基于間隔體的間距分隔技術(shù)，其產(chǎn)生多個線或間隔，全都具有相同的寬度，但不是線和間隔都具有可變寬度。更詳細(xì)地，圖1a示出了在襯底上形成的光致抗蝕劑圖案。示例性圖案是基干圖案，包括多條光致抗蝕劑線。一些線具有IX的寬度和3X的相鄰間隔，從而提供了 4X的經(jīng)構(gòu)圖的間距，而其他光致抗蝕劑線具有大于IX的寬度和3X的間隔。因而提供了可變間距。但可以進(jìn)一步看到，并且根據(jù)長期存在的光刻設(shè)計規(guī)則，光致抗蝕劑線之間的間隔不能為2X或更小，其中，IX指代為了實現(xiàn)期望的間距分隔而要沉積的間隔體材料的厚度。
[0019]圖1b示出了在光致抗蝕劑圖案和襯底上沉積間隔體材料的共形膜后得到的結(jié)構(gòu)的橫截面，圖1c示出了在蝕刻掉間隔體材料的共形沉積后得到的結(jié)構(gòu)的橫截面?？梢钥吹?，僅有的剩余的間隔體材料沉積在光致抗蝕劑圖案的側(cè)壁上。進(jìn)一步注意到，在這個示例中，側(cè)壁間隔體材料的厚度是IX，或者與圖案的最小線寬具有相同的尺寸，以便提供間距分隔效果。
[0020]如圖1d最佳示出的，隨后去除光致抗蝕劑圖案，從而留下具有單一寬度(等于共形沉積的間隔體材料的寬度)的間隔體材料的線，在一些情況中，其具有彼此不同的間隔寬度。但間隔體材料線自身全都具有相同的寬度。假定具有相反極性的工藝(其中，線變?yōu)殚g隔，間隔變?yōu)榫€)，那么間隔就全都具有相同的寬度，一些線可以具有不同的寬度。但不管極性如何，不存在線和間隔都具有大于給定間隔體材料沉積的一個寬度的情況。所得到的結(jié)構(gòu)的最緊密的間距是二(其中，線寬是IX，相鄰間隔寬度是IX)，其表示圖1a所示的四個初始的經(jīng)構(gòu)圖的間距的一半(或者換個說法，間距變密)。
[0021]圖2示出了根據(jù)本發(fā)明實施例的基于間隔體的間距分隔方法，其產(chǎn)生具有可變厚度的多個線和間隔，圖3a_3g示出了由圖2的基于間隔體的間距分隔方法產(chǎn)生的示例性結(jié)構(gòu)的一系列橫截面視圖。根據(jù)本公開內(nèi)容顯而易見的是，該方法可以使用任何標(biāo)準(zhǔn)光刻設(shè)備和任意數(shù)量的半導(dǎo)體材料系統(tǒng)及工藝來實施。會進(jìn)一步意識到，與圖3a_d中所示的多個共同特征有關(guān)的參考圖la-d的一部分在前論述在此也同等適用。沒有示出包括多個初步和/或中間結(jié)構(gòu)的另外結(jié)構(gòu)以及最終的集成電路，但它們可以使用任意數(shù)量的傳統(tǒng)或適合的制造技術(shù)來實現(xiàn)。所得到的集成電路例如可以是微處理器、存儲器陣列、通信芯片、邏輯陣列或任何其他集成電路，例如具有低于所用的曝光系統(tǒng)的分辨率限度的特征尺寸，和/或可以得益于具有由單一間隔體沉積得到的多個線和間隔寬度的特征尺寸。
[0022]示例性方法包括提供205具有可變特征寬度的基干圖案(例如光致抗蝕劑、多晶硅、氧化物等)，包括多個線寬和多個間隔寬度。根據(jù)實施例，圖3a示出了一個示例性的如此得到的結(jié)構(gòu)，示出了形成于襯底上的基干圖案。基干圖案可以用于所形成的集成電路的任何部分。會意識到，基干指代要由圖案形成的目標(biāo)或期望的拓?fù)浣Y(jié)構(gòu)，其例如可以是基礎(chǔ)拓?fù)浣Y(jié)構(gòu)，在其上形成電路的其余部分，或者是中間拓?fù)浣Y(jié)構(gòu)。在更普遍的意義上，基干指代所形成的拓?fù)浣Y(jié)構(gòu)，取決于給定的集成電路設(shè)計，其可以具有任意數(shù)量的配置。可以使用任何適合的材料和光刻構(gòu)圖工藝(例如，光刻-蝕刻光刻-蝕刻或LELE、光刻-冷凍光刻-蝕刻或LFLE等)來形成基干圖案。在一些示例性情況下，借助光致抗蝕劑實施基干圖案。光致抗蝕劑例如可以是有機(jī)光致抗蝕劑材料(例如聚(甲基丙烯酸甲酯)、聚(二甲基戊二酰亞胺)、苯酚甲醛樹脂、SU-8或其他聚合物)、無機(jī)光致抗蝕劑材料(例如硫族化物)、分子光致抗蝕劑材料(例如三聚茚)、混合光致抗蝕劑材料(例如有機(jī)-無機(jī))或適合于在襯底上進(jìn)行構(gòu)圖的任何其他材料。在其他示例性情況下，基干圖案借助一些其他犧牲材料來實現(xiàn)，例如多晶硅或氧化物。簡而言之，基干圖案可以是可以構(gòu)圖的任何適合的材料，所要求保護(hù)的發(fā)明并非旨在局限于任何特定類型的材料?？梢赃M(jìn)一步看出，示例性基干圖案包括多個特征。一些特征具有IX的寬度和3X的間隔，從而提供了 4X的初始間距，而其他圖案特征具有大于IX的寬度和3X的間隔。因而至少這個部分的電路會具有可變間距。另外，進(jìn)一步注意到，兩個圖案特征(例如線)由小于或等于2X的間隔分開。僅示出了一個此類間隔，但其他實施例可以包括任意數(shù)量的此類小間隔。注意，在這種具有多個此類小間隔的情況下，間隔可以全都具有相同的寬度(例如1.5X或2X)或者具有小于或等于2X(例如1Χ、1.5Χ和2X)的多個寬度。
[0023]可以使用任意數(shù)量的適合的襯底，包括體襯底(例如金屬、玻璃、娃、鍺、II1-V族半導(dǎo)體材料、氧化物、氮化物、其組合或者其他適合的半導(dǎo)體襯底材料)、絕緣體上半導(dǎo)體襯底(χΟΙ，其中，X是半導(dǎo)體材料，例如硅或鍺或富鍺的硅)和多層結(jié)構(gòu)。在一個特定示例性情況下，襯底是硅體襯底。在另一個特定示例性情況下，襯底是絕緣體上硅(SOI)襯底。襯底可以具有適合于給定工藝組合和目標(biāo)應(yīng)用的任意厚度。將顯而易見的是，任意數(shù)量的材料系統(tǒng)和配置可以用于實施所述襯底。
[0024]進(jìn)一步參考圖2，該方法以沉積210間隔體材料的共形層繼續(xù)。圖3b示出了根據(jù)本發(fā)明實施例的在將間隔體材料的共形膜沉積在基干圖案和襯底上之后所得到的示例性結(jié)構(gòu)的橫截面?？梢允褂萌我鈹?shù)量的間隔體材料沉積技術(shù)，例如化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、旋涂沉積(SOD)或者能夠提供共形層的任何其他適當(dāng)?shù)亩ㄏ虺练e技術(shù)。間隔體材料可以借助可以共形沉積的任何有機(jī)或無機(jī)材料來實施，所述材料例如聚合物、氧化物(例如二氧化硅、氧化鍺、II1-V族材料氧化物)、氮化物(例如氮化硅、氮氧化硅、碳摻雜的氮化物、IH-V族材料氮化物)、碳化物(例如碳化硅、碳化鍺)、多晶硅、CVD碳硬掩模和玻璃。所要求保護(hù)的發(fā)明不限于任何特定類型的間隔體材料或者任何特定間隔體材料沉積。會意識到，在這個示例性實施例與圖la-b中所示的結(jié)構(gòu)之間的區(qū)別是在電路中形成了等于或小于2X所沉積的共形間隔體材料的寬度的間隔的圖案。如在圖3b中所見的，2X或小于共形間隔體材料沉積的寬度的間隔由間隔體材料填充。注意，在一些情況下，例如間隔約為2X(例如+/-10%)的那些，在經(jīng)構(gòu)圖的間隔(例如部分填充)之上的間隔體材料沉積中可以存在相對淺的凹痕。這個部分填充在隨后的平面化工藝中可以完全去除。如果凹痕的深度足以達(dá)到通過平面化平面，并進(jìn)入圖案特征之間的實際間隔中，那么取決于隨后的處理并且如同會意識到的，這可以是可以接受或不可接受的。例如，在一些工藝流程中，在隨后的用以填充間隔的半導(dǎo)體材料沉積之后去除間隔體材料，這也會去除任何凹痕。在必須避免所述凹痕的情況下，可以按所期望的方式對其進(jìn)行填充并平面化，或者通過相應(yīng)地設(shè)定特定間隔寬度(例如〈2X間隔寬度，與諸如2X的110%的等于或略大于2X的間隔寬度相反)來避免，以使得間隔體材料沉積產(chǎn)生間隔的完全填充。在任何情況下，根據(jù)一些示例性實施例，所要求保護(hù)的發(fā)明都并非旨在局限于完全間隔體材料填充，也可以使用部分填充。
[0025]該方法繼續(xù)，去除215過多的間隔材料，以便露出基干圖案的上表面，以及露出在寬度大于2X的圖案的間隔下面的襯底的上表面。過多間隔體材料的這個去除例如可以通過選擇性蝕刻間隔體材料層來完成，并可以進(jìn)一步包括其他處理，例如平面化/拋光(例如化學(xué)機(jī)械平面化)。圖3c示出了根據(jù)本發(fā)明實施例的在選擇性去除間隔體材料的共形沉積后所得到的示例性結(jié)構(gòu)的橫截面。如所見的，唯一保留的間隔體材料沉積是處于基干圖案的側(cè)壁上的間隔體材料沉積。選擇性蝕刻例如可以使用各向異性蝕刻或任何其他適當(dāng)?shù)亩ㄏ蚧蜻x擇性工藝來實施，所述工藝去除間隔體材料，以便在圖案側(cè)壁上留下間隔體。注意，在這個示例性實施例中，側(cè)壁間隔體材料的厚度是IX，或者與基干圖案的最小線寬具有相同尺寸。會意識到，也可以使用其他厚度。進(jìn)一步注意到，間隔體材料去除工藝在圖3a的圖案中間隔體是3X的位置處留下具有IX間距的圍繞圖案的間隔體，但在寬度是2X或更小的圖案特征之間的間隔中留下間隔體材料的填充(其中，IX是間隔體材料的厚度)。同樣，CMP工藝可以用于去除過多的沉積材料、凹痕或其他缺陷或不期望有的特征。
[0026]該方法以去除220基干圖案材料(例如，光致抗蝕劑或其他先前構(gòu)圖的犧牲材料)繼續(xù)。更詳細(xì)地且如在與3d中最佳示出的，根據(jù)一個示例性實施例，隨后去除經(jīng)構(gòu)圖的基干材料，從而留下由間隔體材料限定的線，其具有IX到2X之間的任意寬度，這取決于在圖案線之間的間隔寬度是多少。在圖3d的特定示例性實施例中，多個線寬度包括A和A’。另夕卜，圖案特征的可變尺寸產(chǎn)生在間隔體之間的一系列間隔寬度。例如在這個特定示例性實施例中，多個間隔寬度包括B和B’。以此方式，以單一間隔體沉積實現(xiàn)了基干圖案的最小間距的一半，以及可變線寬或間隔寬度?？梢允褂萌我鈹?shù)量的適合的工藝去除圖案，例如濕法和/或干法蝕刻，或者其組合，或者能夠或選擇性去除光致抗蝕劑(或其他基干圖案材料)的任何其他工藝。
[0027]取決于工藝極性和期望的集成電路的最終配置，工藝流程可以改變。例如，在所示實施例中，該方法繼續(xù)，將第一半導(dǎo)體材料沉積225在由去除的基干材料留下的空隙(通常稱為基干線空隙)中，隨后平面化230以露出間隔體材料。第一半導(dǎo)體材料可以是絕緣體(例如，二氧化硅、氮化硅或任何適合的絕緣體材料或化合物)或者導(dǎo)體(例如，銅、銀、鋁、金、鎳、鈦、鈀或任何適合的金屬或其合金)。圖3e中示出了所得到的示例性結(jié)構(gòu)。該方法繼續(xù)，去除235具有可變寬度A和A’的間隔體材料(如圖3f中最佳示出的)，隨后將第二半導(dǎo)體材料沉積240在由去除的間隔體材料留下的空隙(通常稱為間隔體材料線空隙)中，并平面化(如果期望如此的話)(如在圖3b中最佳示出的)。第二半導(dǎo)體材料可以是絕緣體或?qū)w，并且在一些示例性情況下與第一半導(dǎo)體材料相反。例如，在一些示例性情況下，第一半導(dǎo)體材料是絕緣體，第二半導(dǎo)體材料是導(dǎo)體。因而，所得到的示例性結(jié)構(gòu)包括具有不同寬度A和A’的導(dǎo)電線以及具有不同寬度B和B’的絕緣間隔。例如可以使用各向異性蝕刻(例如濕法和/或干法)和CVD或ALD工藝執(zhí)行去除235或沉積240。也可以使用其他適合的蝕刻或沉積工藝，所要求保護(hù)的發(fā)明并非旨在局限于蝕刻或沉積工藝的任何特定組
口 ο
[0028]工藝極件
[0029]假定具有與圖2中所示的相反極性的工藝，按照本公開內(nèi)容會意識到，而后間隔會由間隔體材料來限定，并具有在IX到2X之間的任何寬度(例如，在這種相反極性的工藝中，間隔寬度會包括A和A’)，基干圖案特征的可變尺寸會產(chǎn)生一系列線寬(例如在這個相反極性的工藝中，線寬會包括B和B’)。因而，盡管極性相反，但所得到的示例性結(jié)構(gòu)仍將呈現(xiàn)可變的線寬或間隔寬度，以及基干圖案的最小間距的一半。在圖3g’中示出了與圖3g中的結(jié)構(gòu)具有相反極性的一個此類的所得到的結(jié)構(gòu)，其包括具有A和A’寬度的絕緣體特征和具有B和B’寬度的導(dǎo)電特征。
[0030]可以使用多個工藝流程變型。例如，相對于圖3g’中所示的示例性集成電路結(jié)構(gòu)，注意到，可以將圖2的工藝流程用完并包括蝕刻325以去除基干圖案。但在一個示例性情況下，該方法此后會包括將金屬沉積到基干線空隙中，并按照期望地平面化。在此類示例中，注意，間隔體材料可以在最終的電路結(jié)構(gòu)中用作絕緣體——如果如此期望的話。因而，可以消除與間隔體材料的去除和設(shè)置相關(guān)聯(lián)的額外處理。以類似的方式，間隔體材料沉積可以是導(dǎo)電材料(例如金屬或金屬合金)，并留在最終電路中以提供導(dǎo)電線路。根據(jù)本公開內(nèi)容，許多其他工藝流程變型將是顯而易見的。
[0031]示例件系統(tǒng)
[0032]圖4示出了以根據(jù)本發(fā)明示例性實施例配置和/或制造的一個或多個集成電路結(jié)構(gòu)實施的計算系統(tǒng)1000。如所見到的，計算系統(tǒng)1000容納母板1002。母板1002可以包括多個部件，包括但不限于處理器1004和至少一個通信芯片1006，其每一個都可以物理且電耦合到母板1002或者集成于其中。會意識到，母板1002例如可以是任何印刷電路板，或者是主板，或者是安裝到主板上的子板，或者是系統(tǒng)1000的唯一的板等。取決于其應(yīng)用，計算系統(tǒng)1000可以包括一個或多個其他部件，其會或不會物理且電耦合到母板1002。這些其他部件可以包括但不限于易失性存儲器(例如，DRAM)、非易失性存儲器(例如ROM)、圖形處理器、數(shù)字信號處理器、加密處理器、芯片組、天線、顯示器、觸摸屏顯示器、觸摸屏控制器、電池、音頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(tǒng)(GPS)設(shè)備、羅盤、加速度計、陀螺儀、揚聲器、相機(jī)和大容量存儲設(shè)備(例如，硬盤驅(qū)動器、光盤(CD)、數(shù)字多用途盤(DVD)等等)。包括在計算系統(tǒng)1000中的任何部件都可以包括按照本文所述方式形成的一個或多個集成電路結(jié)構(gòu)，其中使用基于間隔體的間距分隔光刻技術(shù)，其實現(xiàn)了具有可變線寬和可變間隔寬度的間距。這些集成電路結(jié)構(gòu)例如可以用于實施板載處理器高速緩存或者存儲器陣列或者其他電路部件。在一些實施例中，多個功能可以集成到一個或多個芯片中(例如，注意，通信芯片1006可以是處理器1004的部分或者集成到處理器1004中)。
[0033]通信芯片1006實現(xiàn)了無線通信，用于往來于計算系統(tǒng)1000傳送數(shù)據(jù)。術(shù)語“無線”及其派生詞可以用于描述可以通過非固態(tài)介質(zhì)借助使用調(diào)制電磁輻射傳送數(shù)據(jù)的電路、設(shè)備、系統(tǒng)、方法、技術(shù)、通信信道等。該術(shù)語并非暗示相關(guān)聯(lián)的設(shè)備不包含任何導(dǎo)線，盡管在一些實施例中它們可以不包含。通信芯片1006可以實施多個無線標(biāo)準(zhǔn)或協(xié)議中的任意一個,包括但不限于，W1-Fi (IEEE802.11 M ) > WiMAX (IEEE802.16 族)、IEEE802.20、長期演進(jìn)(LTE)、Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE、GSM、GPRS、CDMA、TDMA, DECT、藍(lán)牙、其派生物，以及被指定為3G、4G、5G及之后的任何其他無線協(xié)議。計算系統(tǒng)1000可以包括多個通信芯片1006。例如，第一通信芯片1006可以專用于較近距離無線通信，例如W1-Fi和藍(lán)牙，第二通信芯片1006可以專用于較遠(yuǎn)距離無線通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE,Ev-DO 等。
[0034]計算系統(tǒng)1000的處理器1004包括封裝在處理器1004內(nèi)的集成電路管芯。在本發(fā)明的一些實施例中，處理器的集成電路管芯包括板載存儲器電路，其以如本文所述方式構(gòu)成的一個或多個集成電路結(jié)構(gòu)來實施。術(shù)語“處理器”可以指代任何設(shè)備或設(shè)備的部分，其例如處理來自寄存器和/或存儲器的電子數(shù)據(jù)，以將該電子數(shù)據(jù)轉(zhuǎn)變?yōu)榭梢源鎯υ诩拇嫫骱?或存儲器中的其他電子數(shù)據(jù)。
[0035]通信芯片1006也可以包括封裝在通信芯片1006內(nèi)的集成電路管芯。根據(jù)一些此類示例性實施例，通信芯片的集成電路管芯包括一個或多個器件，其以如本文所述方式形成的一個或多個集成電路結(jié)構(gòu)來實施(例如片上處理器或存儲器)。如依據(jù)本公開內(nèi)容會意識到的，注意，多標(biāo)準(zhǔn)無線能力可以直接集成到處理器1004中(例如，任意芯片1006的功能集成到處理器1004中的情況，而不是具有分離的通信芯片)。進(jìn)一步注意，處理器1004可以是具有這種無線能力的芯片組。簡而言之，可以使用任意數(shù)量的處理器1004和/或通信芯片1006。類似地，任意一個芯片或芯片組都可以具有集成于其中的多個功能。
[0036]在多個實現(xiàn)方式中，計算系統(tǒng)1000可以是膝上型電腦、上網(wǎng)本、筆記本電腦、智能電話、平板電腦、個人數(shù)字助理(PDA)、超移動PC、移動電話、臺式計算機(jī)、服務(wù)器、打印機(jī)、掃描器、監(jiān)視器、機(jī)頂盒、娛樂控制單元、數(shù)碼相機(jī)、便攜式音樂播放器、或數(shù)碼攝像機(jī)。在進(jìn)一步的實現(xiàn)方式中，系統(tǒng)1000可以是處理數(shù)據(jù)或者使用如本文所述方式形成的集成電路部件(使用基于間隔體的間距分隔光刻技術(shù)，其實現(xiàn)了具有可變線寬和可變間隔寬度的間距)的任何其他電子設(shè)備。
[0037]許多實施例將是顯而易見的，本文所述的特征可以組合到任意數(shù)量的配置中。本發(fā)明的一個示例性實施例提供了一種用于制造集成電路的方法。該方法包括在襯底上提供可變間距基干圖案，所述圖案具有兩個或更多個線寬和兩個或更多個間隔寬度。該方法進(jìn)一步包括在所述圖案或襯底上沉積間隔體材料的共形層，其中，所述共形層具有IX的厚度，所述圖案的至少一個間隔寬度是2X或更小，并以間隔體材料填充。所述方法進(jìn)一步包括去除過多的間隔體材料，以便露出所述基干圖案的上表面，并露出在大于2X的所述圖案的間隔寬度下面的所述襯底的上表面，其中，具有IX的厚度的間隔體材料保留在所述圖案的側(cè)壁上，2X或更小的圖案的間隔寬度保持以間隔體材料至少部分地填充。在一些情況下，該方法包括去除基干圖案材料，從而留下具有第一寬度的一個或多個基干線空隙和具有第二寬度的一個或多個其他基干線空隙，及將第一半導(dǎo)體材料沉積到所述基干線空隙中。在一個此類情況下，該方法包括平面化所述第一半導(dǎo)體材料，以露出剩余的間隔體材料。在一些情況下，所述第一半導(dǎo)體材料是絕緣體。在其他情況下，所述第一半導(dǎo)體材料是導(dǎo)體。在一些情況下，該方法包括去除剩余的間隔體材料，從而留下具有第一寬度的一個或多個間隔體材料線空隙和具有第二寬度的一個或多個其他間隔體材料線空隙；以及將第二半導(dǎo)體材料沉積到所述間隔體材料線空隙中。在一個此類情況下，該方法包括平面化所述第二半導(dǎo)體材料，以露出所述第一半導(dǎo)體材料。在一些情況下，所述第二半導(dǎo)體材料是絕緣體。在其他情況下，所述第二半導(dǎo)體材料是導(dǎo)體。例如，在一個特定情況下，所述第一半導(dǎo)體材料是絕緣體，所述第二半導(dǎo)體材料是導(dǎo)體。在一些情況下，所述圖案具有最小間距，其至少一次通過執(zhí)行所述方法而減小一半，從而提供了最終的最小間距。在一個此類情況下，最終的最小間距低于用于實施所述方法的曝光系統(tǒng)的分辨率限度。根據(jù)本公開內(nèi)容，許多變型將是顯而易見的。例如，本發(fā)明的另一個實施例提供了一種使用本段中以不同方式說明的方法制造的集成電路。另一個實施例提供了一種電子設(shè)備，包括一個或多個這種集成電路。在一些此類情況下，電子設(shè)備包括存儲器電路、通信芯片、處理器和/或計算系統(tǒng)的至少其中之一。另一個實施例提供了一種光刻系統(tǒng)，用于實施本段中以不同方式實施的方法。在一個此類示例性情況下，系統(tǒng)包括一種光刻掩模，用于提供可變間距基干圖案。
[0038]本發(fā)明的另一個實施例提供了 一種部分形成的集成電路。所述電路包括在襯底上的可變間距基干圖案，所述圖案具有兩個或更多個線寬和兩個或更多個間隔寬度。所述電路進(jìn)一步包括在所述圖案或襯底上的選擇性提供的間隔體材料的共形層，其中，所述共形層具有IX的厚度，所述圖案的至少一個間隔寬度是2X或更小，并以間隔體材料填充，并且其中，去除了過多的間隔體材料，以便露出所述基干圖案的上表面，并露出在大于2X的所述圖案的間隔寬度下面的所述襯底的上表面，其中，具有IX的厚度的間隔體材料保留在所述圖案的側(cè)壁上，2X或更小的圖案的間隔寬度保持以間隔體材料至少部分地填充。在一些情況下，去除基干圖案材料，從而留下具有第一寬度的一個或多個基干線空隙和具有第二寬度的一個或多個其他基干線空隙，并且將第一半導(dǎo)體材料沉積到所述基干線空隙中。在一些情況下，去除剩余間隔體材料，從而留下具有第一寬度的一個或多個間隔體材料線空隙和具有第二寬度的一個或多個其他間隔體材料線空隙，并且將第二半導(dǎo)體材料沉積到所述間隔體材料線空隙中。
[0039]出于例證和說明的目的提出了本發(fā)明的示例性實施例的前述說明。其并非旨在是排他性的或者將本發(fā)明局限于所公開的準(zhǔn)確形式。依據(jù)本公開內(nèi)容，許多修改和變化是可能的。其意圖是本發(fā)明的范圍不受本【具體實施方式】部分限定，而由所附權(quán)利要求書來限定。
【權(quán)利要求】
1.一種用于制造集成電路的方法，包括: 在襯底上提供可變間距基干圖案，所述圖案具有兩個或更多個線寬和兩個或更多個間隔寬度； 在所述圖案和所述襯底上沉積間隔體材料的共形層，其中，所述共形層具有IX的厚度，所述圖案的至少一個間隔寬度是2X或更小并且填充有所述間隔體材料；以及 去除過多的間隔體材料，以便露出所述基干圖案的上表面，并露出在所述圖案的大于2X的間隔寬度下面的所述襯底的上表面，其中，具有IX的厚度的間隔體材料保留在所述圖案的側(cè)壁上，并且所述圖案的2X或更小的間隔寬度保持至少部分地填充有所述間隔體材料。
2.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括: 去除基干圖案材料，從而留下具有第一寬度的一個或多個基干線空隙和具有第二寬度的一個或多個其他基干線空隙；以及 將第一半導(dǎo)體材料沉積到所述基干線空隙中。
3.根據(jù)權(quán)利要求2所述的方法，進(jìn)一步包括: 平面化所述第一半導(dǎo)體材料，以露出剩余的間隔體材料。
4.根據(jù)權(quán)利要求2或3所述的方法，其中，所述第一半導(dǎo)體材料是絕緣體。
5.根據(jù)權(quán)利要求2或3所述的方法，其中，所述第一半導(dǎo)體材料是導(dǎo)體。
6.根據(jù)權(quán)利要求2至5中的任意一項所述的方法，進(jìn)一步包括: 去除剩余的間隔體材料，從而留下具有第一寬度的一個或多個間隔體材料線空隙和具有第二寬度的一個或多個其他間隔體材料線空隙；以及將第二半導(dǎo)體材料沉積到所述間隔體材料線空隙中。
7.根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括: 平面化所述第二半導(dǎo)體材料，以露出所述第一半導(dǎo)體材料。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述第二半導(dǎo)體材料是絕緣體。
9.根據(jù)權(quán)利要求7所述的方法，其中，所述第二半導(dǎo)體材料是導(dǎo)體。
10.根據(jù)權(quán)利要求6至9中的任意一項所述的方法，其中，所述第一半導(dǎo)體材料是絕緣體，而所述第二半導(dǎo)體材料是導(dǎo)體。
11.根據(jù)權(quán)利要求6至10中的任意一項所述的方法，其中，所述圖案具有最小間距，通過執(zhí)行所述方法而至少一次將所述最小間距減小一半，從而提供了最終的最小間距。
12.根據(jù)權(quán)利要求11所述的方法，其中，所述最終的最小間距低于用于實施所述方法的曝光系統(tǒng)的分辨率限度。
13.一種使用根據(jù)前述權(quán)利要求中的任意一項所述的方法制造的集成電路。
14.一種電子設(shè)備，包括一個或多個根據(jù)權(quán)利要求13所述的集成電路。
15.根據(jù)權(quán)利要求14所述的電子設(shè)備，其中，所述設(shè)備包括存儲器電路、通信芯片、處理器和/或計算系統(tǒng)的至少其中之一。
16.一種光刻系統(tǒng)，被配置為用于實施根據(jù)權(quán)利要求1至12中的任意一項所述的方法。
17.根據(jù)權(quán)利要求16所述的光刻系統(tǒng)，進(jìn)一步包括用于提供可變間距基干圖案的掩模。
18.—種部分形成的集成電路，包括:在襯底上的可變間距基干圖案，所述圖案具有兩個或更多個線寬和兩個或更多個間隔覽度； 在所述圖案和所述襯底上的選擇性提供的間隔體材料的共形層，其中，所述共形層具有IX的厚度，所述圖案的至少一個間隔寬度是2X或更小并且填充有所述間隔體材料；并且 其中，過多的間隔體材料被去除，以便露出所述基干圖案的上表面，并露出在所述圖案的大于2X的間隔寬度下面的所述襯底的上表面，其中，具有IX的厚度的間隔體材料保留在所述圖案的側(cè)壁上，所述圖案的2X或更小的間隔寬度保持至少部分地填充有所述間隔體材料。
19.根據(jù)權(quán)利要求18所述的集成電路，其中，基干圖案材料被去除，從而留下具有第一寬度的一個或多個基干線空隙和具有第二寬度的一個或多個其他基干線空隙，并且將第一半導(dǎo)體材料沉積到所述基干線空隙中。
20.根據(jù)權(quán)利要求19所述的集成電路，其中，剩余的間隔體材料被去除，從而留下具有第一寬度的一個或多個間隔體材料線空隙和具有第二寬度的一個或多個其他間隔體材料線空隙，并且將第二半 導(dǎo)體材料沉積到所述間隔體材料線空隙中。
【文檔編號】H01L21/027GK104011834SQ201180076102
【公開日】2014年8月27日 申請日期:2011年12月29日 優(yōu)先權(quán)日:2011年12月29日
【發(fā)明者】S·希瓦庫馬, E·N·譚 申請人:英特爾公司