半導(dǎo)體器件的制作方法
半導(dǎo)體器件的制作方法
【專利摘要】本發(fā)明提供一種能夠提高半導(dǎo)體器件的可靠性的技術(shù)。在本發(fā)明中，作為搭載半導(dǎo)體芯片的布線基板，不使用層積式基板而使用貫通基板(THWB)。由此，在本發(fā)明中，通過使用僅由芯層構(gòu)成的貫通基板，不再需要考慮層積層和芯層的熱膨脹系數(shù)的不同，而且，因為不存在層積層，所以也不需要考慮形成于層積層的細小過孔的電切斷。其結(jié)果為，根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)成本降低，同時還能夠?qū)崿F(xiàn)半導(dǎo)體器件的可靠性提高。
【專利說明】半導(dǎo)體器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件,尤其涉及有效適用于使用凸塊電極(bump electrode,突起電極)將半導(dǎo)體芯片搭載在布線基板上的半導(dǎo)體器件的技術(shù)。
【背景技術(shù)】
[0002]在日本特開2002-246552號公報(專利文獻I)中記載了如下的技術(shù):僅在呈矩形形狀的半導(dǎo)體芯片的周緣部形成作為外部連接端子的凸塊電極，通過該凸塊電極將半導(dǎo)體芯片搭載于布線基板上。
[0003]現(xiàn)有技術(shù)文獻
[0004]專利文獻
[0005]專利文獻1:日本特開2002-246552號公報
【發(fā)明內(nèi)容】
[0006]半導(dǎo)體器件由半導(dǎo)體芯片和以覆蓋該半導(dǎo)體芯片的方式形成的封裝形成，其中，半導(dǎo)體芯片形成有MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金屬氧化物半導(dǎo)體場效應(yīng)晶體管)等半導(dǎo)體元件和多層布線。封裝具有如下功能:(I)將形成于半導(dǎo)體芯片的半導(dǎo)體元件與外部電路電連接；(2)保護半導(dǎo)體芯片隔離濕度和溫度等外部環(huán)境，防止由振動或沖擊導(dǎo)致的損壞和半導(dǎo)體芯片的特性劣化。封裝還一并具有如下功能等:(3)使半導(dǎo)體芯片的操作容易；(4)將半導(dǎo)體芯片工作時的發(fā)熱散發(fā)，最大限度地發(fā)揮半導(dǎo)體元件的功能。具有這樣的功能的封裝存在多種。
[0007]以下對封裝的構(gòu)成例進行說明。例如存在在半導(dǎo)體芯片的表面形成作為外部連接端子的凸塊電極(突起電極)，并通過該凸塊電極將半導(dǎo)體芯片安裝于布線基板這一類型的BGA(Ball Grid Array:球柵陣列)封裝。在該BGA封裝中，使用容易與形成于半導(dǎo)體芯片的凸塊電極的高密度化、窄間距化對應(yīng)地形成小間距(窄間距)的布線的層積(build up)式基板。列舉該層積式基板的構(gòu)造的一例，例如具有夾著芯層的層積層。進而，在該層積層中形成有細小的過孔，該過孔能夠自由地配置。另外，能夠在該細小的過孔上配置端子。對其理由進行說明。對于形成于層積層的細小的過孔，由于過孔直徑微細，所以容易在過孔的內(nèi)部埋入導(dǎo)體膜。其結(jié)果為，能夠形成過孔的上部由導(dǎo)體膜蓋住的狀態(tài)，因此即使在過孔上配置端子，也能夠?qū)崿F(xiàn)過孔與端子的可靠的電連接。如此，對于層積式基板而言，因為在細小的過孔上也能夠配置端子，所以具有形成布線時的制約少、容易形成小間距的布線這樣的優(yōu)點。
[0008]然而，本發(fā)明人進行研究首先發(fā)現(xiàn)層積式基板存在以下所示的問題點。對該問題點進行說明。首先，層積式基板中存在芯層和以夾著該芯層的方式形成的層積層，對其理由進行說明。
[0009]例如，當半導(dǎo)體器件工作時，半導(dǎo)體芯片發(fā)熱，因該發(fā)熱所產(chǎn)生的熱從半導(dǎo)體芯片傳遞到層積式基板。其結(jié)果為，層積式基板受熱，由此層積式基板膨脹。若該層積式基板的膨脹變大，則對封固層積式基板與半導(dǎo)體芯片的間隙的封固樹脂(例如底部填充材料)施加壓力，由此有時會在例如半導(dǎo)體芯片與封固樹脂的界面、封固樹脂與層積式基板的界面產(chǎn)生裂縫，使半導(dǎo)體器件的可靠性降低。因此，對于層積式基板，為了盡可能減小其熱膨脹系數(shù)(α )(為了靠近半導(dǎo)體芯片的熱膨脹系數(shù))，設(shè)置含有作為由玻璃纖維制成的織布的玻璃絲網(wǎng)的芯層，使層積式基板的熱膨脹系數(shù)減小。然而，若僅由含有玻璃絲網(wǎng)的芯層構(gòu)成層積式基板，則難以形成微細的過孔。因此，通常在層積式基板中以夾著芯層的方式設(shè)置層積層，使該層積層不含有玻璃絲網(wǎng)，由此能夠形成細小的過孔。即，由于層積層以不含有玻璃絲網(wǎng)的方式構(gòu)成，所以能夠形成細小的過孔。但是，對于層積層，因為也需要減小熱膨脹系數(shù)，所以取代玻璃絲網(wǎng)而添加有玻璃填充物(粒狀、珠狀的玻璃)。根據(jù)以上所述，層積式基板由芯層和以夾著該芯層的方式形成的層積層構(gòu)成。
[0010]在此，如上述那樣在芯層含有玻璃絲網(wǎng)，另一方面，在層積層取代玻璃絲網(wǎng)而含有玻璃填充物。但是，含有玻璃填充物的層積層的熱膨脹系數(shù)不會小到含有玻璃絲網(wǎng)的芯層的熱膨脹系數(shù)的程度。列舉一例，芯層的熱膨脹系數(shù)為17?20ppm左右，層積層的熱膨脹系數(shù)為40?60ppm左右。其結(jié)果為，層積層和芯層的熱膨脹系數(shù)不同，會在層積層與芯層之間施加因熱膨脹系數(shù)不同所引起的熱應(yīng)力。而且，本發(fā)明人發(fā)現(xiàn)了:由于該熱應(yīng)力，形成于層積層的細小的過孔容易被電切斷，由此長期來說半導(dǎo)體器件的可靠性會降低。
[0011]本發(fā)明的目的在于提供一種能夠提高半導(dǎo)體器件的可靠性的技術(shù)。
[0012]本發(fā)明的上述目的、其他目的以及新型特征，將從本說明書的記述以及附圖中得到明確。
[0013]對本申請所公開的發(fā)明中的、具有代表性的發(fā)明的概要簡單說明如下。
[0014]代表性的實施方式的半導(dǎo)體器件的特征在于，作為搭載半導(dǎo)體芯片的布線基板，不使用層積式基板而使用貫通基板。
[0015]發(fā)明的效果
[0016]對通過本申請所公開的發(fā)明中、具有代表性的技術(shù)方案所得到的效果簡單說明如下。
[0017]因為不需要考慮層積層與芯層的熱膨脹系數(shù)的不同，進而不存在層積層，所以也不再需要考慮形成于層積層的細小的過孔的電切斷。其結(jié)果為，能夠?qū)崿F(xiàn)成本降低同時提高半導(dǎo)體器件的可靠性。
【專利附圖】
【附圖說明】
[0018]圖1是表示本發(fā)明人所研究的半導(dǎo)體芯片的外觀構(gòu)成的俯視圖。
[0019]圖2是表示本發(fā)明人所研究的半導(dǎo)體器件的構(gòu)成的側(cè)視圖。
[0020]圖3是表示本發(fā)明人所研究的半導(dǎo)體器件的一部分的圖，是表示層積式基板的內(nèi)部構(gòu)造的圖。
[0021]圖4是表示實施方式的半導(dǎo)體芯片的表面構(gòu)造的圖。
[0022]圖5是表示實施方式的半導(dǎo)體器件的構(gòu)成的側(cè)視圖。
[0023]圖6是表示實施方式的半導(dǎo)體器件的一部分的圖，是表示貫通基板的內(nèi)部構(gòu)造的圖。
[0024]圖7是表示實施方式的貫通基板的一部分構(gòu)成的平面圖。[0025]圖8是表示在通孔上配置端子的構(gòu)成例的圖。
[0026]圖9是表示通孔和接合區(qū)的位置關(guān)系發(fā)生了偏離的情況下的構(gòu)成例的圖。
[0027]圖10是表示減小由焊錫構(gòu)成的半球狀的凸塊電極的尺寸并將該凸塊電極搭載于貫通基板上的狀態(tài)的剖視圖。
[0028]圖11是表示將柱狀凸塊電極搭載于貫通基板上的狀態(tài)的局部剖視圖。
[0029]圖12是表示本發(fā)明人所研究的形成于半導(dǎo)體芯片上的再布線構(gòu)造的剖視圖。
[0030]圖13是表示實施方式的形成于半導(dǎo)體芯片上的凸塊構(gòu)造的剖視圖。
[0031]圖14是表示實施方式的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0032]圖15是表示圖14之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0033]圖16是表示圖15之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0034]圖17是表示圖16之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0035]圖18是表示實施方式的半導(dǎo)體器件的另一制造工序的側(cè)視圖。
[0036]圖19是表示圖18之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0037]圖20是表示圖19之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0038]圖21是表示圖20之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0039]圖22是表示將由金構(gòu)成的支柱(stud)凸塊電極搭載于貫通基板上的狀態(tài)的剖視圖。
[0040]圖23是表示變形例的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0041]圖24是表示圖23之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0042]圖25是表示圖24之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0043]圖26是表示圖25之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0044]圖27是用于說明本發(fā)明的定位的曲線圖。
【具體實施方式】
[0045]在以下的實施方式中，為了方便起見，在必要時分成多個部分或多個實施方式來說明，但除了特別明示的情況以外，它們之間并不是毫無關(guān)聯(lián)的，而是一方為另一方的一部分或全部的變形例、詳細、補充說明等的關(guān)系。
[0046]另外，在以下的實施方式中，在言及要素的數(shù)等(包含個數(shù)、數(shù)值、量、范圍等)的情況下，除了特別明示的情況以及原理上明確限定為特定數(shù)的情況等以外，并非限定為該特定數(shù)，而可以是特定數(shù)以上也可以是特定數(shù)以下。
[0047]進而，在以下的實施方式中，其構(gòu)成要素(也包含要素步驟等)，除了特別明示的情況以及原理上明確認為是必須的情況等以外，當然未必是必須的。
[0048]同樣地，在以下的實施方式中，在言及構(gòu)成要素等的形狀、位置關(guān)系等時，除了特別明示的情況以及原理上明確認為不是那樣的情況等以外，也包含實質(zhì)上近似于或類似于該形狀等的形狀等。這對于上述數(shù)值以及范圍也是同樣的。
[0049]另外，在用于說明實施方式的全部附圖中，對同一部件原則上標注同一附圖標記，省略其重復(fù)的說明。此外，為了易于觀察圖面，即使在俯視圖中有時也會標注陰影。
[0050]<使用【專利附圖】
【附圖說明】問題>
[0051]首先，參照附圖對本發(fā)明人所研究的半導(dǎo)體器件具有的問題進行說明。圖1是表示本發(fā)明人所研究的半導(dǎo)體芯片CHPl的外觀構(gòu)成的俯視圖。如圖1所示，半導(dǎo)體芯片CHPl呈矩形形狀，遍及半導(dǎo)體芯片CHPl的整個表面地形成有作為外部連接端子的凸塊電極BMP。通過將如此構(gòu)成的半導(dǎo)體芯片CHPl進行封裝，能夠獲得本發(fā)明人所研究的半導(dǎo)體器件。
[0052]圖2是表示本發(fā)明人所研究的半導(dǎo)體器件的構(gòu)成的側(cè)視圖。如圖2所示，本發(fā)明人所研究的半導(dǎo)體器件具有層積式基板BPWB，在該層積式基板BPWB的背面(下表面)形成有多個焊錫球SB。另一方面，在層積式基板BPWB的表面(上表面)搭載有半導(dǎo)體芯片CHPl。此時，以使形成于半導(dǎo)體芯片CHPl的多個凸塊電極BMP與形成于層積式基板BPWB的表面的端子(未圖示)電連接的方式將半導(dǎo)體芯片CHPl配置在層積式基板BPWB上。而且，在半導(dǎo)體芯片CHPl與層積式基板BPWB之間形成的間隙中，填充有作為封固用樹脂的底部填料UF。該底部填料UF是環(huán)氧樹脂的情況較多，為了確保半導(dǎo)體芯片CHPl與層積式基板BPWB的連接可靠性而使用。另外，在半導(dǎo)體芯片CHPl的上表面隔著硅樹脂SCE配置有散熱片HS。該散熱片HS設(shè)置成使由半導(dǎo)體芯片CHPl產(chǎn)生的熱高效地散發(fā)到外部。S卩，散熱片HS為了使半導(dǎo)體芯片CHPl的散熱效率提高而設(shè)置。
[0053]對如此構(gòu)成的本發(fā)明人所研究的半導(dǎo)體器件、特別是層積式基板BPWB的內(nèi)部構(gòu)造進一步詳細說明。圖3是表示本發(fā)明人所研究的半導(dǎo)體器件的一部分的圖，是層積式基板BPWB的內(nèi)部構(gòu)造的圖。如圖3所示，層積式基板BPWB由芯層CRL和以夾著該芯層CRL的方式配置的層積層BPLl和層積層BPL2形成。
[0054]具體而言，在芯層CRL形成有通孔TH，在層積層BPLl形成有與該通孔TH連接的多層布線(圖3中為2層)。該多層布線通過形成于層積層BPLl的過孔VA而相互連接。在層積層BPLl的表面形成有阻焊層(solder resist) SR,構(gòu)成層積層BPLl的端子(接合區(qū)圖案、安裝圖案(fit pattern))TE從設(shè)置于該阻焊層SR的開口部露出。而且，以使該端子TE與凸塊電極BMP電連接的方式將半導(dǎo)體芯片CHPl搭載于層積式基板BPWB上。
[0055]另一方面，在層積層BPL2上也形成有與形成于芯層CRL的通孔TH連接的多層布線(圖3中為2層)。在層積層BPL2的表面形成有阻焊層SR，構(gòu)成層積層BPL2的背面端子BTE從設(shè)置于該阻焊層SR的開口部露出。而且，以與該背面端子BTE電連接的方式將焊錫球SB搭載于背面端子BTE上。具體而言，在圖3所示的層積式基板BPWB中，芯層CRL (約
0.8mm左右)和層積層BPLl及層積層BPL2總共的基板厚度約為1.0mm左右，通孔TH的直徑約為150?250 μ m左右，過孔VA的直徑約為50 μ m左右。
[0056]如此構(gòu)成的層積式基板BPWB具有容易與形成于半導(dǎo)體芯片CHPl的凸塊電極BMP的高密度化對應(yīng)地形成小間距的布線這樣的優(yōu)點。即，層積式基板BPWB例如以夾著芯層CRL的方式具有層積層BPLl和層積層BPL2，在該層積層BPLl、層積層BPL2中形成有細小的過孔VA，該過孔VA能夠自由配置。另外，能夠在該細小的過孔VA上配置端子TE。對其理由進行說明。對于形成于層積層BPL1、層積層BPL2的細小的過孔VA，由于過孔直徑微細，所以容易在過孔VA的內(nèi)部埋入導(dǎo)體膜。其結(jié)果為，能夠形成過孔VA的上部由導(dǎo)體膜蓋住的狀態(tài)，因此即使在過孔VA上配置端子TE，也能夠?qū)崿F(xiàn)過孔VA與端子TE的可靠的電連接。如此，對于層積式基板BPWB，因為在細小的過孔VA上也能夠配置端子TE，所以具有形成布線時的制約少、容易形成小間距的布線這樣的優(yōu)點。
[0057]進而，如圖3所示，在層積式基板BPWB中，要在形成于芯層CRL的通孔TH的壁面形成鍍膜，但因為通孔TH的直徑大，所以在通孔TH的內(nèi)部沒有形成鍍膜。但是，如圖3所示，在通孔TH的內(nèi)部埋入有填孔用樹脂，通孔TH的內(nèi)部被填充。因此，在圖3所示的層積式基板BPWB中，在通孔TH上也能夠配置微細的過孔VA和/或布線，從這一點出發(fā)，形成布線時的制約也少,容易形成小間距的布線。
[0058]然而，本發(fā)明人通過研究新發(fā)現(xiàn)了:上述的層積式基板BPWB存在以下所示的問題點。例如，當半導(dǎo)體器件工作時，半導(dǎo)體芯片CHPl發(fā)熱，由于該發(fā)熱所產(chǎn)生的熱從半導(dǎo)體芯片CHPl傳遞到層積式基板BPWB。其結(jié)果為，層積式基板BPWB受熱，由此層積式基板BPffB膨脹。若該層積式基板BPWB的膨脹大，則會對封固層積式基板BPWB與半導(dǎo)體芯片CHPl的間隙的封固樹脂(底部填料UF)施加壓力，由此有時會在例如半導(dǎo)體芯片與封固樹脂的界面、封固樹脂與層積式基板的界面產(chǎn)生裂縫，使半導(dǎo)體器件的可靠性降低。因此，對于層積式基板BPWB而言，為了減小其熱膨脹系數(shù)(α )(為了靠近半導(dǎo)體芯片CHPl的熱膨脹系數(shù))，設(shè)置含有作為由玻璃纖維制成的織布的玻璃絲網(wǎng)的芯層CRL，使層積式基板BPWB的熱膨脹系數(shù)減小。然而，若僅由含有玻璃絲網(wǎng)的芯層CRL構(gòu)成層積式基板BPWB，則難以形成細小的過孔VA。因此，通常在層積式基板BPWB中以夾著芯層CRL的方式設(shè)置層積層BPLl (BPL2)，使該層積層BPLl (BPL2)不含有玻璃絲網(wǎng)，由此形成細小的過孔VA。S卩，由于層積層BPL1(BPL2)以不含有玻璃絲網(wǎng)的方式構(gòu)成，所以能夠形成細小的過孔VA。但是，在層積層BPL1(BPL2)中，因為也需要減小熱膨脹系數(shù)，所以取代玻璃絲網(wǎng)而添加有玻璃填充物(粒狀、珠狀的玻璃)。
[0059]在此，如上述那樣在芯層CRL中含有玻璃絲網(wǎng)，另一方面，在層積層BPLl (BPL2)中取代玻璃絲網(wǎng)而含有玻璃填充物。但是，含有玻璃填充物的層積層BPLl (BPL2)的熱膨脹系數(shù)不會小到含有玻璃絲網(wǎng)的芯層CRL的熱膨脹系數(shù)的程度。列舉一例，芯層的熱膨脹系數(shù)為17?20ppm左右，層積層的熱膨脹系數(shù)為40?60ppm左右。其結(jié)果為，層積層BPLl (BPL2)和芯層CRL的熱膨脹系數(shù)不同，在層積層BPLl (BPL2)與芯層CRL之間施加了因熱膨脹系數(shù)不同引起的熱應(yīng)力。而且，本發(fā)明人發(fā)現(xiàn)了:由于該熱應(yīng)力，形成于層積層BPLl (BPL2)的細小的過孔VA容易被電切斷，由此半導(dǎo)體器件的可靠性有可能會降低。因此，在本實施方式中，對能夠提高半導(dǎo)體器件的可靠性進行了研究。以下對實施了該研究的本實施方式的半導(dǎo)體器件進行說明。
[0060]<本實施方式的半導(dǎo)體器件的構(gòu)成>
[0061]圖4是表示本實施方式的半導(dǎo)體芯片CHP2的表面構(gòu)造的圖。如圖4所示，本實施方式的半導(dǎo)體芯片CHP2呈矩形形狀，在半導(dǎo)體芯片CHP2的表面區(qū)域形成有柱狀凸塊電極(柱狀突起電極)PLBMPI及柱狀凸塊電極PLBMP2。此外，這些柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2例如由以銅(Cu)形成的柱狀部和形成于該柱狀部上的由焊錫構(gòu)成的連接部構(gòu)成。柱狀部的高度例如在此約為30 μ m左右，連接部的高度(焊錫高度)約為15 μ m左右。柱狀部的形狀為圓柱形狀或長方體形狀，在俯視觀察時，圓柱形狀時的直徑約為30?35 μ m左右，長方體形狀時的I條邊的長度約為30?35 μ m左右。
[0062]具體而言，在本實施方式的半導(dǎo)體芯片CHP2中，如圖4所示，在將半導(dǎo)體芯片CHP2的表面區(qū)域劃分成區(qū)域AR1、位于該區(qū)域ARl的內(nèi)側(cè)的區(qū)域AR2、和位于該區(qū)域AR2的內(nèi)側(cè)的區(qū)域AR3的情況下，在區(qū)域ARl形成有多個柱狀凸塊電極PLBMP1，在區(qū)域AR3形成有多個柱狀凸塊電極PLBMP2。即，柱狀凸塊電極PLBMPl和柱狀凸塊電極PLBMP2以夾著區(qū)域AR2的方式分離配置。此時，在區(qū)域ARl中，遍及多列(圖4中為2列)地形成有多個柱狀凸塊電極PLBMPl，在區(qū)域AR3中，均勻地形成有多個柱狀凸塊電極PLBMP2。
[0063]此外，在此，配置于區(qū)域ARl的柱狀凸塊電極PLBMPl各自的凸塊間的最小間距比配置于區(qū)域AR2的柱狀凸塊電極PLBMP2各自的凸塊間的最小間距小。配置于區(qū)域ARl的柱狀凸塊電極PLBMPl各自的凸塊間的最小間距在此約為40?60μπι左右。但是，在柱狀凸塊電極PLBMPl各自的凸塊間的最小間距大于等于柱狀凸塊電極PLBMP2各自的凸塊間的最小間距的情況下也沒有特別問題。
[0064]另一方面，在區(qū)域AR2中柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2都不形成。
[0065]即，本實施方式的半導(dǎo)體芯片CHP2的特征在于:不是在半導(dǎo)體芯片CHP2的整個表面形成柱狀凸塊電極PLBMPl (PLBMP2)，而僅在區(qū)域ARl和區(qū)域AR3形成有柱狀凸塊電極PLBMPI (PLBMP2)，在區(qū)域AR2沒有形成柱狀凸塊電極PLBMPI (PLBMP2)。例如可知:在圖1所示的本發(fā)明人所研究的半導(dǎo)體芯片CHPl中，在半導(dǎo)體芯片CHPl的整個表面形成有凸塊電極ΒΜΡ，與此相對，在圖4所示的本實施方式的半導(dǎo)體芯片CHP2中，僅在區(qū)域ARl和區(qū)域AR3形成有柱狀凸塊電極PLBMPl (PLBMP2)，在區(qū)域AR2沒有形成柱狀凸塊電極PLBMPl(PLBMP2)。
[0066]接著對本實施方式的半導(dǎo)體器件的構(gòu)成進行說明。圖5是表示本實施方式的半導(dǎo)體器件的構(gòu)成的側(cè)視圖。如圖5所示，本實施方式的半導(dǎo)體器件具有貫通基板THWB，在該貫通基板THWB的背面(下表面)形成有多個焊錫球SB。另一方面，在貫通基板THWB的表面(上表面)搭載有半導(dǎo)體芯片CHP2。此時，以使形成于半導(dǎo)體芯片CHP2的多個柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2與形成于貫通基板THWB的表面的端子(未圖示)電連接的方式，將半導(dǎo)體芯片CHP2配置于貫通基板THWB上。而且，在半導(dǎo)體芯片CHP2與貫通基板THWB之間形成的間隙中，填充有作為封固用樹脂的底部填料UF。該底部填料UF是環(huán)氧樹脂的情況較多，為了確保半導(dǎo)體芯片CHP2與貫通基板THWB的連接可靠性而使用。
[0067]對如此構(gòu)成的本實施方式的半導(dǎo)體器件、特別是貫通基板THWB的內(nèi)部構(gòu)造進一步詳細說明。圖6是表示本實施方式的半導(dǎo)體器件的一部分的圖，是表示貫通基板THWB的內(nèi)部構(gòu)造的圖。如圖6所示，在本實施方式中，通過含有玻璃絲網(wǎng)的芯層CRL形成貫通基板THWB。在該貫通基板THWB中形成有從貫通基板THWB的表面(上表面)向背面(下表面)貫通的通孔ΤΗ1、ΤΗ2、ΤΗ3。而且，在貫通基板THWB的表面形成有阻焊層SR (第I阻焊層)，該阻焊層SR也被填充于通孔ΤΗ1、ΤΗ2、ΤΗ3的內(nèi)部。在阻焊層SR中形成有開口部，多個端子(接合區(qū)圖案、安裝圖案)TEl和/或多個端子(接合區(qū)圖案、安裝圖案)ΤΕ2從該開口部露出。
[0068]例如，在貫通基板THWB的表面形成有多個端子TEl，多個端子TEl的一部分在貫通基板THWB的表面與通孔THl電連接，多個端子TEl的另一部分在貫通基板THWB的表面與通孔ΤΗ2電連接。另外，在貫通基板THWB的表面也形成有多個端子ΤΕ2，多個端子ΤΕ2在貫通基板THWB的表面與通孔ΤΗ3電連接。此時，在貫通基板THWB的表面上搭載有半導(dǎo)體芯片CHP2，形成于該半導(dǎo)體芯片CHP2的柱狀凸塊電極PLBMPl與形成于貫通基板THWB的表面的端子TEl電連接。同樣地，形成于半導(dǎo)體芯片CHP2的柱狀凸塊電極PLBMP2與形成于貫通基板THWB的表面的端子ΤΕ2電連接。即，貫通基板THWB是在芯層CRL的表背面只有I層布線層的構(gòu)造，本實施方式的半導(dǎo)體器件可以說是柱狀凸塊電極直接電連接于該布線層的構(gòu)造。
[0069]另一方面，在貫通基板THWB的背面也形成有阻焊層SR (第2阻焊層)。而且，在阻焊層SR中形成有開口部，多個背面端子BTE從該開口部露出。這些背面端子BTE在貫通基板THWB的背面與通孔TH1、TH2、TH3電連接，在這些背面端子BTE上搭載有焊錫球SB。具體而言，在本實施方式的貫通基板THWB中，包括芯層CRL (0.4_左右)的基板厚度(考慮表面及背面的布線厚)為0.5_左右，通孔直徑為150 μ m左右。
[0070]在本實施方式中，在形成于貫通基板THWB的通孔TH1、TH2、TH3的形成位置、形成于貫通電極THWB的表面的端子TEl和/或端子TE2的形成位置具有特征點，也對其概略構(gòu)成進行說明。首先，在圖6中，在貫通基板THWB上搭載有半導(dǎo)體芯片CHP2，劃分成以下所示的區(qū)域。也就是說，如圖6所示，將貫通基板THWB上的區(qū)域中沒有搭載半導(dǎo)體芯片CHP2的外側(cè)的區(qū)域定義為區(qū)域AR0。而且，關(guān)于半導(dǎo)體芯片CHP2上的區(qū)域，與圖4所示的區(qū)域劃分對應(yīng)地，劃分成半導(dǎo)體芯片CHP2的區(qū)域AR1、半導(dǎo)體芯片CHP2的區(qū)域AR2和半導(dǎo)體芯片CHP2的區(qū)域AR3。如此一來，貫通基板THWB的表面區(qū)域能夠劃分成上述的4個區(qū)域。
[0071]在此，對區(qū)域ARO進行說明。在貫通基板THWB中，在區(qū)域ARO形成有多個通孔TH2。即，在貫通基板THWB的表面區(qū)域中的區(qū)域ARO形成有多個通孔TH2而沒有形成端子TEl和端子TE2。特別是，雖然通孔TH2與端子TEl電連接，但該端子TEl并沒有形成在形成有通孔TH2的區(qū)域ARO。
[0072]接著對區(qū)域ARl進行說明。在貫通基板THWB中，在區(qū)域ARl形成有多個端子TEl。即，在貫通基板THWB的表面區(qū)域中的區(qū)域ARl形成有多個端子TEl而沒有形成通孔TH1、TH2、TH3。特別是，雖然多個端子TEl中的一部分端子TEl與通孔THl電連接，多個端子TEl中的另一部分端子TEl與通孔TH2電連接，但這些通孔THl和通孔TH2并沒有形成在形成有端子TEl的區(qū)域AR1。此外，在半導(dǎo)體芯片CHP2的區(qū)域ARl形成有多個柱狀凸塊電極PLBMPl，形成于半導(dǎo)體芯片CHP2的區(qū)域ARl的柱狀凸塊電極PLBMPl與形成于貫通基板THWB的區(qū)域ARl的端子TEl直接連接。
[0073]接著對區(qū)域AR2進行說明。在貫通基板THWB中，在區(qū)域AR2形成有多個通孔THl。即，在貫通基板THWB的表面區(qū)域中的區(qū)域AR2形成有多個通孔THl而沒有形成端子TEl和端子TE2。特別是，雖然通孔THl與端子TEl電連接，但該端子TEl并沒有形成在形成有通孔THl的區(qū)域AR2。此外，在半導(dǎo)體芯片CHP2的區(qū)域AR2沒有形成多個柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2。
[0074]進而對區(qū)域AR3進行說明。在貫通基板THWB中，在區(qū)域AR3形成有多個通孔TH3及多個端子TE2。即，在貫通基板THWB的表面區(qū)域中的區(qū)域AR3中，多個通孔TH3和多個端子TE2形成在相同區(qū)域。特別是，雖然通孔TH3與端子TE2電連接，但該端子TE2也形成在形成有通孔TH3的區(qū)域AR3。此外，在半導(dǎo)體芯片CHP2的區(qū)域AR3形成有多個柱狀凸塊電極PLBMP2，形成于半導(dǎo)體芯片CHP2的區(qū)域AR3的柱狀凸塊電極PLBMP2與形成于貫通基板THWB的區(qū)域AR3的端子TE2直接連接。
[0075]本實施方式的貫通基板THWB如上述那樣構(gòu)成，進而為了使通孔THl、TH2、TH3以及端子TE 1、TE2的位置關(guān)系變得明了而使用平面圖來說明。圖7是表示本實施方式的貫通基板THWB的一部分構(gòu)成的平面圖。圖7中大體示出了貫通基板THWB的全部區(qū)域1/4區(qū)域。另外，在圖7中圖示了區(qū)域AR0、區(qū)域AR1、區(qū)域AR2以及區(qū)域AR3。[0076]在此，根據(jù)圖6和圖7，區(qū)域ARO是在俯視下與半導(dǎo)體芯片CHP2的外周相比位于外側(cè)的區(qū)域。換言之，區(qū)域ARO也可以說是在俯視下與半導(dǎo)體芯片CHP不重疊的區(qū)域。進而，區(qū)域AR1、區(qū)域AR2以及區(qū)域AR3是在俯視下與半導(dǎo)體芯片CHP2的外周相比位于內(nèi)側(cè)的區(qū)域。換言之，區(qū)域AR1、區(qū)域AR2以及區(qū)域AR3也可以說是在俯視下與半導(dǎo)體芯片CHP重疊的區(qū)域。
[0077]在圖7中，在區(qū)域ARl形成有多個端子TE1。具體而言，在區(qū)域ARl中遍及2列地形成有多個端子TE1，例如，配置于靠近外側(cè)的列的端子TEl的數(shù)量比配置于靠近內(nèi)側(cè)的列的端子TEl的數(shù)量多。而且，配置于靠近外側(cè)的列的端子TEl與形成于區(qū)域ARO的通孔TH2電連接。具體而言，在區(qū)域ARO形成有多個通孔TH2，以與這些通孔TH2接觸的方式形成有接合區(qū)LND2。而且，該接合區(qū)LND2和配置于靠近外側(cè)的列的端子TEl通過布線WIRE2連接。
[0078]另一方面，在配置于靠近內(nèi)側(cè)的列的端子TEl與形成于區(qū)域AR2的通孔THl電連接。具體而言，在區(qū)域AR2形成有多個通孔TH1，以與這些通孔THl接觸的方式形成有接合區(qū)LND1。而且，該接合區(qū)LNDl和配置于靠近內(nèi)側(cè)的列的端子TEl通過布線WIREl連接。
[0079]接著，在區(qū)域AR3形成有多個通孔TH3及多個端子TE2。形成于區(qū)域AR3的端子TE2與同樣地形成于區(qū)域AR3的通孔TH3電連接。具體而言，在區(qū)域AR3形成有多個通孔TH3,以與這些通孔TH3接觸的方式形成有接合區(qū)LND3。而且，該接合區(qū)LND3和端子TE2通過布線WIRE3連接。S卩，端子TEl和端子TE2夾著區(qū)域AR2而分離配置。
[0080]<本實施方式的半導(dǎo)體器件的特征>
[0081]本實施方式的半導(dǎo)體器件如上述那樣構(gòu)成，以下對其特征點進行詳細說明。首先，本實施方式的第I特征點在于:例如圖6所示，作為搭載半導(dǎo)體芯片CHP2的布線基板，采用了貫通基板THWB。也就是說，在本實施方式中，不使用圖3所示那樣的層積式基板BPWB，而使用圖6所示那樣的貫通基板THWB。
[0082]例如，在圖3所示那樣的層積式基板BPWB中，因為含有玻璃絲網(wǎng)的芯層CRL和取代玻璃絲網(wǎng)而含有玻璃填充物的層積層BPLl (BPL2)的材質(zhì)不同，所以在芯層CRL和層積層BPLl (BPL2)之間存在熱膨脹系數(shù)(α)的不同。而且，若半導(dǎo)體芯片CHPl受到加熱而對層積式基板BPWB施加熱負荷，則因為芯層CRL和層積層BPLl (BPL2)的熱膨脹系數(shù)的不同，在形成于層積層BPLl (BPL2)的細小的過孔VA被施加了熱應(yīng)力，細小的過孔VA變得容易電切斷。其結(jié)果會導(dǎo)致半導(dǎo)體器件的可靠性降低。
[0083]與此相對，在本實施方式中，不使用層積式基板BPWB而使用貫通基板THWB。例如，如圖6所示，該貫通基板THWB僅由含有玻璃絲網(wǎng)的芯層CRL構(gòu)成，沒有設(shè)置層積層BPLl (BLP2)。因此，在貫通基板THWB中不會發(fā)生由于芯層CRL和層積層BPLl (BPL2)的熱膨脹系數(shù)的不同而導(dǎo)致形成于層積層BPLl (BPL2)的細小過孔的電切斷。即，在貫通基板THWB中，因為原本就不存在層積層BPLl (BPL2)，所以也不存在形成于層積層BPLl (BPL2)的細小的過孔，能夠避免細小過孔的電切斷這一問題。如此在本實施方式中，通過使用僅由芯層CRL構(gòu)成的貫通基板THWB，不需要考慮層積層BPLl (BPL2)和芯層CRL的熱膨脹系數(shù)的不同，進而因為不存在層積層BPLl (BPL2)，所以也不再需要考慮形成于層積層BPLl (BPL2)的細小過孔VA的電切斷。其結(jié)果，根據(jù)本實施方式，能夠?qū)崿F(xiàn)半導(dǎo)體器件的可靠性提高。
[0084]進而，因為在層積式基板BPWB形成有熱膨脹系數(shù)大的層積層BPLl (BPL2)，所以在封固層積式基板BPWB與半導(dǎo)體芯片CHPl的間隙的封固樹脂(底部填料UF)也容易被施加大的熱應(yīng)力，在封固樹脂產(chǎn)生裂縫的可能性也高。與此相對，在本實施方式中，沒有形成熱膨脹系數(shù)大的層積層BPLl (BPL2)，而使用僅由熱膨脹系數(shù)小的芯層CRL構(gòu)成的貫通基板THWB。因此，在封固貫通基板THWB與半導(dǎo)體芯片CHP2的間隙的封固樹脂(底部填料UF)難以被施加使用層積式基板BPWB時那種程度的大的熱應(yīng)力，所以也能夠降低在封固樹脂產(chǎn)生裂縫的可能性。因此，從這一點出發(fā)，根據(jù)本實施方式，也能夠提高半導(dǎo)體器件的可靠性。
[0085]對如以上那樣使用貫通基板THWB帶來的優(yōu)點進行了說明，但對于貫通基板THWB而言除了上述的優(yōu)點以外也存在缺點。以下也對該缺點進行說明，在本實施方式中，說明對克服該貫通基板THWB的缺點進行研究的情況。首先，在層積式基板BPWB中，例如圖3所示，由于細小過孔VA的內(nèi)部埋入有導(dǎo)體膜，所以也能夠在細小過孔VA上形成端子TE。因此，在層積式基板BPWB中，例如也能夠在細小過孔VA上配置端子TE這樣形成布線時的制約少，所以容易形成小間距的布線。
[0086]與此相對，例如圖6所示，貫通基板THWB僅由芯層CRL構(gòu)成，形成有貫通該芯層CRL的通孔TH1、TH2、TH3。換言之，在本實施方式的貫通基板THWB中，形成有從表面貫通到背面的通孔TH1、TH2、TH3，但存在無法在該通孔TH1、TH2、TH3上配置端子TEl、端子TE2這樣的制約。對其理由進行說明。形成于貫通基板THWB的通孔TH1、TH2、TH3的直徑例如為150 μ m左右，比細小的過孔的直徑(50 μ m左右)大。因此，即使在通孔TH1、TH2、TH3形成鍍膜(導(dǎo)體膜)，鍍膜也僅形成于內(nèi)壁，通孔TH1、TH2、TH3的內(nèi)部沒有被鍍膜填滿而成為中空狀態(tài)。
[0087]在如此構(gòu)成的通孔TH1、TH2、TH3中，以通孔THl為例，考慮在該通孔THl上配置端子TEl的情況。圖8是表示在通孔THl上配置端子TEl的構(gòu)成例的圖。如圖8所示，以包圍中空狀的通孔THl的上表面的方式形成有接合區(qū)LNDl。接合區(qū)LNDl的直徑為250 μ m左右。即，因為通孔THl成為中空狀，所以通過以包圍通孔THl的上表面的方式形成接合區(qū)LNDl，將形成于通孔THl的側(cè)面的鍍膜與接合區(qū)LNDl電連接。而且，考慮能夠通過在該接合區(qū)LNDl上形成端子TEl，從而在通孔THl上隔著接合區(qū)LNDl配置端子TEl。
[0088]然而，實際上還要考慮如下情況:如圖9所示，因為通孔THl及接合區(qū)LNDl形成時的圖案化精度并不高，所以接合區(qū)LNDl的位置與通孔THl的位置發(fā)生偏離。該情況下，端子TEl沒有配置在接合區(qū)LNDl上而配置在中空狀的通孔THl上。這樣一來，因為通孔THl的內(nèi)部成為中空狀態(tài)，所以會導(dǎo)致端子TEl和通孔THl沒有電連接。如此，因為形成于貫通基板THWB的通孔THl的直徑大故而內(nèi)部成為中空狀態(tài)、和由于圖案化精度的問題導(dǎo)致通孔THl與接合區(qū)LNDl的位置關(guān)系發(fā)生偏離這兩方面的原因，若構(gòu)成為在通孔THl上配置端子TEl，則容易產(chǎn)生通孔THl與端子TEl的連接不良。
[0089]在此，如形成于圖3所示的層積式基板BPWB的通孔TH那樣，考慮在通孔TH的內(nèi)部埋入填孔用樹脂。即，在層積式基板BPWB中，在直徑大的通孔TH的內(nèi)部埋入填孔用樹脂。而且，在內(nèi)部被填孔用樹脂填埋的通孔TH上形成蓋鍍膜，在該蓋鍍膜上形成過孔VA和/或布線。如此在層積式基板BPWB中，也能夠在直徑大的通孔TH上配置過孔VA和/或布線，結(jié)果能夠減少形成布線時的制約。
[0090]然而，在本實施方式的貫通基板THWB(參照圖6)中，沒有如上述的圖3所示的層積式基板BPWB那樣成為在直徑大的通孔TH的內(nèi)部埋入填孔用樹脂的構(gòu)造。這是因為:在使用填孔用樹脂的情況下，由于需要新的填孔用樹脂、和發(fā)生在通孔TH的內(nèi)部埋入填孔用樹脂的工序等會導(dǎo)致成本升高。因此，貫通基板THWB成為由施于基板表背面的阻焊層SR也填充于通孔TH1、TH2、TH3的內(nèi)部的構(gòu)造。換言之，施于貫通基板THWB的表面的阻焊層SR(第I阻焊層)和施于貫通基板THWB的背面的阻焊層SR(第2阻焊層)經(jīng)由填充于通孔(TH1、TH2、TH3)的內(nèi)部的阻焊層SR而連接。此外，施于貫通基板THWB的表面的阻焊層SR(第I阻焊層)、施于貫通基板THWB的背面的阻焊層SR(第2阻焊層)以及填充于通孔(TH1、TH2、TH3)的內(nèi)部的阻焊層SR都是同一材料。這一點是貫通基板THWB的構(gòu)造不同于層積式基板BPWB的構(gòu)造的幾點之一。
[0091]在本實施方式的貫通基板THWB中，也采用在通孔THl中埋入填孔用樹脂并形成蓋鍍膜的構(gòu)成，由此即使在通孔THl上形成端子TE1，也能夠可靠地將通孔THl與端子TEl電連接。但是，若設(shè)為這樣的構(gòu)成，則貫通基板THWB的成本會升高，因此在本實施方式的貫通基板THWB中并不采用上述的構(gòu)成。因此，在本實施方式的貫通基板THWB中，無法在通孔THl上配置端子TEl這一問題變得明顯。于是，在本實施方式中，一邊將無法在通孔THl上配置端子TEl這樣的制約作為前提，一邊也對盡可能高效地實施貫通基板THWB上的布線布局、并且也抑制成本上升進行了研究。該研究點是本實施方式的第2特征點。以下參照附圖對該第2特征點進行說明。
[0092]首先，本實施方式的第2特征點在于:例如圖6所示，一邊將通孔THl的形成區(qū)域、通孔TH2的形成區(qū)域以及端子TEl的形成區(qū)域分別分離，一邊對布線布局進行研究。具體而言，如圖6所示，在貫通基板THWB的區(qū)域ARO設(shè)有多個通孔TH2，在貫通基板THWB的區(qū)域ARl設(shè)置多個端子TEl。而且，在貫通基板THWB的區(qū)域AR2設(shè)有多個通孔THl。通過如此構(gòu)成，能夠不在通孔THl上及通孔TH2上配置端子TEl而在貫通基板THWB上形成通孔THl、TH2以及端子TEl。
[0093]進而，參照圖7對實施了研究的布線布局構(gòu)成進行說明。在圖7中，在貫通基板THWB的區(qū)域ARl遍及2列地形成有端子TEl。而且，在作為區(qū)域ARl的外側(cè)區(qū)域的區(qū)域ARO配置有多個通孔TH2。另一方面，在作為區(qū)域ARl的內(nèi)側(cè)區(qū)域的區(qū)域AR2配置有多個通孔TH1。此時，在區(qū)域ARl遍及2列而形成的端子TEl中的配置于靠近外側(cè)的列的端子TEl與配置于區(qū)域ARO的通孔TH2電連接。與此相對，在區(qū)域ARl遍及2列而形成的端子TEl中的配置于靠近內(nèi)側(cè)的列的端子TEl與配置于區(qū)域AR2的通孔THl電連接。如此，在本實施方式中，將與形成于區(qū)域ARO的通孔TH2電連接的端子TEl配置在靠近區(qū)域ARO側(cè)，并且將與形成于區(qū)域AR2的通孔THl電連接的端子TEl配置在靠近區(qū)域AR2側(cè)。通過如此構(gòu)成，能夠一邊將通孔THl的形成區(qū)域、通孔TH2的形成區(qū)域以及端子TEl的形成區(qū)域分別分離，一邊高效地實現(xiàn)通孔THl與端子TEl的連接以及通孔TH2與端子TE2的連接。
[0094]例如，在構(gòu)成為將形成于區(qū)域ARO的通孔TH2和配置于靠近區(qū)域AR2的列的端子TEl連接、或者構(gòu)成為將形成于區(qū)域AR2的通孔THl和配置于靠近區(qū)域ARO的列的端子TEl連接的情況下，形成于區(qū)域ARl的布線的引繞變得復(fù)雜，難以構(gòu)成有效的布線布局。
[0095]與此相對，在本實施方式中，如圖7所示，將與形成于區(qū)域ARO的通孔TH2電連接的端子TEl向靠近區(qū)域ARO側(cè)配置，并且將與形成于區(qū)域AR2的通孔THl電連接的端子TEl向靠近區(qū)域AR2側(cè)配置。[0096]換言之，在區(qū)域ARl中，與通孔TH2電連接的端子TEl以與區(qū)域AR2相比更靠近區(qū)域ARO的方式配置，與通孔THl電連接的端子TEl以與區(qū)域ARO相比更靠近區(qū)域AR2的方式配置，端子TEl通過布線WIREl及WIRE2分別與通孔THl及TH2連接。即，不存在橫穿區(qū)域ARl內(nèi)地連結(jié)區(qū)域ARO和區(qū)域AR2的布線和穿過各端子TEl間的布線。通過如此連線，根據(jù)本實施方式，不需要區(qū)域ARl內(nèi)的布線引繞，能夠一邊將通孔THl的形成區(qū)域、通孔TH2的形成區(qū)域以及端子TEl的形成區(qū)域分別分離，一邊高效地將通孔THl與端子TEl連接、并高效地將通孔TH2與端子TE2連接。貫通基板THWB是在芯層CRL的表背面僅具有I層布線層的構(gòu)造，與層積式基板BPWB的能夠在芯層CRL的表背面設(shè)置多個層積層(使BPLl為多層，使BPL2為多層)而使布線層多層化的構(gòu)造相比，無法使布線高密度化。因此，前述的布線的引繞的特征對于貫通基板THWB而言在實現(xiàn)與層積式基板BPWB同等的布線的高密度化方面是重要的。
[0097]進而，在本實施方式中，如圖7所示，還在如下方面具有特征:劃分成形成有端子TEl的區(qū)域Al的外側(cè)區(qū)域即區(qū)域ARO和區(qū)域Al的內(nèi)側(cè)區(qū)域即區(qū)域AR2，并形成通孔THl及通孔TH2。例如，考慮僅在形成有端子TEl的區(qū)域ARl的外側(cè)區(qū)域即區(qū)域ARO形成通孔TH2的情況。該情況下，因為僅在區(qū)域ARO形成通孔TH2，所以形成于區(qū)域ARO的通孔TH2的數(shù)量變多。因此，將形成于區(qū)域ARO的多個通孔TH2的每一個與形成于區(qū)域ARl的多個端子TEl的每一個電連接的布線數(shù)量也變多。其結(jié)果為，要求從區(qū)域ARO向區(qū)域ARl鋪設(shè)的布線的小間距化。
[0098]然而，在本實施方式中，沒有使用適于小間距化的層積式基板，而使用了與層積式基板相比難以小間距化的貫通基板THWB。因此，如上所述，可知僅在區(qū)域ARO固定配置通孔TH2的布局構(gòu)成在貫通基板THWB中難以實現(xiàn)。
[0099]因此，在本實施方式中，沒有僅將通孔TH2固定配置于區(qū)域AR0，而進行了如下研究:劃分成夾著形成有端子TEl的區(qū)域ARl的區(qū)域ARO和區(qū)域AR2來配置通孔THl及通孔TH2。由此，因為通孔THl及通孔TH2被分散配置于區(qū)域ARO和區(qū)域AR2，所以能夠使連接通孔THl與端子TEl的布線WIREl和連接通孔TH2與端子TEl的布線WIRE2不密集地分散在不同的區(qū)域中。其結(jié)果為，即使在使用難以小間距化的貫通基板THWB的情況下，也能夠應(yīng)對隨著半導(dǎo)體器件的高功能化而產(chǎn)生的通孔THl (TH2)的數(shù)量及端子TEl的數(shù)量的增加。從該觀點出發(fā)，可知根據(jù)本實施方式也實現(xiàn)了有效的布線布局。
[0100]在此，如圖7所示，因為區(qū)域ARO的面積比區(qū)域AR2的面積大，所以形成于區(qū)域ARO的通孔TH2的數(shù)量比形成于區(qū)域AR2的通孔THl的數(shù)量多。因此，與形成于區(qū)域ARO的通孔TH2電連接的端子TEl的數(shù)量也比與形成于區(qū)域AR2的通孔THl電連接的端子TEl的數(shù)量多。因此，在區(qū)域ARl遍及2列而形成的端子TEl中的向靠近區(qū)域ARO側(cè)配置的端子TEl的數(shù)量能夠比向靠近區(qū)域AR2側(cè)配置的端子TEl的數(shù)量多。而且，在連接形成于區(qū)域ARO的通孔TH2和形成于區(qū)域ARl的端子TEl的布線中，例如包含供給電源電位的電源線、供給基準電位(GND電位)的GND線和傳遞信號(信號電壓)的信號線。同樣，在連接形成于區(qū)域AR2的通孔THl與形成于區(qū)域ARl的端子TEl的布線中，例如也包含供給電源電位的電源線、供給基準電位(GND電位)的GND線和傳遞信號(信號電壓)的信號線。
[0101]接著，本實施方式的第3特征點在于:如圖6所示，將多個通孔TH3及多個端子TE2形成于區(qū)域AR3。即，本實施方式的基本技術(shù)思想是:如在第2特征點中也說明那樣，一邊將通孔THl的形成區(qū)域、通孔TH2的形成區(qū)域以及端子TEl的形成區(qū)域分別分離，一邊也高效地將通孔THl與端子TEl連接、并高效地將通孔TH2與端子TE2連接。但是，在本實施方式中，作為進一步的第3特征點，在區(qū)域AR3中形成多個通孔TH3及多個端子TE2這一點上也具有特征。
[0102]具體而言，如圖7所示，在區(qū)域AR3形成有多個通孔TH3及多個端子TE2，但在通孔TH3上并沒有配置端子TE2。S卩，如圖7所示，以將通孔TH3上包圍的方式形成有接合區(qū)LND3，但在該接合區(qū)LND3上并沒有配置端子TE2，該接合區(qū)LND3和端子TE2通過布線WIRE3連接。連接形成于該區(qū)域AR3的通孔TH3與端子TE2的布線WIRE3例如僅包含供給電源電位的電源線和供給基準電位(GND電位)的GND線。即，連接形成于區(qū)域AR3的通孔TH3與端子TE2的布線WIRE3并不包含傳遞信號(信號電壓)的信號線。
[0103]由此，根據(jù)本實施方式，不僅能夠從形成于區(qū)域ARl的端子TEl的一部分向半導(dǎo)體芯片CHP2供給電源電位及基準電位，還能夠從形成于區(qū)域AR3的端子TE2向半導(dǎo)體芯片CHP2供給電源電位及基準電位。即，因為不僅從半導(dǎo)體芯片CHP2的區(qū)域ARl還能夠從區(qū)域AR3供給電源電位及基準電位，所以能夠減小半導(dǎo)體芯片CHP2內(nèi)的電源降(IR降)。
[0104]例如，不在區(qū)域AR3形成構(gòu)成電源布線及基準布線的通孔TH3及端子TE2的情況下，只能從形成于區(qū)域ARl的端子TEl向半導(dǎo)體芯片CHP2的內(nèi)部供給電源電位及基準電位。該情況下，為了向形成于半導(dǎo)體芯片CHP2的區(qū)域AR3的集成電路供給電源電位及基準電位，需要從半導(dǎo)體芯片CHP2的區(qū)域ARl向區(qū)域AR3引繞半導(dǎo)體芯片CHP2的內(nèi)部布線。此時，由于該內(nèi)部布線的引繞所產(chǎn)生的電阻成分，會引起電源電位的降低(電源降)。
[0105]與此相對，在本實施方式中，在貫通基板THWB的區(qū)域AR3形成有構(gòu)成電源布線及基準布線的通孔TH3及端子TE2，從該端子TE2向半導(dǎo)體芯片CHP2的區(qū)域AR3供給電源電位及基準電位。因此，根據(jù)本實施方式，不僅能夠從形成于區(qū)域ARl的端子TEl的一部分向半導(dǎo)體芯片CHP2供給電源電位及基準電位，還能夠從形成于區(qū)域AR3的端子TE2向半導(dǎo)體芯片CHP2供給電源電位及基準電位。即，因為不僅能夠從半導(dǎo)體芯片CHP2的區(qū)域ARl還能夠從區(qū)域AR3供給電源電位及基準電位，所以能夠減小半導(dǎo)體芯片CHP2內(nèi)的電源降(IR降)。
[0106]此外，從形成于區(qū)域ARl的多個端子TEl的一部分供給的電源電位及基準電位，能夠供給到形成于半導(dǎo)體芯片CHP2的I/O電路(外部接口電路)。另一方面，從形成于區(qū)域AR3的多個端子TE2的一部分供給的電源電位及基準電位，能夠供給到形成于半導(dǎo)體芯片CHP2的核心電路(內(nèi)部電路)。即，優(yōu)選從形成于區(qū)域ARl的多個端子TEl向I/O電路供給電源電位及基準電位，從形成于區(qū)域AR3的多個端子TE2向由低于I/O電路的電壓來驅(qū)動的核心電路供給電源電位及基準電位。換言之，從形成于區(qū)域ARl的多個端子TEl供給的電源電位，供給比從形成于區(qū)域AR3的多個端子TE2供給的電源電位高的電位。
[0107]通過如此構(gòu)成，例如由于與端子TEl連接的半導(dǎo)體芯片CHP2的柱狀凸塊電極PLBMPl為包含輸入輸出信號管腳的凸塊電極，所以通過向端子TEl供給I/O電路用的電源電位及基準電位，能夠以最短距離高效地供給I/O電路用的電源電位及基準電位。另一方面，由于與端子TE2連接的半導(dǎo)體芯片CHP2的柱狀凸塊電極PLBMP2為不包含輸入輸出信號管腳的凸塊電極，所以通過供給對配置于半導(dǎo)體芯片CHP2的中央部的內(nèi)部電路(核心電路)進行驅(qū)動的核心電路用的電源電位及基準電位，能夠以最短距離高效地供給核心電路用的電源電位及基準電位。
[0108]進而，在本實施方式中，關(guān)于配置于貫通基板THWB的區(qū)域AR3的通孔TH3，優(yōu)選交替地配置供給電源電位的通孔TH3和供給基準電位的通孔TH3。該情況下，能夠遍及半導(dǎo)體芯片CHP2的整個區(qū)域AR3而均勻地供給電源電位及基準電位。具體而言，雖然在作為半導(dǎo)體芯片CHP2的中央部的區(qū)域AR3形成有內(nèi)部電路(核心電路)，但通過交替地配置供給電源電位的通孔TH3和供給基準電位的通孔TH3，能夠向該核心電路均勻地供給電源電位及基準電位。即，例如在供給電源電位的通孔TH3和供給基準電位的通孔TH3不均勻地配置的情況下，難以向形成于區(qū)域AR3的核心電路均勻地供給電源電位和/或基準電位，而通過交替地配置供給電源電位的通孔TH3和供給基準電位的通孔TH3，能夠向核心電路均勻地供給電源電位及基準電位，其結(jié)果為，能夠提高核心電路的工作穩(wěn)定性。
[0109]根據(jù)以上所述，本實施方式的貫通基板THWB具有上述的第2特征點及第3特征點，如圖6所示，在貫通基板THWB的區(qū)域ARl形成有端子TEl，在貫通基板THWB的區(qū)域AR3形成有端子TE2。即，在本實施方式中，并不是在搭載半導(dǎo)體芯片CHP2的貫通基板THWB的區(qū)域AR1、區(qū)域AR2以及區(qū)域AR3的全部區(qū)域都存在端子(端子TE1、TE2)，因此在搭載于貫通基板THWB的半導(dǎo)體芯片CHP2上形成的凸塊電極的配置位置也進行了變更。具體而言，從如圖1所示那樣在呈矩形形狀的半導(dǎo)體芯片CHPl的整個表面形成有凸塊電極BMP的構(gòu)成變更為，如圖4所示那樣僅在呈矩形形狀的半導(dǎo)體芯片CHP2的區(qū)域ARl和區(qū)域AR3形成有柱狀凸塊電極PLBMPl (PLBMP2)的構(gòu)成。
[0110]以下對本實施方式的搭載于貫通基板THWB的半導(dǎo)體芯片CHP2的特征進行說明。本實施方式的第4特征點在于搭載于貫通基板THWB的半導(dǎo)體芯片CHP2的凸塊構(gòu)造。具體而言，如圖4所示，本實施方式的半導(dǎo)體芯片CHP2具有區(qū)域AR1、比該區(qū)域ARl靠內(nèi)側(cè)的區(qū)域AR2和比該區(qū)域AR2靠內(nèi)側(cè)的區(qū)域AR3。而且，在區(qū)域AR I形成有柱狀凸塊電極PLBMP1、且在區(qū)域AR3形成有柱狀凸塊電極PLBMP2，另一方面，在區(qū)域AR2沒有形成柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2。
[0111]將如此構(gòu)成的半導(dǎo)體芯片CHP2搭載于貫通基板THWB的狀態(tài)示出在圖6中。如圖6所示，可知:形成于半導(dǎo)體芯片CHP2的區(qū)域ARl的柱狀凸塊電極PLBMPl與形成于貫通基板THWB的區(qū)域ARl的端子TEl直接連接，形成于半導(dǎo)體芯片CHP2的區(qū)域AR3的柱狀凸塊電極PLBMP2與形成于貫通基板THWB的區(qū)域AR3的端子TE2直接連接。即，連接柱狀凸塊電極PLBMPl與端子TEl的部分和連接柱狀凸塊電極PLBMP2與端子TE2的部分夾著半導(dǎo)體芯片CHP2 (貫通基板THWB)的區(qū)域AR2而分離配置。
[0112]在此，對從圖1所示的半導(dǎo)體芯片CHPl的凸塊構(gòu)造向圖4所示的半導(dǎo)體芯片CHP2的凸塊構(gòu)造變更時的問題點進行說明。例如，考慮如下情況:不改變形成于圖1所示的半導(dǎo)體芯片CHPl的凸塊電極數(shù)，從圖1所示的半導(dǎo)體芯片CHPl的凸塊構(gòu)造向圖4所示的半導(dǎo)體芯片CHP2的凸塊構(gòu)造進行變更。該情況下，在圖1所示的半導(dǎo)體芯片CHPl中，在整個表面區(qū)域配置有凸塊電極BMP，與此相對，在圖4所示的半導(dǎo)體芯片CHP2中，僅在表面區(qū)域的一部分(區(qū)域ARl和區(qū)域AR3)配置有凸塊電極。這意味著圖4所示的半導(dǎo)體芯片CHP2中的配置凸塊電極的面積比圖1所示的半導(dǎo)體芯片CHPl中的配置凸塊電極BMP的面積小。因此，在使圖1所示的半導(dǎo)體芯片CHPl的凸塊電極數(shù)和圖4所示的半導(dǎo)體芯片CHP2的凸塊電極數(shù)相同的情況下，與圖1所示的半導(dǎo)體芯片CHPl的凸塊電極BMP的大小相比，需要減小圖4所示的半導(dǎo)體芯片CHP2的凸塊電極的大小。
[0113]形成于圖1所示的半導(dǎo)體芯片CHPl的凸塊電極BMP例如是由焊錫構(gòu)成的半球狀的凸塊電極BMP，首先考慮減小該凸塊電極BMP的大小。
[0114]圖10是表示減小由焊錫構(gòu)成的半球狀的凸塊電極BMP的尺寸并將該凸塊電極BMP搭載于貫通基板THWB上的狀態(tài)的剖視圖。如圖10所示，在貫通基板THWB上形成有端子TE1，在該端子TEl上搭載有凸塊電極BMP。該凸塊電極BMP例如形成于在由氮化硅膜構(gòu)成的鈍化膜(表面保護膜)PAS上形成的開口部0P，凸塊電極BMP形成于從開口部OP露出的焊盤ro上。而且，該焊盤ro形成于層間絕緣膜IL上。
[0115]此時，若減小半球狀的凸塊電極BMP的大小，則與此同時，半導(dǎo)體芯片與貫通基板THWB之間的間隙(stand off:間隔)Al也會減小。若像這樣半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A1變窄，則填充于該間隙的底部填料的填充性會降低，有時會在底部填料內(nèi)產(chǎn)生空隙(氣泡)。若在底部填料內(nèi)產(chǎn)生空隙，則會在空隙內(nèi)滲入水分，由于對安裝基板進行焊錫安裝時的高溫回流焊(例如240?260°C左右)導(dǎo)致空隙內(nèi)的水分膨脹，有時會以空隙為起點在底部填料內(nèi)產(chǎn)生裂縫。進而，在空隙與凸塊電極相鄰的情況下，由于在空隙內(nèi)滲入了水分，凸塊電極BMP與端子TEl的連接部發(fā)生腐蝕，半導(dǎo)體芯片與貫通基板THWB的連接可靠性有可能會降低。即，單純地減小圖1所示的形成于半導(dǎo)體芯片CHPl的半球狀的凸塊電極BMP，則半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)Al變小，會導(dǎo)致半導(dǎo)體器件的可靠性降低。
[0116]本發(fā)明人研究的結(jié)果為，為了確保底部填料的填充性，半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A1必須為約20μπι左右以上。因此，在本實施方式中，不采用圖10所示那樣的半球狀的凸塊電極ΒΜΡ，而采用圖11所示那樣的柱狀凸塊電極PLBMP1。圖11是表示將柱狀凸塊電極PLBMPl搭載于貫通基板THWB上的狀態(tài)的局部剖視圖。如圖11所示，在貫通基板THWB上形成有端子ΤΕ1，在該端子TEl上搭載有柱狀凸塊電極PLBMPl。該柱狀凸塊電極BMP例如由以銅(Cu)形成的柱狀部和形成于該柱狀部上的由焊錫構(gòu)成的連接部構(gòu)成。換言之，也可以說柱狀凸塊電極PLBMPl由包含焊錫的第I部分和熔點比該第I部分(焊錫)的熔點高的第2部分(銅)構(gòu)成。該柱狀凸塊電極PLBMPl例如形成于在由氮化硅膜構(gòu)成的鈍化膜(表面保護膜)PAS上形成的開口部0Ρ，柱狀凸塊電極PLBMPl形成于從開口部OP露出的焊盤ro上。而且，該焊盤ro形成于層間絕緣膜IL上。
[0117]在如此構(gòu)成的柱狀凸塊電極PLBMPl中，即使減小柱狀凸塊電極PLBMPl的大小，由于由銅構(gòu)成的柱狀部，半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A2也不會變得比由圖10所示的半球狀的凸塊電極BMP進行連接時的間隙(間隔)Al小(A2 > Al)。S卩，柱狀凸塊電極BMP由由焊錫構(gòu)成的第I部分和具有比該第I部分(焊錫)的熔點高的熔點的第2部分(銅)構(gòu)成。因此，在將半導(dǎo)體芯片安裝在貫通基板THWB上，并使柱狀凸塊電極PLBMPl的第I部分(焊錫)在高溫(例如240?260°C左右)下熔融來電連接半導(dǎo)體芯片的柱狀凸塊電極PLBMPl與貫通基板THWB上的端子TEl時，因為凸塊電極PLBMPl的第2部分(銅)的熔點比第I部分(焊錫)的熔點高，所以不會在達到了高溫時熔融。因此，半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A2不會變得比柱狀凸塊電極PLBMPl的第2部分(銅)的高度小。如前述那樣，為了確保底部填料的填充性，半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A2需要約為20 μ m左右以上，而因為柱狀凸塊電極PLBMPl的第2部分(銅)的高度約為30μπι左右，所以能充分滿足。
[0118]其結(jié)果為，在使用圖11所示那樣的柱狀凸塊電極PLBMPl的情況下，即使減小柱狀凸塊電極PLBMPl本身的大小，也能夠確保間隔，能夠抑制底部填料的填充性的降低和半導(dǎo)體芯片與貫通基板THWB的連接可靠性的降低。因此，在本實施方式的半導(dǎo)體芯片CHP2中，例如圖5及圖6所示，使用了柱狀凸塊電極PLBMPl和柱狀凸塊電極PLBMP2。
[0119]此外，在此，舉例柱狀凸塊電極PLBMPl的第2部分是銅的情況進行了說明，但只要是熔點比第I部分的焊錫高的(金屬)材料就沒有問題。對于第2部分，作為銅以外的材料可以是金(Au)等。在使第2部分為銅的情況下，與金相比能夠降低成本(材料費)。另外，柱狀凸塊電極PLBMPl的第2部分在通過電鍍法進行堆積來形成時能夠容易形成得較高。
[0120]另外，柱狀凸塊電極PLBMPl的第I部分的焊錫使用Sn-Ag類或Sn-Ag-Cu類的無鉛焊錫即可。
[0121]根據(jù)以上所述，本實施方式的第4特征點可以說是在于:例如圖4所示，僅在半導(dǎo)體芯片CHP2的表面區(qū)域的一部分(區(qū)域ARl和區(qū)域AR3)形成柱狀凸塊電極PLBMPl (PLBMP2)。由此，能夠構(gòu)成與具有第2特征點和第3特征點的貫通基板THWB對應(yīng)的半導(dǎo)體芯片CHP2。而且，通過在具有第2特征點和第3特征點的貫通基板THWB上搭載具有第4特征點的半導(dǎo)體芯片CHP2，能夠?qū)崿F(xiàn)半導(dǎo)體器件的可靠性提高及成本降低。
[0122]進而，在本實施方式的半導(dǎo)體芯片CHP2中，由于具有上述的第4特征點，所以也能獲得以下所示的效果。也就是說，在本實施方式的半導(dǎo)體芯片CHP2中，例如圖4所示，在區(qū)域ARl形成有柱狀凸塊電極PLBMP1，并且在與區(qū)域ARl之間夾著區(qū)域AR2的區(qū)域AR3形成有柱狀凸塊電極PLBMP2。這意味著:形成于區(qū)域ARl的柱狀凸塊電極PLBMPl和形成于區(qū)域AR3的柱狀凸塊電極PLBMP2僅隔開與形成于區(qū)域ARl和區(qū)域AR3之間的區(qū)域AR2相應(yīng)的空間而形成。在此，形成于區(qū)域AR3的柱狀凸塊電極PLBMP2是與電源線連接、并具有向形成于半導(dǎo)體芯片CHP2的內(nèi)部的集成電路供給電源電位或基準電位的功能的電極。另一方面，形成于區(qū)域ARl的柱狀凸塊電極PLBMPl不僅有與電源線連接的電極，還有與信號線連接的電極。因此，若以與形成于區(qū)域AR3的柱狀凸塊電極PLBMP2相鄰的方式來配置形成于區(qū)域ARl的柱狀凸塊電極PLBMP1，則在柱狀凸塊電極PLBMPl與柱狀凸塊電極PLBMP2之間容易發(fā)生相互干涉(交叉耦合)，容易在向與電源線連接的柱狀凸塊電極PLBMP2供給的電源電壓和/或基準電壓產(chǎn)生噪聲。與此相對，在本實施方式的半導(dǎo)體芯片CHP2中，在區(qū)域ARl與區(qū)域AR3之間存在沒有形成凸塊電極的區(qū)域AR2，通過該區(qū)域AR2，能夠增大形成于區(qū)域AR3的柱狀凸塊電極PLBMP2與形成于區(qū)域ARl的柱狀凸塊電極PLBMPl之間的距離。這意味著:根據(jù)本實施方式的半導(dǎo)體芯片CHP2,能夠抑制與形成于區(qū)域AR3的柱狀凸塊電極PLBMP2連接的電源線和與形成于區(qū)域ARl的柱狀凸塊電極PLBMPl連接的信號線之間的交叉耦合。其結(jié)果為，根據(jù)本實施方式，能夠提高對與形成于區(qū)域AR3的柱狀凸塊電極PLBMP2連接的電源線施加的電源電壓或基準電壓的穩(wěn)定性，能夠?qū)崿F(xiàn)形成于半導(dǎo)體芯片CHP2的集成電路的工作可靠性的提高。
[0123]接著，對本實施方式的第5特征點進行說明。本實施方式的第5特征點涉及半導(dǎo)體芯片的構(gòu)造，具體而言，本實施方式的第5特征點在于:在圖1所示的本發(fā)明人所研究的半導(dǎo)體芯片CHPl中形成了所謂的再布線構(gòu)造，與此相對，在圖4所示的本實施方式的半導(dǎo)體芯片CHP2中，沒有形成再布線構(gòu)造。由此，在本實施方式的半導(dǎo)體器件中，因為不用在半導(dǎo)體芯片上形成再布線構(gòu)造即可，所以具有能夠簡化半導(dǎo)體芯片的設(shè)計的優(yōu)點。
[0124]例如，在圖1所示的本發(fā)明人所研究的半導(dǎo)體芯片CHPl中，需要遍及整個表面區(qū)域地形成凸塊電極BMP，因此需要所謂的再布線構(gòu)造。以下對該再布線構(gòu)造進行說明。圖12是表示形成于半導(dǎo)體芯片CHPl的再布線構(gòu)造的剖視圖。如圖12所示，在半導(dǎo)體芯片CHPl中，在最上層的層間絕緣膜IL上形成有焊盤ro，以覆蓋該焊盤ro的方式例如形成有由氮化硅膜構(gòu)成的鈍化膜PAS。而且，在該鈍化膜PAS上形成有開口部，焊盤ro從該開口部露出。進而，在鈍化膜PAS上例如形成有由聚酰亞胺樹脂膜構(gòu)成的樹脂膜PI1，在該樹脂膜PIl上也形成有開口部。而且，以與焊盤ro電連接并在樹脂膜PII上延伸的方式形成有再布線RWo接著，以覆蓋再布線RW的方式例如形成有由聚酰亞胺樹脂膜構(gòu)成的樹脂膜PI2，在該樹脂膜PI2上形成有開口部OPl。而且，在從該開口部OPl露出的再布線RW上形成有凸塊電極BMP。如上所述，在圖1所示的本發(fā)明人所研究的半導(dǎo)體芯片CHPl中，形成有再布線構(gòu)造。如此一來，在形成有再布線構(gòu)造的半導(dǎo)體芯片CHPi中，產(chǎn)生進行連接焊盤ro與凸塊電極BMP的再布線RW的布局設(shè)計的需要，因此半導(dǎo)體芯片CHPl的設(shè)計會復(fù)雜化。另外，在焊盤H)與凸塊電極BMP之間引入再布線RW會導(dǎo)致布線電阻和/或電感施加在傳輸路徑上，對半導(dǎo)體器件的高速工作產(chǎn)生影響。
[0125]與此相對，在圖4所示的本實施方式的半導(dǎo)體芯片CHP2中，因為不需要遍及半導(dǎo)體芯片CHP2的整個表面地形成柱狀凸塊電極PLBMPl (PLBMP2)，僅在區(qū)域ARl和區(qū)域AR3形成柱狀凸塊電極PLBMPl (PLBMP2)即可，所以不需要使用再布線構(gòu)造。圖13是表示形成于半導(dǎo)體芯片CHP2的凸塊構(gòu)造的剖視圖。如圖13所示，在半導(dǎo)體芯片CHP2中，在最上層的層間絕緣膜IL上形成有焊盤PD，以覆蓋該焊盤H)的方式例如形成有由氮化硅膜構(gòu)成的鈍化膜PAS。進而，在該鈍化膜PAS形成有開口部，焊盤H)從該開口部露出。而且，在焊盤ro上直接形成有柱狀凸塊電極PLBMPl。如此根據(jù)本實施方式的半導(dǎo)體芯片CHP2，可知在焊盤ro的上部沒有形成再布線。換言之，可以說在本實施方式的半導(dǎo)體芯片CHP2中，在鈍化膜(表面保護膜)PAS (或在鈍化膜PAS上形成有聚酰亞胺樹脂膜的情況下為聚酰亞胺樹脂膜)的上部沒有形成再布線這一點上具有本實施方式的第5特征點。如此根據(jù)本實施方式，因為不用在半導(dǎo)體芯片上形成再布線構(gòu)造即可，所以具有能夠簡化半導(dǎo)體芯片的設(shè)計的優(yōu)點。另外，因為沒有形成再布線RW，所以與前述的再布線構(gòu)造相比，能夠降低傳輸路徑的布線電阻和/或電感，其結(jié)果為，能夠使半導(dǎo)體器件高速工作。
[0126]接著，對本實施方式的第6特征點進行說明。例如圖6和圖7所示，在本實施方式的半導(dǎo)體器件中，在貫通基板THWB的區(qū)域AR2及區(qū)域AR3形成有多個通孔THl及通孔TH3。這意味著:在貫通基板THWB上搭載了半導(dǎo)體芯片CHP2的情況下，在俯視下與半導(dǎo)體芯片CHP2重疊的貫通基板THWB的區(qū)域(區(qū)域AR2及區(qū)域AR3)存在大量的通孔THl及通孔TH3。而且，在通孔THl及通孔TH3的內(nèi)壁例如形成有由導(dǎo)熱率良好的銅構(gòu)成的鍍膜，因此能夠?qū)⒂砂雽?dǎo)體芯片CHP2產(chǎn)生的熱從形成于半導(dǎo)體芯片CHP2的正下方的大量的通孔THl及通孔TH3高效地散發(fā)。因此，根據(jù)本實施方式的半導(dǎo)體器件，能夠提高由半導(dǎo)體芯片CHP2產(chǎn)生的熱的散熱特性。其結(jié)果為，有時也可以不需要圖2所示的散熱片HS。如果不需要散熱片HS，則能夠使相應(yīng)的材料成本減小。
[0127]如上所述，本實施方式中至少存在第I特征點?第6特征點，將該第I特征點?第6特征點總結(jié)如下。[0128](I)本實施方式的第I特征點在于:作為搭載半導(dǎo)體芯片CHP2的布線基板，不使用圖3所示那樣的層積式基板BPWB，而使用圖6所示那樣的貫通基板THWB。由此，在本實施方式中，通過使用僅由芯層CRL構(gòu)成的貫通基板THWB，不需要考慮層積層BPLl (BPL2)和芯層CRL的熱膨脹系數(shù)的不同，進而因為不存在層積層BPLl (BPL2)，所以也不需要考慮形成于層積層BPLl (BPL2)的細小過孔VA的電切斷。其結(jié)果為，根據(jù)本實施方式，能夠?qū)崿F(xiàn)成本降低，并能夠?qū)崿F(xiàn)半導(dǎo)體器件的可靠性提高。
[0129](2)本實施方式的第2特征點在于:例如圖6所示，將通孔THl的形成區(qū)域、通孔TH2的形成區(qū)域以及端子TEl的形成區(qū)域分別分離，同時對布線布局進行研究。具體而言，如圖6所示，在貫通基板THWB的區(qū)域ARO設(shè)有多個通孔TH2，在貫通基板THWB的區(qū)域ARl設(shè)有多個端子TE1。而且，在貫通基板THWB的區(qū)域AR2設(shè)有多個通孔THl。而且，在本實施方式中，如圖7所示，將與形成于區(qū)域ARO的通孔TH2電連接的端子TEl向靠近區(qū)域ARO側(cè)配置，并將與形成于區(qū)域AR2的通孔THl電連接的端子TEl向靠近區(qū)域AR2側(cè)配置。由此，根據(jù)本實施方式，不需要區(qū)域ARl內(nèi)的布線引繞，能夠?qū)⑼譚Hl的形成區(qū)域、通孔TH2的形成區(qū)域以及端子TEl的形成區(qū)域分別分離，同時也能夠高效地連接通孔THl與端子TE1、并高效地連接通孔TH2與端子TE2。
[0130](3)本實施方式的第3特征點在于:如圖6所示，將多個通孔TH3及多個端子TE2形成于區(qū)域AR3，連接形成于該區(qū)域AR3的通孔TH3與端子TE2的布線，例如僅由供給電源電位的電源線和/或供給基準電位(GND電位)的GND線構(gòu)成。由此，根據(jù)本實施方式，不僅能夠從形成于區(qū)域ARl的端子TEl的一部分向半導(dǎo)體芯片CHP2供給電源電位及基準電位，還能夠從形成于區(qū)域AR3的端子TE2向半導(dǎo)體芯片CHP2供給電源電位及基準電位。即，不僅能夠從半導(dǎo)體芯片CHP2的區(qū)域ARl還能夠從區(qū)域AR3供給電源電位及基準電位，所以能夠減小半導(dǎo)體芯片CHP2內(nèi)的電源降(IR降)。
[0131](4)本實施方式的第4特征點在于:例如圖4所示，僅在半導(dǎo)體芯片CHP2的表面區(qū)域的一部分(區(qū)域ARl和區(qū)域AR3)形成柱狀凸塊電極PLBMP1(PLBMP2)。由此，即使減小柱狀凸塊電極PLBMPl (PLBMP2)本身的大小，因為保持了一定間隔，所以也能夠抑制底部填料的填充性的降低和半導(dǎo)體芯片與貫通基板THWB的連接可靠性的降低。進而，能夠構(gòu)成與具有第2特征點和第3特征點的貫通基板THWB對應(yīng)的半導(dǎo)體芯片CHP2。進而，根據(jù)本實施方式的第4特征點，在區(qū)域ARl與區(qū)域AR3之間存在沒有形成凸塊電極的區(qū)域AR2，通過該區(qū)域AR2，能夠增大形成于區(qū)域AR3的柱狀凸塊電極PLBMP2與形成于區(qū)域ARl的柱狀凸塊電極PLBMPl之間的距離。其結(jié)果為，根據(jù)本實施方式，能夠抑制與形成于區(qū)域AR3的柱狀凸塊電極PLBMP2連接的電源線和與形成于區(qū)域ARl的柱狀凸塊電極PLBMPl連接的信號線的交叉耦合。因此，根據(jù)本實施方式，能夠提高對與形成于區(qū)域AR3的柱狀凸塊電極PLBMP2連接的電源線施加的電源電壓或基準電壓的穩(wěn)定性，能夠?qū)崿F(xiàn)形成于半導(dǎo)體芯片CHP2的集成電路的工作可靠性的提高。
[0132](5)本實施方式的第5特征點在于:例如，在圖4所示的本實施方式的半導(dǎo)體芯片CHP2中沒有形成再布線構(gòu)造。由此，在本實施方式的半導(dǎo)體器件中，因為不用在半導(dǎo)體芯片形成再布線構(gòu)造即可，所以具有能夠簡化半導(dǎo)體芯片的設(shè)計的優(yōu)點。
[0133](6)本實施方式的第6特征點在于:在貫通基板THWB上搭載了半導(dǎo)體芯片CHP2的情況下，在俯視下與半導(dǎo)體芯片CHP2重疊的貫通基板THWB的區(qū)域(區(qū)域AR2及區(qū)域AR3)存在大量的通孔THl及通孔TH3。由此，根據(jù)本實施方式的半導(dǎo)體器件，能夠提高由半導(dǎo)體芯片CHP2產(chǎn)生的熱的散熱特性。
[0134]〈實施方式的半導(dǎo)體器件的制造方法〉
[0135]本實施方式的半導(dǎo)體器件如上述那樣構(gòu)成，以下參照附圖對其制造方法的一例進行說明。
[0136]首先，如圖14所示，準備本實施方式的貫通基板THWB。在該貫通基板THWB例如以圖7所示那樣的布局構(gòu)成而形成有端子TE1、TE2以及通孔TH1、TH2等。
[0137]然后，如圖15所示，對位于貫通基板THWB的表面的芯片搭載區(qū)域涂敷底部填料UF。此外，作為在此使用的底部填料UF，可以使用速固化性樹脂NCP(Non-C0nductivePaste)。
[0138]然后，如圖16所示，將半導(dǎo)體芯片CHP2搭載于貫通基板THWB上。在此時被搭載的半導(dǎo)體芯片CHP2的表面(主面)，例如形成有圖4所示那樣的柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2。然后，以使形成于半導(dǎo)體芯片CHP2的柱狀凸塊電極PLBMPl (PLBMP2)與形成于貫通基板THWB的端子(未圖示)直接接觸的方式，將半導(dǎo)體芯片CHP2搭載于貫通基板THWB上并加熱到高溫。其結(jié)果為，柱狀凸塊電極PLBMPl (PLBMP2)的焊錫熔融，貫通基板THWB上的端子TEl (TE2)與柱狀凸塊電極PLBMPl (PLBMP2)的銅電連接。此時，底部填料UF浸濕擴展而填充于半導(dǎo)體芯片CHP2與貫通基板THWB之間的間隙。而且，因為作為底部填料UF使用了速固化性樹脂NCP，所以底部填料UF固化。在此，在本實施方式中，因為對半導(dǎo)體芯片CHP2與貫通基板THWB的連接使用了即使減小尺寸也能夠確保高度的柱狀凸塊電極PLBMPl (PLBMP2)，所以不會阻礙底部填料UF的浸濕擴展。
[0139]接著，如圖17所示，將焊錫球SB搭載于貫通基板THWB的背面(與芯片搭載面相反側(cè)的面)。如上所述，能夠制造本實施方式的半導(dǎo)體器件。
[0140]接著，對本實施方式的半導(dǎo)體器件的其他制造方法進行說明。首先，如圖18所示，準備本實施方式的貫通基板THWB。在該貫通基板THWB上例如以圖7所示的布局構(gòu)成而形成有端子TE1、TE2以及通孔TH1、TH2等。
[0141]接著，如圖19所示，將半導(dǎo)體芯片CHP2搭載于貫通基板THWB上。在此時被搭載的半導(dǎo)體芯片CHP2的表面(主面)上例如形成有圖4所示那樣的柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2。而且，以使形成于半導(dǎo)體芯片CHP2的柱狀凸塊電極PLBMPl (PLBMP2)與形成于貫通基板THWB的端子(未圖示)直接接觸的方式，將半導(dǎo)體芯片CHP2搭載于貫通基板THWB上。然后，加熱到高溫，使柱狀凸塊電極PLBMPl (PLBMP2)的焊錫熔融，將貫通基板THWB上的端子TEl (TE2)與柱狀凸塊電極PLBMPl (PLBMP2)的銅電連接。
[0142]然后，如圖20所示，將底部填料UF填充于半導(dǎo)體芯片CHP2與貫通基板THWB的間隙。在此，在本實施方式中，因為對半導(dǎo)體芯片CHP2與貫通基板THWB的連接使用了即使減小尺寸也能夠確保高度的柱狀凸塊電極PLBMPl (PLBMP2)，所以能夠確保底部填料UF的填充性。
[0143]然后，如圖21所示，將焊錫球SB搭載于貫通基板THWB的背面(與芯片搭載面相反側(cè)的面)。如上所述，能夠制造本實施方式的半導(dǎo)體器件。
[0144]〈變形例〉
[0145]接著，對本實施方式的變形例進行說明。在所述實施方式中，對將形成于半導(dǎo)體芯片CHP2的凸塊電極由柱狀凸塊電極PLBMPl (PLBMP2)構(gòu)成的例子進行了說明，而在本變形例中，對將形成于半導(dǎo)體芯片CHP2的凸塊電極由支柱凸塊電極來構(gòu)成的例子進行說明。
[0146]圖22是表示將例如由金構(gòu)成的支柱凸塊電極SDBMPl搭載于貫通基板THWB上的狀態(tài)的剖視圖。如圖22所示，在貫通基板THWB上形成有端子TEl，在該端子TEl上搭載有支柱凸塊電極SDBMPl，并且以覆蓋端子TEl和支柱凸塊電極SDBMPl的連接部的方式形成有焊錫S。支柱凸塊電極SDBMPl例如形成于在由氮化硅膜構(gòu)成的鈍化膜(表面保護膜)PAS上形成的開口部OP，支柱凸塊電極SDBMPl形成于從開口部OP露出的焊盤H)上。而且，該焊盤ro形成于層間絕緣膜IL上。
[0147]在如此構(gòu)成的支柱凸塊電極SDBMPl中，即使減小支柱凸塊電極SDBMPl的大小，也能夠確保半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A3 (> Al)。即，在此也成為支柱凸塊電極SDBMPl (第2部分)的熔點比焊錫S (第I部分)的熔點高的材料構(gòu)成。由此在使焊錫S (第I部分)在高溫下熔融將支柱凸塊電極SDBMPl (第2部分)與貫通基板THWB上的端子TEl電連接時，因為支柱凸塊電極SDBMPl (第2部分)的熔點比焊錫S (第I部分)的熔點高，所以不會在達到了高溫時熔融。因此，半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A3不會變得比支柱凸塊電極SDBMPl (第2部分，金)的高度小。
[0148]其結(jié)果為，在使用圖22所示那樣的支柱凸塊電極SDBMPl的情況下，因為即使減小支柱凸塊電極SDBMPl本身的大小，也能夠確保間隔，所以能夠抑制底部填料的填充性的降低和半導(dǎo)體芯片與貫通基板THWB的連接可靠性的降低。如此，也能夠取代所述實施方式中說明的柱狀凸塊電極PLBMPl (PLBMP2)而使用本變形例中說明的支柱凸塊電極SDBMP1。
[0149]此外，在此對舉例支柱凸塊電極SDBMPl使用金的情況進行了說明，但也可以是例如使用銅引線形成的銅的支柱凸塊電極。
[0150]本變形例的半導(dǎo)體器件如上述那樣構(gòu)成，以下對其制造方法的一例進行說明。
[0151]首先，如圖23所示，準備本變形例的貫通基板THWB。在該貫通基板THWB上例如以圖7所示的布局構(gòu)成而形成有端子TE1、TE2以及通孔TH1、TH2等。
[0152]接著，如圖24所示，將半導(dǎo)體芯片CHP2搭載于貫通基板THWB上。在此時被搭載的半導(dǎo)體芯片CHP2的表面(主面)上例如形成有支柱凸塊電極SDBMPl、SDBMP2。然后，將形成于半導(dǎo)體芯片CHP2的支柱凸塊電極SDBMPl、SDBMP2與形成于貫通基板THWB的端子(未圖示)直接接觸，并且以覆蓋端子TEl和支柱凸塊電極SDBMP1、SDBMP2的方式使焊錫S熔融來形成連接部。如此一來，將半導(dǎo)體芯片CHP2搭載于貫通基板THWB上。此外，通過將焊錫S預(yù)先施加在端子TEl上(預(yù)先進行焊錫預(yù)涂敷)，能夠容易地進行組裝。
[0153]然后，如圖25所示，將底部填料UF填充于半導(dǎo)體芯片CHP2與貫通基板THWB的間隙。在此，在本變形例中，因為對半導(dǎo)體芯片CHP2與貫通基板THWB的連接使用了即使減小尺寸也能夠確保高度的支柱凸塊電極SDBMPl、SDBMP2，所以能夠確保底部填料UF的填充性。
[0154]然后，如圖26所示，將焊錫球SB搭載于貫通基板THWB的背面(與芯片搭載面相反側(cè)的面)。如上所述，能夠制造本變形例的半導(dǎo)體器件。
[0155]此外，在此對在將半導(dǎo)體芯片CHP2安裝于貫通基板THWB之后填充底部填料UF的制造方法(組裝方法)進行了說明，但并不限于此。也可以在前述的貫通基板THWB預(yù)先涂敷底部填料UF (速固化性樹脂NCP)，然后以搭載半導(dǎo)體芯片CHP2的制造方法進行組裝。[0156]〈本發(fā)明的定位〉
[0157]最后參照附圖對本發(fā)明的定位進行說明。圖27是說明本發(fā)明的定位的曲線圖。在圖27中，橫軸表示芯片尺寸，縱軸表示形成于芯片的焊盤數(shù)(凸塊電極數(shù))。
[0158]首先，對在區(qū)域(I)所表示的區(qū)域中使用的半導(dǎo)體器件的構(gòu)造進行說明。區(qū)域(I)中使用的半導(dǎo)體器件的形態(tài)是如下形態(tài):對布線基板使用層積式基板，形成于半導(dǎo)體芯片的半球狀的凸塊電極成為區(qū)域(area)凸塊配置(例如，圖1的配置)。
[0159]接著，對在區(qū)域(2)所表示的區(qū)域中使用的半導(dǎo)體器件的構(gòu)造進行說明。區(qū)域(2)中使用的半導(dǎo)體器件的形態(tài)為如下形態(tài):對布線基板使用貫通基板，不在半導(dǎo)體芯片形成凸塊電極而在半導(dǎo)體芯片的周緣部形成有焊盤。具體而言是指引線接合構(gòu)造。
[0160]接著，對在區(qū)域(3)所表示的區(qū)域中使用的半導(dǎo)體器件的構(gòu)造進行說明。區(qū)域(3)中使用的半導(dǎo)體器件的形態(tài)為如下形態(tài):對布線基板使用層積式基板，在半導(dǎo)體芯片上形成柱狀凸塊電極，該柱狀凸塊電極成為區(qū)域凸塊配置。
[0161]最后，對在區(qū)域(4)所表示的區(qū)域中使用的半導(dǎo)體器件的構(gòu)造進行說明。區(qū)域(4)中使用的半導(dǎo)體器件的形態(tài)為對布線基板使用貫通基板，并在半導(dǎo)體芯片上形成柱狀凸塊電極的本發(fā)明的形態(tài)。
[0162]在此，從區(qū)域(I)所示出的半導(dǎo)體器件的形態(tài)向區(qū)域(4)所示出的半導(dǎo)體器件的形態(tài)(本發(fā)明的形態(tài))變更的優(yōu)點如下:通過不使用層積式基板而使用貫通基板，能夠?qū)崿F(xiàn)半導(dǎo)體器件的可靠性提高。即，能夠?qū)崿F(xiàn)由于不使用細小過孔及層積層而帶來的可靠性提高。進而，通過從昂貴的層積式基板變更為便宜的貫通基板，也能夠?qū)崿F(xiàn)半導(dǎo)體器件的成本削減。特別是，在區(qū)域(I)所示出的半導(dǎo)體器件的形態(tài)中，由于凸塊電極數(shù)比較少而在層積式基板進行布線布局時在基板上無用的區(qū)域會變多，但由于使用此前說明的本發(fā)明的特征而即使是貫通基板也能夠進行布線布局的產(chǎn)品的情況下，向區(qū)域(4)所示出的半導(dǎo)體器件的形態(tài)(本發(fā)明的形態(tài))變更的實用性增大。
[0163]另一方面，從區(qū)域(2)所示出的半導(dǎo)體器件的形態(tài)向區(qū)域(4)所示出的半導(dǎo)體器件的形態(tài)(本發(fā)明的形態(tài))變更的優(yōu)點如下:不僅從半導(dǎo)體芯片的周緣部還從半導(dǎo)體芯片的中央部供給電源電壓及基準電壓，由此能夠?qū)崿F(xiàn)半導(dǎo)體器件的高性能化。即，在區(qū)域(2)所示出的半導(dǎo)體器件的形態(tài)中，只能夠從形成于半導(dǎo)體芯片的周緣部的焊盤向半導(dǎo)體芯片的內(nèi)部進行電源供給，但在區(qū)域(4)所示出的半導(dǎo)體器件的形態(tài)(本發(fā)明的形態(tài))中，不僅能夠從半導(dǎo)體芯片的周緣區(qū)域還能夠從中央?yún)^(qū)域進行電源供給，因此能夠減小半導(dǎo)體芯片內(nèi)的電源降(IR降)。特別是，在區(qū)域⑵所示出的半導(dǎo)體器件的形態(tài)中，在電源電壓比較低的產(chǎn)品的情況下，向區(qū)域(4)所示出的半導(dǎo)體器件的形態(tài)(本發(fā)明的形態(tài))變更的實用性增大。
[0164]另外，區(qū)域(2)所示出的半導(dǎo)體器件的形態(tài)具體而言是引線接合構(gòu)造。在增加了管腳數(shù)(焊盤數(shù))時，若不增大芯片尺寸來配置焊盤，則要在半導(dǎo)體芯片中心附加設(shè)置焊盤。該情況下，因為與鋪設(shè)到半導(dǎo)體芯片周緣部的焊盤的引線相比引線長度變長，所以由于在由封固樹脂進行封固時容易產(chǎn)生引線移動等理由導(dǎo)致難以進行引線接合。在這樣的情況下，通過使用此前說明的本發(fā)明的特征，不但能夠在半導(dǎo)體芯片的周緣區(qū)域還能夠在中央?yún)^(qū)域配置凸塊電極。其結(jié)果為，有時也能夠使半導(dǎo)體芯片的尺寸與引線接合構(gòu)造時相比為同等尺寸或其以下，因此向區(qū)域(4)所示出的半導(dǎo)體器件的形態(tài)(本發(fā)明的形態(tài))變更的實用性增大。
[0165]以上，基于實施方式具體說明了由本發(fā)明人作出的發(fā)明，但本發(fā)明并不限定于所述實施方式，當然也可以在不脫離其要旨的范圍內(nèi)進行各種變更。
[0166]此外，上述的MOSFET并不限定于由氧化膜形成柵極絕緣膜的情況，還假定成擴大柵極絕緣膜也包含由絕緣膜形成的MISFET(Metal Insulator Semiconductor FieldEffect Transistor)。S卩，在本說明書中，為了方便起見而使用了 MOSFET這樣的術(shù)語,但該MOSFET作為也包含MISFET的意圖的術(shù)語在本說明書中使用。
[0167]進而，此前舉例將焊錫球SB搭載于貫通基板THWB的背面(與芯片搭載面相反側(cè)的面)的BGA封裝構(gòu)造進行了說明，但也可以是不搭載焊錫球SB的LGA (Land Grid Array:網(wǎng)格柵陣列)封裝。通過不搭載焊錫球SB，能夠降低相應(yīng)的材料成本。
[0168]工業(yè)實用性
[0169]本發(fā)明能夠廣泛地利用于制造半導(dǎo)體器件的制造業(yè)中。
[0170]附圖標記說明
[0171]ARO 區(qū)域
[0172]ARl 區(qū)域
[0173]AR2 區(qū)域
[0174]AR3 區(qū)域
[0175]Al 間隙
[0176]A2 間隙
[0177]A3 間隙
[0178]BMP凸塊電極
[0179]BPLl 層積層
[0180]BPL2 層積層
[0181]BPWB層積式基板
[0182]BTE背面端子
[0183]CHPl半導(dǎo)體芯片
[0184]CHP2半導(dǎo)體芯片
[0185]CRL 芯層
[0186]HS散熱片
[0187]IL層間絕緣膜
[0188]LNDl 接合區(qū)
[0189]LND2 接合區(qū)
[0190]LND3 接合區(qū)
[0191]OP 開口部
[0192]OPl 開口部
[0193]PAS鈍化膜
[0194]H)焊盤
[0195]PIl樹脂膜
[0196]PI2樹脂膜[0197]PLBMPl柱狀凸塊電極
[0198]PLBMP2柱狀凸塊電極
[0199]RW再布線
[0200]S 焊錫
[0201]SB焊錫球
[0202]SCE硅樹脂
[0203]SDBMPl支柱凸塊電極
[0204]SDBMP2支柱凸塊電極
[0205]SR阻焊層
[0206]TE 端子
[0207]TEl 端子
[0208]TE2 端子
[0209]THl 通孔
[0210]TH2 通孔
[0211]TH3 通孔
[0212]THWB貫通基板
[0213]UF底部填料
[0214]VA 過孔
[0215]WIREl 布線
[0216]WIRE2 布線
[0217]WIRE3 布線
【權(quán)利要求】
1.一種半導(dǎo)體器件，其特征在于，具有: (a)半導(dǎo)體芯片，在其表面配置有多個突起電極； (b)基板，其具有:配置有與所述多個突起電極對應(yīng)的多個端子的第I表面；和與所述第I表面相反側(cè)的第I背面，在所述第I表面上安裝所述半導(dǎo)體芯片，所述多個突起電極和所述多個端子分別電連接；和 (c)封固樹脂，其填充于所述半導(dǎo)體芯片與所述基板之間， 所述基板具有: (bl)多個第I端子，其是所述多個端子中配置于所述基板的第I區(qū)域的端子；和 (b2)多個第I通孔，其配置于比所述第I區(qū)域靠內(nèi)側(cè)的第2區(qū)域， 所述多個第I通孔分別從所述基板的所述第I表面貫通到所述第I背面， 在所述第I表面，所述多個第I通孔的一部分與所述多個第I端子的一部分電連接， 在所述多個第I通孔上沒有配置俯視下重疊的所述多個突起電極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在俯視下與所述基板的所述第2區(qū)域重疊的所述半導(dǎo)體芯片的表面區(qū)域，沒有形成所述多個突起電極。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于， 在所述基板的所述第2區(qū)域的內(nèi)側(cè)的第3區(qū)域還配置有所述多個端子中的多個第2端子，所述多個突起電極的一 部分和所述多個第2端子分別電連接，對所述多個第2端子供給電源電壓或基準電壓。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于， 在所述基板的所述第3區(qū)域還形成有多個第3通孔， 所述多個第2端子分別在所述第I表面通過布線與所述多個第3通孔電連接。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述基板還具有在比所述第I區(qū)域靠外側(cè)的第4區(qū)域配置的多個第2通孔， 在所述第I表面，所述多個第2通孔的一部分與所述多個第I端子的一部分電連接。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于， 所述多個第I端子遍及多列地配置， 所述多個第I端子中與所述多個第I通孔的一部分電連接的第I端子，比與所述多個第2通孔的一部分電連接的第I端子靠內(nèi)側(cè)配置。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于， 所述多個第2通孔的數(shù)量比所述多個第I通孔的數(shù)量多。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于， 對所述多個第I端子中與所述多個第2通孔的一部分電連接的第I端子的一部分供給信號電壓。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于， 所述第4區(qū)域是在俯視下與所述半導(dǎo)體芯片的外周相比位于外側(cè)的區(qū)域。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述多個突起電極包含:與所述多個端子電連接的第I部分；和具有比所述第I部分的熔點高的熔點的第2部分。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于， 所述第I部分為銅或金，所述第2部分為焊錫。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于， 所述多個突起電極為柱狀凸塊電極。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在所述基板的所述第I表面上形成有第I阻焊層，該第I阻焊層形成有開口部， 所述第I端子從形成于所述第I阻焊層的所述開口部露出。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于， 所述多個第I通孔的內(nèi)部填充有所述第I阻焊層，并與形成于所述基板的所述第I表面上的所述第I阻焊層相連。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于， 所述基板僅由形成于所述第I表面上的第I阻焊層、形成于所述第I背面上的第2阻焊層、以及含有玻璃絲網(wǎng)的芯層構(gòu)成，其中，所述芯層被夾在所述第I阻焊層和所述第2阻焊層之間。
16.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在所述基板的所述第I表面形成有多個接合區(qū)，所述多個接合區(qū)的每一個與所述多個第I通孔的每一個電連接， 所述多個第I端子的一部分和所述多個接合區(qū)的一部分通過布線電連接。
17.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在所述半導(dǎo)體芯片上形成有樹脂膜， 在所述樹脂膜上沒有形成再布線。
18.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在所述半導(dǎo)體芯片上形成有包含氮化硅膜的鈍化膜， 在所述鈍化膜上沒有形成再布線。
19.一種半導(dǎo)體器件，其特征在于，具有: (a)半導(dǎo)體芯片，在其表面配置有多個突起電極； (b)基板，其具有:配置有與所述多個突起電極對應(yīng)的多個端子的第I表面；和與所述第I表面相反側(cè)的第I背面，在所述第I表面上安裝所述半導(dǎo)體芯片，所述多個突起電極和所述多個端子分別電連接；和 (c)封固樹脂，其填充于所述半導(dǎo)體芯片與所述基板之間， 所述基板具有: (bl)多個第I端子，其是所述多個端子中在所述基板的第I區(qū)域遍及多列地配置的端子; (b2)多個第I通孔，其配置于比所述第I區(qū)域靠內(nèi)側(cè)的區(qū)域；和 (b3)多個第2通孔，其配置于比所述第I區(qū)域靠外側(cè)的區(qū)域， 所述多個第I通孔及所述多個第2通孔分別從所述基板的所述第I表面貫通到所述第I背面， 在所述第I表面，所述多個第I通孔的一部分及所述多個第2通孔的一部分與所述多個第I端子的一部分電連接，在所述多個第I通孔上沒有配置俯視下重疊的所述多個突起電極， 所述多個第I端子中與所述多個第I通孔的一部分電連接的第I端子，比與所述多個第2通孔的一部分電連接的第I端子靠內(nèi)側(cè)配置。
20.一種半導(dǎo)體器件，其特征在于，具有: (a)半導(dǎo)體芯片，在其表面配置有多個突起電極； (b)基板，其具有:配置有與所述多個突起電極對應(yīng)的多個端子的第I表面；和與所述第I表面相反側(cè)的第I背面，在所述第I表面上安裝所述半導(dǎo)體芯片，所述多個突起電極和所述多個端子分別電連接； (c)封固樹脂，其填充于所述半導(dǎo)體芯片與所述基板之間；和 (d)多個焊錫球，其與所述多個電極的一部分電連接，并搭載于所述基板的所述第I背面， 所述基板具有: (bl)多個第I端子，其是所述多個端子中在所述基板的第I區(qū)域遍及多列地配置的端子; (b2)多個第I通孔，其配置于比所述第I區(qū)域靠內(nèi)側(cè)的區(qū)域；和 (b3)多個第2通孔，其配置于比所述第I區(qū)域靠外側(cè)的區(qū)域， 所述多個第I通孔及所述多個第 2通孔分別從所述基板的所述第I表面貫通到所述第I背面， 在所述第I表面，所述多個第I通孔的一部分及所述多個第2通孔的一部分與所述多個第I端子的一部分電連接， 所述多個焊錫球經(jīng)由所述多個第I通孔的一部分及所述多個第2通孔的一部分與所述多個第I端子的一部分電連接， 在所述多個第I通孔上沒有配置俯視下重疊的所述多個突起電極， 所述多個第I端子中與所述多個第I通孔的一部分電連接的第I端子，比與所述多個第2通孔的一部分電連接的第I端子靠內(nèi)側(cè)配置， 所述多個突起電極包含--第I部分；和具有比所述第I部分的熔點高的熔點的第2部分，所述第I部分與所述多個端子電連接。
21.一種半導(dǎo)體器件，其特征在于，具有: (a)半導(dǎo)體芯片，在其表面配置有多個突起電極； (b)基板，其具有:配置有與所述多個突起電極對應(yīng)的多個端子的第I表面，和與所述第I表面相反側(cè)的第I背面，在所述第I表面上安裝所述半導(dǎo)體芯片，所述多個突起電極和所述多個端子分別電連接；和 (c)封固樹脂，其填充于所述半導(dǎo)體芯片與所述基板之間， 所述基板具有: (bl)多個第I端子，其是所述多個端子中配置于所述基板的第I區(qū)域的端子；和 (b2)多個第I通孔，其配置于比所述第I區(qū)域靠內(nèi)側(cè)的第2區(qū)域， 所述多個第I通孔分別從所述基板的所述第I表面貫通到所述第I背面， 在所述第I表面，所述多個第I通孔的一部分與所述多個第I端子的一部分電連接， 在俯視下，與所述多個第I端子電連接的所述多個第I通孔配置于遠離所述多個第I端子的位置。`
【文檔編號】H01L23/12GK103443915SQ201180069392
【公開日】2013年12月11日 申請日期:2011年3月22日 優(yōu)先權(quán)日:2011年3月22日
【發(fā)明者】馬場伸治, 渡邊正樹, 德永宗治, 中川和之 申請人:瑞薩電子株式會社
【專利摘要】本發(fā)明提供一種能夠提高半導(dǎo)體器件的可靠性的技術(shù)。在本發(fā)明中，作為搭載半導(dǎo)體芯片的布線基板，不使用層積式基板而使用貫通基板(THWB)。由此，在本發(fā)明中，通過使用僅由芯層構(gòu)成的貫通基板，不再需要考慮層積層和芯層的熱膨脹系數(shù)的不同，而且，因為不存在層積層，所以也不需要考慮形成于層積層的細小過孔的電切斷。其結(jié)果為，根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)成本降低，同時還能夠?qū)崿F(xiàn)半導(dǎo)體器件的可靠性提高。
【專利說明】半導(dǎo)體器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件,尤其涉及有效適用于使用凸塊電極(bump electrode,突起電極)將半導(dǎo)體芯片搭載在布線基板上的半導(dǎo)體器件的技術(shù)。
【背景技術(shù)】
[0002]在日本特開2002-246552號公報(專利文獻I)中記載了如下的技術(shù):僅在呈矩形形狀的半導(dǎo)體芯片的周緣部形成作為外部連接端子的凸塊電極，通過該凸塊電極將半導(dǎo)體芯片搭載于布線基板上。
[0003]現(xiàn)有技術(shù)文獻
[0004]專利文獻
[0005]專利文獻1:日本特開2002-246552號公報
【發(fā)明內(nèi)容】
[0006]半導(dǎo)體器件由半導(dǎo)體芯片和以覆蓋該半導(dǎo)體芯片的方式形成的封裝形成，其中，半導(dǎo)體芯片形成有MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金屬氧化物半導(dǎo)體場效應(yīng)晶體管)等半導(dǎo)體元件和多層布線。封裝具有如下功能:(I)將形成于半導(dǎo)體芯片的半導(dǎo)體元件與外部電路電連接；(2)保護半導(dǎo)體芯片隔離濕度和溫度等外部環(huán)境，防止由振動或沖擊導(dǎo)致的損壞和半導(dǎo)體芯片的特性劣化。封裝還一并具有如下功能等:(3)使半導(dǎo)體芯片的操作容易；(4)將半導(dǎo)體芯片工作時的發(fā)熱散發(fā)，最大限度地發(fā)揮半導(dǎo)體元件的功能。具有這樣的功能的封裝存在多種。
[0007]以下對封裝的構(gòu)成例進行說明。例如存在在半導(dǎo)體芯片的表面形成作為外部連接端子的凸塊電極(突起電極)，并通過該凸塊電極將半導(dǎo)體芯片安裝于布線基板這一類型的BGA(Ball Grid Array:球柵陣列)封裝。在該BGA封裝中，使用容易與形成于半導(dǎo)體芯片的凸塊電極的高密度化、窄間距化對應(yīng)地形成小間距(窄間距)的布線的層積(build up)式基板。列舉該層積式基板的構(gòu)造的一例，例如具有夾著芯層的層積層。進而，在該層積層中形成有細小的過孔，該過孔能夠自由地配置。另外，能夠在該細小的過孔上配置端子。對其理由進行說明。對于形成于層積層的細小的過孔，由于過孔直徑微細，所以容易在過孔的內(nèi)部埋入導(dǎo)體膜。其結(jié)果為，能夠形成過孔的上部由導(dǎo)體膜蓋住的狀態(tài)，因此即使在過孔上配置端子，也能夠?qū)崿F(xiàn)過孔與端子的可靠的電連接。如此，對于層積式基板而言，因為在細小的過孔上也能夠配置端子，所以具有形成布線時的制約少、容易形成小間距的布線這樣的優(yōu)點。
[0008]然而，本發(fā)明人進行研究首先發(fā)現(xiàn)層積式基板存在以下所示的問題點。對該問題點進行說明。首先，層積式基板中存在芯層和以夾著該芯層的方式形成的層積層，對其理由進行說明。
[0009]例如，當半導(dǎo)體器件工作時，半導(dǎo)體芯片發(fā)熱，因該發(fā)熱所產(chǎn)生的熱從半導(dǎo)體芯片傳遞到層積式基板。其結(jié)果為，層積式基板受熱，由此層積式基板膨脹。若該層積式基板的膨脹變大，則對封固層積式基板與半導(dǎo)體芯片的間隙的封固樹脂(例如底部填充材料)施加壓力，由此有時會在例如半導(dǎo)體芯片與封固樹脂的界面、封固樹脂與層積式基板的界面產(chǎn)生裂縫，使半導(dǎo)體器件的可靠性降低。因此，對于層積式基板，為了盡可能減小其熱膨脹系數(shù)(α )(為了靠近半導(dǎo)體芯片的熱膨脹系數(shù))，設(shè)置含有作為由玻璃纖維制成的織布的玻璃絲網(wǎng)的芯層，使層積式基板的熱膨脹系數(shù)減小。然而，若僅由含有玻璃絲網(wǎng)的芯層構(gòu)成層積式基板，則難以形成微細的過孔。因此，通常在層積式基板中以夾著芯層的方式設(shè)置層積層，使該層積層不含有玻璃絲網(wǎng)，由此能夠形成細小的過孔。即，由于層積層以不含有玻璃絲網(wǎng)的方式構(gòu)成，所以能夠形成細小的過孔。但是，對于層積層，因為也需要減小熱膨脹系數(shù)，所以取代玻璃絲網(wǎng)而添加有玻璃填充物(粒狀、珠狀的玻璃)。根據(jù)以上所述，層積式基板由芯層和以夾著該芯層的方式形成的層積層構(gòu)成。
[0010]在此，如上述那樣在芯層含有玻璃絲網(wǎng)，另一方面，在層積層取代玻璃絲網(wǎng)而含有玻璃填充物。但是，含有玻璃填充物的層積層的熱膨脹系數(shù)不會小到含有玻璃絲網(wǎng)的芯層的熱膨脹系數(shù)的程度。列舉一例，芯層的熱膨脹系數(shù)為17?20ppm左右，層積層的熱膨脹系數(shù)為40?60ppm左右。其結(jié)果為，層積層和芯層的熱膨脹系數(shù)不同，會在層積層與芯層之間施加因熱膨脹系數(shù)不同所引起的熱應(yīng)力。而且，本發(fā)明人發(fā)現(xiàn)了:由于該熱應(yīng)力，形成于層積層的細小的過孔容易被電切斷，由此長期來說半導(dǎo)體器件的可靠性會降低。
[0011]本發(fā)明的目的在于提供一種能夠提高半導(dǎo)體器件的可靠性的技術(shù)。
[0012]本發(fā)明的上述目的、其他目的以及新型特征，將從本說明書的記述以及附圖中得到明確。
[0013]對本申請所公開的發(fā)明中的、具有代表性的發(fā)明的概要簡單說明如下。
[0014]代表性的實施方式的半導(dǎo)體器件的特征在于，作為搭載半導(dǎo)體芯片的布線基板，不使用層積式基板而使用貫通基板。
[0015]發(fā)明的效果
[0016]對通過本申請所公開的發(fā)明中、具有代表性的技術(shù)方案所得到的效果簡單說明如下。
[0017]因為不需要考慮層積層與芯層的熱膨脹系數(shù)的不同，進而不存在層積層，所以也不再需要考慮形成于層積層的細小的過孔的電切斷。其結(jié)果為，能夠?qū)崿F(xiàn)成本降低同時提高半導(dǎo)體器件的可靠性。
【專利附圖】
【附圖說明】
[0018]圖1是表示本發(fā)明人所研究的半導(dǎo)體芯片的外觀構(gòu)成的俯視圖。
[0019]圖2是表示本發(fā)明人所研究的半導(dǎo)體器件的構(gòu)成的側(cè)視圖。
[0020]圖3是表示本發(fā)明人所研究的半導(dǎo)體器件的一部分的圖，是表示層積式基板的內(nèi)部構(gòu)造的圖。
[0021]圖4是表示實施方式的半導(dǎo)體芯片的表面構(gòu)造的圖。
[0022]圖5是表示實施方式的半導(dǎo)體器件的構(gòu)成的側(cè)視圖。
[0023]圖6是表示實施方式的半導(dǎo)體器件的一部分的圖，是表示貫通基板的內(nèi)部構(gòu)造的圖。
[0024]圖7是表示實施方式的貫通基板的一部分構(gòu)成的平面圖。[0025]圖8是表示在通孔上配置端子的構(gòu)成例的圖。
[0026]圖9是表示通孔和接合區(qū)的位置關(guān)系發(fā)生了偏離的情況下的構(gòu)成例的圖。
[0027]圖10是表示減小由焊錫構(gòu)成的半球狀的凸塊電極的尺寸并將該凸塊電極搭載于貫通基板上的狀態(tài)的剖視圖。
[0028]圖11是表示將柱狀凸塊電極搭載于貫通基板上的狀態(tài)的局部剖視圖。
[0029]圖12是表示本發(fā)明人所研究的形成于半導(dǎo)體芯片上的再布線構(gòu)造的剖視圖。
[0030]圖13是表示實施方式的形成于半導(dǎo)體芯片上的凸塊構(gòu)造的剖視圖。
[0031]圖14是表示實施方式的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0032]圖15是表示圖14之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0033]圖16是表示圖15之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0034]圖17是表示圖16之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0035]圖18是表示實施方式的半導(dǎo)體器件的另一制造工序的側(cè)視圖。
[0036]圖19是表示圖18之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0037]圖20是表示圖19之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0038]圖21是表示圖20之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0039]圖22是表示將由金構(gòu)成的支柱(stud)凸塊電極搭載于貫通基板上的狀態(tài)的剖視圖。
[0040]圖23是表示變形例的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0041]圖24是表示圖23之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0042]圖25是表示圖24之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0043]圖26是表示圖25之后的半導(dǎo)體器件的制造工序的側(cè)視圖。
[0044]圖27是用于說明本發(fā)明的定位的曲線圖。
【具體實施方式】
[0045]在以下的實施方式中，為了方便起見，在必要時分成多個部分或多個實施方式來說明，但除了特別明示的情況以外，它們之間并不是毫無關(guān)聯(lián)的，而是一方為另一方的一部分或全部的變形例、詳細、補充說明等的關(guān)系。
[0046]另外，在以下的實施方式中，在言及要素的數(shù)等(包含個數(shù)、數(shù)值、量、范圍等)的情況下，除了特別明示的情況以及原理上明確限定為特定數(shù)的情況等以外，并非限定為該特定數(shù)，而可以是特定數(shù)以上也可以是特定數(shù)以下。
[0047]進而，在以下的實施方式中，其構(gòu)成要素(也包含要素步驟等)，除了特別明示的情況以及原理上明確認為是必須的情況等以外，當然未必是必須的。
[0048]同樣地，在以下的實施方式中，在言及構(gòu)成要素等的形狀、位置關(guān)系等時，除了特別明示的情況以及原理上明確認為不是那樣的情況等以外，也包含實質(zhì)上近似于或類似于該形狀等的形狀等。這對于上述數(shù)值以及范圍也是同樣的。
[0049]另外，在用于說明實施方式的全部附圖中，對同一部件原則上標注同一附圖標記，省略其重復(fù)的說明。此外，為了易于觀察圖面，即使在俯視圖中有時也會標注陰影。
[0050]<使用【專利附圖】
【附圖說明】問題>
[0051]首先，參照附圖對本發(fā)明人所研究的半導(dǎo)體器件具有的問題進行說明。圖1是表示本發(fā)明人所研究的半導(dǎo)體芯片CHPl的外觀構(gòu)成的俯視圖。如圖1所示，半導(dǎo)體芯片CHPl呈矩形形狀，遍及半導(dǎo)體芯片CHPl的整個表面地形成有作為外部連接端子的凸塊電極BMP。通過將如此構(gòu)成的半導(dǎo)體芯片CHPl進行封裝，能夠獲得本發(fā)明人所研究的半導(dǎo)體器件。
[0052]圖2是表示本發(fā)明人所研究的半導(dǎo)體器件的構(gòu)成的側(cè)視圖。如圖2所示，本發(fā)明人所研究的半導(dǎo)體器件具有層積式基板BPWB，在該層積式基板BPWB的背面(下表面)形成有多個焊錫球SB。另一方面，在層積式基板BPWB的表面(上表面)搭載有半導(dǎo)體芯片CHPl。此時，以使形成于半導(dǎo)體芯片CHPl的多個凸塊電極BMP與形成于層積式基板BPWB的表面的端子(未圖示)電連接的方式將半導(dǎo)體芯片CHPl配置在層積式基板BPWB上。而且，在半導(dǎo)體芯片CHPl與層積式基板BPWB之間形成的間隙中，填充有作為封固用樹脂的底部填料UF。該底部填料UF是環(huán)氧樹脂的情況較多，為了確保半導(dǎo)體芯片CHPl與層積式基板BPWB的連接可靠性而使用。另外，在半導(dǎo)體芯片CHPl的上表面隔著硅樹脂SCE配置有散熱片HS。該散熱片HS設(shè)置成使由半導(dǎo)體芯片CHPl產(chǎn)生的熱高效地散發(fā)到外部。S卩，散熱片HS為了使半導(dǎo)體芯片CHPl的散熱效率提高而設(shè)置。
[0053]對如此構(gòu)成的本發(fā)明人所研究的半導(dǎo)體器件、特別是層積式基板BPWB的內(nèi)部構(gòu)造進一步詳細說明。圖3是表示本發(fā)明人所研究的半導(dǎo)體器件的一部分的圖，是層積式基板BPWB的內(nèi)部構(gòu)造的圖。如圖3所示，層積式基板BPWB由芯層CRL和以夾著該芯層CRL的方式配置的層積層BPLl和層積層BPL2形成。
[0054]具體而言，在芯層CRL形成有通孔TH，在層積層BPLl形成有與該通孔TH連接的多層布線(圖3中為2層)。該多層布線通過形成于層積層BPLl的過孔VA而相互連接。在層積層BPLl的表面形成有阻焊層(solder resist) SR,構(gòu)成層積層BPLl的端子(接合區(qū)圖案、安裝圖案(fit pattern))TE從設(shè)置于該阻焊層SR的開口部露出。而且，以使該端子TE與凸塊電極BMP電連接的方式將半導(dǎo)體芯片CHPl搭載于層積式基板BPWB上。
[0055]另一方面，在層積層BPL2上也形成有與形成于芯層CRL的通孔TH連接的多層布線(圖3中為2層)。在層積層BPL2的表面形成有阻焊層SR，構(gòu)成層積層BPL2的背面端子BTE從設(shè)置于該阻焊層SR的開口部露出。而且，以與該背面端子BTE電連接的方式將焊錫球SB搭載于背面端子BTE上。具體而言，在圖3所示的層積式基板BPWB中，芯層CRL (約
0.8mm左右)和層積層BPLl及層積層BPL2總共的基板厚度約為1.0mm左右，通孔TH的直徑約為150?250 μ m左右，過孔VA的直徑約為50 μ m左右。
[0056]如此構(gòu)成的層積式基板BPWB具有容易與形成于半導(dǎo)體芯片CHPl的凸塊電極BMP的高密度化對應(yīng)地形成小間距的布線這樣的優(yōu)點。即，層積式基板BPWB例如以夾著芯層CRL的方式具有層積層BPLl和層積層BPL2，在該層積層BPLl、層積層BPL2中形成有細小的過孔VA，該過孔VA能夠自由配置。另外，能夠在該細小的過孔VA上配置端子TE。對其理由進行說明。對于形成于層積層BPL1、層積層BPL2的細小的過孔VA，由于過孔直徑微細，所以容易在過孔VA的內(nèi)部埋入導(dǎo)體膜。其結(jié)果為，能夠形成過孔VA的上部由導(dǎo)體膜蓋住的狀態(tài)，因此即使在過孔VA上配置端子TE，也能夠?qū)崿F(xiàn)過孔VA與端子TE的可靠的電連接。如此，對于層積式基板BPWB，因為在細小的過孔VA上也能夠配置端子TE，所以具有形成布線時的制約少、容易形成小間距的布線這樣的優(yōu)點。
[0057]進而，如圖3所示，在層積式基板BPWB中，要在形成于芯層CRL的通孔TH的壁面形成鍍膜，但因為通孔TH的直徑大，所以在通孔TH的內(nèi)部沒有形成鍍膜。但是，如圖3所示，在通孔TH的內(nèi)部埋入有填孔用樹脂，通孔TH的內(nèi)部被填充。因此，在圖3所示的層積式基板BPWB中，在通孔TH上也能夠配置微細的過孔VA和/或布線，從這一點出發(fā)，形成布線時的制約也少,容易形成小間距的布線。
[0058]然而，本發(fā)明人通過研究新發(fā)現(xiàn)了:上述的層積式基板BPWB存在以下所示的問題點。例如，當半導(dǎo)體器件工作時，半導(dǎo)體芯片CHPl發(fā)熱，由于該發(fā)熱所產(chǎn)生的熱從半導(dǎo)體芯片CHPl傳遞到層積式基板BPWB。其結(jié)果為，層積式基板BPWB受熱，由此層積式基板BPffB膨脹。若該層積式基板BPWB的膨脹大，則會對封固層積式基板BPWB與半導(dǎo)體芯片CHPl的間隙的封固樹脂(底部填料UF)施加壓力，由此有時會在例如半導(dǎo)體芯片與封固樹脂的界面、封固樹脂與層積式基板的界面產(chǎn)生裂縫，使半導(dǎo)體器件的可靠性降低。因此，對于層積式基板BPWB而言，為了減小其熱膨脹系數(shù)(α )(為了靠近半導(dǎo)體芯片CHPl的熱膨脹系數(shù))，設(shè)置含有作為由玻璃纖維制成的織布的玻璃絲網(wǎng)的芯層CRL，使層積式基板BPWB的熱膨脹系數(shù)減小。然而，若僅由含有玻璃絲網(wǎng)的芯層CRL構(gòu)成層積式基板BPWB，則難以形成細小的過孔VA。因此，通常在層積式基板BPWB中以夾著芯層CRL的方式設(shè)置層積層BPLl (BPL2)，使該層積層BPLl (BPL2)不含有玻璃絲網(wǎng)，由此形成細小的過孔VA。S卩，由于層積層BPL1(BPL2)以不含有玻璃絲網(wǎng)的方式構(gòu)成，所以能夠形成細小的過孔VA。但是，在層積層BPL1(BPL2)中，因為也需要減小熱膨脹系數(shù)，所以取代玻璃絲網(wǎng)而添加有玻璃填充物(粒狀、珠狀的玻璃)。
[0059]在此，如上述那樣在芯層CRL中含有玻璃絲網(wǎng)，另一方面，在層積層BPLl (BPL2)中取代玻璃絲網(wǎng)而含有玻璃填充物。但是，含有玻璃填充物的層積層BPLl (BPL2)的熱膨脹系數(shù)不會小到含有玻璃絲網(wǎng)的芯層CRL的熱膨脹系數(shù)的程度。列舉一例，芯層的熱膨脹系數(shù)為17?20ppm左右，層積層的熱膨脹系數(shù)為40?60ppm左右。其結(jié)果為，層積層BPLl (BPL2)和芯層CRL的熱膨脹系數(shù)不同，在層積層BPLl (BPL2)與芯層CRL之間施加了因熱膨脹系數(shù)不同引起的熱應(yīng)力。而且，本發(fā)明人發(fā)現(xiàn)了:由于該熱應(yīng)力，形成于層積層BPLl (BPL2)的細小的過孔VA容易被電切斷，由此半導(dǎo)體器件的可靠性有可能會降低。因此，在本實施方式中，對能夠提高半導(dǎo)體器件的可靠性進行了研究。以下對實施了該研究的本實施方式的半導(dǎo)體器件進行說明。
[0060]<本實施方式的半導(dǎo)體器件的構(gòu)成>
[0061]圖4是表示本實施方式的半導(dǎo)體芯片CHP2的表面構(gòu)造的圖。如圖4所示，本實施方式的半導(dǎo)體芯片CHP2呈矩形形狀，在半導(dǎo)體芯片CHP2的表面區(qū)域形成有柱狀凸塊電極(柱狀突起電極)PLBMPI及柱狀凸塊電極PLBMP2。此外，這些柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2例如由以銅(Cu)形成的柱狀部和形成于該柱狀部上的由焊錫構(gòu)成的連接部構(gòu)成。柱狀部的高度例如在此約為30 μ m左右，連接部的高度(焊錫高度)約為15 μ m左右。柱狀部的形狀為圓柱形狀或長方體形狀，在俯視觀察時，圓柱形狀時的直徑約為30?35 μ m左右，長方體形狀時的I條邊的長度約為30?35 μ m左右。
[0062]具體而言，在本實施方式的半導(dǎo)體芯片CHP2中，如圖4所示，在將半導(dǎo)體芯片CHP2的表面區(qū)域劃分成區(qū)域AR1、位于該區(qū)域ARl的內(nèi)側(cè)的區(qū)域AR2、和位于該區(qū)域AR2的內(nèi)側(cè)的區(qū)域AR3的情況下，在區(qū)域ARl形成有多個柱狀凸塊電極PLBMP1，在區(qū)域AR3形成有多個柱狀凸塊電極PLBMP2。即，柱狀凸塊電極PLBMPl和柱狀凸塊電極PLBMP2以夾著區(qū)域AR2的方式分離配置。此時，在區(qū)域ARl中，遍及多列(圖4中為2列)地形成有多個柱狀凸塊電極PLBMPl，在區(qū)域AR3中，均勻地形成有多個柱狀凸塊電極PLBMP2。
[0063]此外，在此，配置于區(qū)域ARl的柱狀凸塊電極PLBMPl各自的凸塊間的最小間距比配置于區(qū)域AR2的柱狀凸塊電極PLBMP2各自的凸塊間的最小間距小。配置于區(qū)域ARl的柱狀凸塊電極PLBMPl各自的凸塊間的最小間距在此約為40?60μπι左右。但是，在柱狀凸塊電極PLBMPl各自的凸塊間的最小間距大于等于柱狀凸塊電極PLBMP2各自的凸塊間的最小間距的情況下也沒有特別問題。
[0064]另一方面，在區(qū)域AR2中柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2都不形成。
[0065]即，本實施方式的半導(dǎo)體芯片CHP2的特征在于:不是在半導(dǎo)體芯片CHP2的整個表面形成柱狀凸塊電極PLBMPl (PLBMP2)，而僅在區(qū)域ARl和區(qū)域AR3形成有柱狀凸塊電極PLBMPI (PLBMP2)，在區(qū)域AR2沒有形成柱狀凸塊電極PLBMPI (PLBMP2)。例如可知:在圖1所示的本發(fā)明人所研究的半導(dǎo)體芯片CHPl中，在半導(dǎo)體芯片CHPl的整個表面形成有凸塊電極ΒΜΡ，與此相對，在圖4所示的本實施方式的半導(dǎo)體芯片CHP2中，僅在區(qū)域ARl和區(qū)域AR3形成有柱狀凸塊電極PLBMPl (PLBMP2)，在區(qū)域AR2沒有形成柱狀凸塊電極PLBMPl(PLBMP2)。
[0066]接著對本實施方式的半導(dǎo)體器件的構(gòu)成進行說明。圖5是表示本實施方式的半導(dǎo)體器件的構(gòu)成的側(cè)視圖。如圖5所示，本實施方式的半導(dǎo)體器件具有貫通基板THWB，在該貫通基板THWB的背面(下表面)形成有多個焊錫球SB。另一方面，在貫通基板THWB的表面(上表面)搭載有半導(dǎo)體芯片CHP2。此時，以使形成于半導(dǎo)體芯片CHP2的多個柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2與形成于貫通基板THWB的表面的端子(未圖示)電連接的方式，將半導(dǎo)體芯片CHP2配置于貫通基板THWB上。而且，在半導(dǎo)體芯片CHP2與貫通基板THWB之間形成的間隙中，填充有作為封固用樹脂的底部填料UF。該底部填料UF是環(huán)氧樹脂的情況較多，為了確保半導(dǎo)體芯片CHP2與貫通基板THWB的連接可靠性而使用。
[0067]對如此構(gòu)成的本實施方式的半導(dǎo)體器件、特別是貫通基板THWB的內(nèi)部構(gòu)造進一步詳細說明。圖6是表示本實施方式的半導(dǎo)體器件的一部分的圖，是表示貫通基板THWB的內(nèi)部構(gòu)造的圖。如圖6所示，在本實施方式中，通過含有玻璃絲網(wǎng)的芯層CRL形成貫通基板THWB。在該貫通基板THWB中形成有從貫通基板THWB的表面(上表面)向背面(下表面)貫通的通孔ΤΗ1、ΤΗ2、ΤΗ3。而且，在貫通基板THWB的表面形成有阻焊層SR (第I阻焊層)，該阻焊層SR也被填充于通孔ΤΗ1、ΤΗ2、ΤΗ3的內(nèi)部。在阻焊層SR中形成有開口部，多個端子(接合區(qū)圖案、安裝圖案)TEl和/或多個端子(接合區(qū)圖案、安裝圖案)ΤΕ2從該開口部露出。
[0068]例如，在貫通基板THWB的表面形成有多個端子TEl，多個端子TEl的一部分在貫通基板THWB的表面與通孔THl電連接，多個端子TEl的另一部分在貫通基板THWB的表面與通孔ΤΗ2電連接。另外，在貫通基板THWB的表面也形成有多個端子ΤΕ2，多個端子ΤΕ2在貫通基板THWB的表面與通孔ΤΗ3電連接。此時，在貫通基板THWB的表面上搭載有半導(dǎo)體芯片CHP2，形成于該半導(dǎo)體芯片CHP2的柱狀凸塊電極PLBMPl與形成于貫通基板THWB的表面的端子TEl電連接。同樣地，形成于半導(dǎo)體芯片CHP2的柱狀凸塊電極PLBMP2與形成于貫通基板THWB的表面的端子ΤΕ2電連接。即，貫通基板THWB是在芯層CRL的表背面只有I層布線層的構(gòu)造，本實施方式的半導(dǎo)體器件可以說是柱狀凸塊電極直接電連接于該布線層的構(gòu)造。
[0069]另一方面，在貫通基板THWB的背面也形成有阻焊層SR (第2阻焊層)。而且，在阻焊層SR中形成有開口部，多個背面端子BTE從該開口部露出。這些背面端子BTE在貫通基板THWB的背面與通孔TH1、TH2、TH3電連接，在這些背面端子BTE上搭載有焊錫球SB。具體而言，在本實施方式的貫通基板THWB中，包括芯層CRL (0.4_左右)的基板厚度(考慮表面及背面的布線厚)為0.5_左右，通孔直徑為150 μ m左右。
[0070]在本實施方式中，在形成于貫通基板THWB的通孔TH1、TH2、TH3的形成位置、形成于貫通電極THWB的表面的端子TEl和/或端子TE2的形成位置具有特征點，也對其概略構(gòu)成進行說明。首先，在圖6中，在貫通基板THWB上搭載有半導(dǎo)體芯片CHP2，劃分成以下所示的區(qū)域。也就是說，如圖6所示，將貫通基板THWB上的區(qū)域中沒有搭載半導(dǎo)體芯片CHP2的外側(cè)的區(qū)域定義為區(qū)域AR0。而且，關(guān)于半導(dǎo)體芯片CHP2上的區(qū)域，與圖4所示的區(qū)域劃分對應(yīng)地，劃分成半導(dǎo)體芯片CHP2的區(qū)域AR1、半導(dǎo)體芯片CHP2的區(qū)域AR2和半導(dǎo)體芯片CHP2的區(qū)域AR3。如此一來，貫通基板THWB的表面區(qū)域能夠劃分成上述的4個區(qū)域。
[0071]在此，對區(qū)域ARO進行說明。在貫通基板THWB中，在區(qū)域ARO形成有多個通孔TH2。即，在貫通基板THWB的表面區(qū)域中的區(qū)域ARO形成有多個通孔TH2而沒有形成端子TEl和端子TE2。特別是，雖然通孔TH2與端子TEl電連接，但該端子TEl并沒有形成在形成有通孔TH2的區(qū)域ARO。
[0072]接著對區(qū)域ARl進行說明。在貫通基板THWB中，在區(qū)域ARl形成有多個端子TEl。即，在貫通基板THWB的表面區(qū)域中的區(qū)域ARl形成有多個端子TEl而沒有形成通孔TH1、TH2、TH3。特別是，雖然多個端子TEl中的一部分端子TEl與通孔THl電連接，多個端子TEl中的另一部分端子TEl與通孔TH2電連接，但這些通孔THl和通孔TH2并沒有形成在形成有端子TEl的區(qū)域AR1。此外，在半導(dǎo)體芯片CHP2的區(qū)域ARl形成有多個柱狀凸塊電極PLBMPl，形成于半導(dǎo)體芯片CHP2的區(qū)域ARl的柱狀凸塊電極PLBMPl與形成于貫通基板THWB的區(qū)域ARl的端子TEl直接連接。
[0073]接著對區(qū)域AR2進行說明。在貫通基板THWB中，在區(qū)域AR2形成有多個通孔THl。即，在貫通基板THWB的表面區(qū)域中的區(qū)域AR2形成有多個通孔THl而沒有形成端子TEl和端子TE2。特別是，雖然通孔THl與端子TEl電連接，但該端子TEl并沒有形成在形成有通孔THl的區(qū)域AR2。此外，在半導(dǎo)體芯片CHP2的區(qū)域AR2沒有形成多個柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2。
[0074]進而對區(qū)域AR3進行說明。在貫通基板THWB中，在區(qū)域AR3形成有多個通孔TH3及多個端子TE2。即，在貫通基板THWB的表面區(qū)域中的區(qū)域AR3中，多個通孔TH3和多個端子TE2形成在相同區(qū)域。特別是，雖然通孔TH3與端子TE2電連接，但該端子TE2也形成在形成有通孔TH3的區(qū)域AR3。此外，在半導(dǎo)體芯片CHP2的區(qū)域AR3形成有多個柱狀凸塊電極PLBMP2，形成于半導(dǎo)體芯片CHP2的區(qū)域AR3的柱狀凸塊電極PLBMP2與形成于貫通基板THWB的區(qū)域AR3的端子TE2直接連接。
[0075]本實施方式的貫通基板THWB如上述那樣構(gòu)成，進而為了使通孔THl、TH2、TH3以及端子TE 1、TE2的位置關(guān)系變得明了而使用平面圖來說明。圖7是表示本實施方式的貫通基板THWB的一部分構(gòu)成的平面圖。圖7中大體示出了貫通基板THWB的全部區(qū)域1/4區(qū)域。另外，在圖7中圖示了區(qū)域AR0、區(qū)域AR1、區(qū)域AR2以及區(qū)域AR3。[0076]在此，根據(jù)圖6和圖7，區(qū)域ARO是在俯視下與半導(dǎo)體芯片CHP2的外周相比位于外側(cè)的區(qū)域。換言之，區(qū)域ARO也可以說是在俯視下與半導(dǎo)體芯片CHP不重疊的區(qū)域。進而，區(qū)域AR1、區(qū)域AR2以及區(qū)域AR3是在俯視下與半導(dǎo)體芯片CHP2的外周相比位于內(nèi)側(cè)的區(qū)域。換言之，區(qū)域AR1、區(qū)域AR2以及區(qū)域AR3也可以說是在俯視下與半導(dǎo)體芯片CHP重疊的區(qū)域。
[0077]在圖7中，在區(qū)域ARl形成有多個端子TE1。具體而言，在區(qū)域ARl中遍及2列地形成有多個端子TE1，例如，配置于靠近外側(cè)的列的端子TEl的數(shù)量比配置于靠近內(nèi)側(cè)的列的端子TEl的數(shù)量多。而且，配置于靠近外側(cè)的列的端子TEl與形成于區(qū)域ARO的通孔TH2電連接。具體而言，在區(qū)域ARO形成有多個通孔TH2，以與這些通孔TH2接觸的方式形成有接合區(qū)LND2。而且，該接合區(qū)LND2和配置于靠近外側(cè)的列的端子TEl通過布線WIRE2連接。
[0078]另一方面，在配置于靠近內(nèi)側(cè)的列的端子TEl與形成于區(qū)域AR2的通孔THl電連接。具體而言，在區(qū)域AR2形成有多個通孔TH1，以與這些通孔THl接觸的方式形成有接合區(qū)LND1。而且，該接合區(qū)LNDl和配置于靠近內(nèi)側(cè)的列的端子TEl通過布線WIREl連接。
[0079]接著，在區(qū)域AR3形成有多個通孔TH3及多個端子TE2。形成于區(qū)域AR3的端子TE2與同樣地形成于區(qū)域AR3的通孔TH3電連接。具體而言，在區(qū)域AR3形成有多個通孔TH3,以與這些通孔TH3接觸的方式形成有接合區(qū)LND3。而且，該接合區(qū)LND3和端子TE2通過布線WIRE3連接。S卩，端子TEl和端子TE2夾著區(qū)域AR2而分離配置。
[0080]<本實施方式的半導(dǎo)體器件的特征>
[0081]本實施方式的半導(dǎo)體器件如上述那樣構(gòu)成，以下對其特征點進行詳細說明。首先，本實施方式的第I特征點在于:例如圖6所示，作為搭載半導(dǎo)體芯片CHP2的布線基板，采用了貫通基板THWB。也就是說，在本實施方式中，不使用圖3所示那樣的層積式基板BPWB，而使用圖6所示那樣的貫通基板THWB。
[0082]例如，在圖3所示那樣的層積式基板BPWB中，因為含有玻璃絲網(wǎng)的芯層CRL和取代玻璃絲網(wǎng)而含有玻璃填充物的層積層BPLl (BPL2)的材質(zhì)不同，所以在芯層CRL和層積層BPLl (BPL2)之間存在熱膨脹系數(shù)(α)的不同。而且，若半導(dǎo)體芯片CHPl受到加熱而對層積式基板BPWB施加熱負荷，則因為芯層CRL和層積層BPLl (BPL2)的熱膨脹系數(shù)的不同，在形成于層積層BPLl (BPL2)的細小的過孔VA被施加了熱應(yīng)力，細小的過孔VA變得容易電切斷。其結(jié)果會導(dǎo)致半導(dǎo)體器件的可靠性降低。
[0083]與此相對，在本實施方式中，不使用層積式基板BPWB而使用貫通基板THWB。例如，如圖6所示，該貫通基板THWB僅由含有玻璃絲網(wǎng)的芯層CRL構(gòu)成，沒有設(shè)置層積層BPLl (BLP2)。因此，在貫通基板THWB中不會發(fā)生由于芯層CRL和層積層BPLl (BPL2)的熱膨脹系數(shù)的不同而導(dǎo)致形成于層積層BPLl (BPL2)的細小過孔的電切斷。即，在貫通基板THWB中，因為原本就不存在層積層BPLl (BPL2)，所以也不存在形成于層積層BPLl (BPL2)的細小的過孔，能夠避免細小過孔的電切斷這一問題。如此在本實施方式中，通過使用僅由芯層CRL構(gòu)成的貫通基板THWB，不需要考慮層積層BPLl (BPL2)和芯層CRL的熱膨脹系數(shù)的不同，進而因為不存在層積層BPLl (BPL2)，所以也不再需要考慮形成于層積層BPLl (BPL2)的細小過孔VA的電切斷。其結(jié)果，根據(jù)本實施方式，能夠?qū)崿F(xiàn)半導(dǎo)體器件的可靠性提高。
[0084]進而，因為在層積式基板BPWB形成有熱膨脹系數(shù)大的層積層BPLl (BPL2)，所以在封固層積式基板BPWB與半導(dǎo)體芯片CHPl的間隙的封固樹脂(底部填料UF)也容易被施加大的熱應(yīng)力，在封固樹脂產(chǎn)生裂縫的可能性也高。與此相對，在本實施方式中，沒有形成熱膨脹系數(shù)大的層積層BPLl (BPL2)，而使用僅由熱膨脹系數(shù)小的芯層CRL構(gòu)成的貫通基板THWB。因此，在封固貫通基板THWB與半導(dǎo)體芯片CHP2的間隙的封固樹脂(底部填料UF)難以被施加使用層積式基板BPWB時那種程度的大的熱應(yīng)力，所以也能夠降低在封固樹脂產(chǎn)生裂縫的可能性。因此，從這一點出發(fā)，根據(jù)本實施方式，也能夠提高半導(dǎo)體器件的可靠性。
[0085]對如以上那樣使用貫通基板THWB帶來的優(yōu)點進行了說明，但對于貫通基板THWB而言除了上述的優(yōu)點以外也存在缺點。以下也對該缺點進行說明，在本實施方式中，說明對克服該貫通基板THWB的缺點進行研究的情況。首先，在層積式基板BPWB中，例如圖3所示，由于細小過孔VA的內(nèi)部埋入有導(dǎo)體膜，所以也能夠在細小過孔VA上形成端子TE。因此，在層積式基板BPWB中，例如也能夠在細小過孔VA上配置端子TE這樣形成布線時的制約少，所以容易形成小間距的布線。
[0086]與此相對，例如圖6所示，貫通基板THWB僅由芯層CRL構(gòu)成，形成有貫通該芯層CRL的通孔TH1、TH2、TH3。換言之，在本實施方式的貫通基板THWB中，形成有從表面貫通到背面的通孔TH1、TH2、TH3，但存在無法在該通孔TH1、TH2、TH3上配置端子TEl、端子TE2這樣的制約。對其理由進行說明。形成于貫通基板THWB的通孔TH1、TH2、TH3的直徑例如為150 μ m左右，比細小的過孔的直徑(50 μ m左右)大。因此，即使在通孔TH1、TH2、TH3形成鍍膜(導(dǎo)體膜)，鍍膜也僅形成于內(nèi)壁，通孔TH1、TH2、TH3的內(nèi)部沒有被鍍膜填滿而成為中空狀態(tài)。
[0087]在如此構(gòu)成的通孔TH1、TH2、TH3中，以通孔THl為例，考慮在該通孔THl上配置端子TEl的情況。圖8是表示在通孔THl上配置端子TEl的構(gòu)成例的圖。如圖8所示，以包圍中空狀的通孔THl的上表面的方式形成有接合區(qū)LNDl。接合區(qū)LNDl的直徑為250 μ m左右。即，因為通孔THl成為中空狀，所以通過以包圍通孔THl的上表面的方式形成接合區(qū)LNDl，將形成于通孔THl的側(cè)面的鍍膜與接合區(qū)LNDl電連接。而且，考慮能夠通過在該接合區(qū)LNDl上形成端子TEl，從而在通孔THl上隔著接合區(qū)LNDl配置端子TEl。
[0088]然而，實際上還要考慮如下情況:如圖9所示，因為通孔THl及接合區(qū)LNDl形成時的圖案化精度并不高，所以接合區(qū)LNDl的位置與通孔THl的位置發(fā)生偏離。該情況下，端子TEl沒有配置在接合區(qū)LNDl上而配置在中空狀的通孔THl上。這樣一來，因為通孔THl的內(nèi)部成為中空狀態(tài)，所以會導(dǎo)致端子TEl和通孔THl沒有電連接。如此，因為形成于貫通基板THWB的通孔THl的直徑大故而內(nèi)部成為中空狀態(tài)、和由于圖案化精度的問題導(dǎo)致通孔THl與接合區(qū)LNDl的位置關(guān)系發(fā)生偏離這兩方面的原因，若構(gòu)成為在通孔THl上配置端子TEl，則容易產(chǎn)生通孔THl與端子TEl的連接不良。
[0089]在此，如形成于圖3所示的層積式基板BPWB的通孔TH那樣，考慮在通孔TH的內(nèi)部埋入填孔用樹脂。即，在層積式基板BPWB中，在直徑大的通孔TH的內(nèi)部埋入填孔用樹脂。而且，在內(nèi)部被填孔用樹脂填埋的通孔TH上形成蓋鍍膜，在該蓋鍍膜上形成過孔VA和/或布線。如此在層積式基板BPWB中，也能夠在直徑大的通孔TH上配置過孔VA和/或布線，結(jié)果能夠減少形成布線時的制約。
[0090]然而，在本實施方式的貫通基板THWB(參照圖6)中，沒有如上述的圖3所示的層積式基板BPWB那樣成為在直徑大的通孔TH的內(nèi)部埋入填孔用樹脂的構(gòu)造。這是因為:在使用填孔用樹脂的情況下，由于需要新的填孔用樹脂、和發(fā)生在通孔TH的內(nèi)部埋入填孔用樹脂的工序等會導(dǎo)致成本升高。因此，貫通基板THWB成為由施于基板表背面的阻焊層SR也填充于通孔TH1、TH2、TH3的內(nèi)部的構(gòu)造。換言之，施于貫通基板THWB的表面的阻焊層SR(第I阻焊層)和施于貫通基板THWB的背面的阻焊層SR(第2阻焊層)經(jīng)由填充于通孔(TH1、TH2、TH3)的內(nèi)部的阻焊層SR而連接。此外，施于貫通基板THWB的表面的阻焊層SR(第I阻焊層)、施于貫通基板THWB的背面的阻焊層SR(第2阻焊層)以及填充于通孔(TH1、TH2、TH3)的內(nèi)部的阻焊層SR都是同一材料。這一點是貫通基板THWB的構(gòu)造不同于層積式基板BPWB的構(gòu)造的幾點之一。
[0091]在本實施方式的貫通基板THWB中，也采用在通孔THl中埋入填孔用樹脂并形成蓋鍍膜的構(gòu)成，由此即使在通孔THl上形成端子TE1，也能夠可靠地將通孔THl與端子TEl電連接。但是，若設(shè)為這樣的構(gòu)成，則貫通基板THWB的成本會升高，因此在本實施方式的貫通基板THWB中并不采用上述的構(gòu)成。因此，在本實施方式的貫通基板THWB中，無法在通孔THl上配置端子TEl這一問題變得明顯。于是，在本實施方式中，一邊將無法在通孔THl上配置端子TEl這樣的制約作為前提，一邊也對盡可能高效地實施貫通基板THWB上的布線布局、并且也抑制成本上升進行了研究。該研究點是本實施方式的第2特征點。以下參照附圖對該第2特征點進行說明。
[0092]首先，本實施方式的第2特征點在于:例如圖6所示，一邊將通孔THl的形成區(qū)域、通孔TH2的形成區(qū)域以及端子TEl的形成區(qū)域分別分離，一邊對布線布局進行研究。具體而言，如圖6所示，在貫通基板THWB的區(qū)域ARO設(shè)有多個通孔TH2，在貫通基板THWB的區(qū)域ARl設(shè)置多個端子TEl。而且，在貫通基板THWB的區(qū)域AR2設(shè)有多個通孔THl。通過如此構(gòu)成，能夠不在通孔THl上及通孔TH2上配置端子TEl而在貫通基板THWB上形成通孔THl、TH2以及端子TEl。
[0093]進而，參照圖7對實施了研究的布線布局構(gòu)成進行說明。在圖7中，在貫通基板THWB的區(qū)域ARl遍及2列地形成有端子TEl。而且，在作為區(qū)域ARl的外側(cè)區(qū)域的區(qū)域ARO配置有多個通孔TH2。另一方面，在作為區(qū)域ARl的內(nèi)側(cè)區(qū)域的區(qū)域AR2配置有多個通孔TH1。此時，在區(qū)域ARl遍及2列而形成的端子TEl中的配置于靠近外側(cè)的列的端子TEl與配置于區(qū)域ARO的通孔TH2電連接。與此相對，在區(qū)域ARl遍及2列而形成的端子TEl中的配置于靠近內(nèi)側(cè)的列的端子TEl與配置于區(qū)域AR2的通孔THl電連接。如此，在本實施方式中，將與形成于區(qū)域ARO的通孔TH2電連接的端子TEl配置在靠近區(qū)域ARO側(cè)，并且將與形成于區(qū)域AR2的通孔THl電連接的端子TEl配置在靠近區(qū)域AR2側(cè)。通過如此構(gòu)成，能夠一邊將通孔THl的形成區(qū)域、通孔TH2的形成區(qū)域以及端子TEl的形成區(qū)域分別分離，一邊高效地實現(xiàn)通孔THl與端子TEl的連接以及通孔TH2與端子TE2的連接。
[0094]例如，在構(gòu)成為將形成于區(qū)域ARO的通孔TH2和配置于靠近區(qū)域AR2的列的端子TEl連接、或者構(gòu)成為將形成于區(qū)域AR2的通孔THl和配置于靠近區(qū)域ARO的列的端子TEl連接的情況下，形成于區(qū)域ARl的布線的引繞變得復(fù)雜，難以構(gòu)成有效的布線布局。
[0095]與此相對，在本實施方式中，如圖7所示，將與形成于區(qū)域ARO的通孔TH2電連接的端子TEl向靠近區(qū)域ARO側(cè)配置，并且將與形成于區(qū)域AR2的通孔THl電連接的端子TEl向靠近區(qū)域AR2側(cè)配置。[0096]換言之，在區(qū)域ARl中，與通孔TH2電連接的端子TEl以與區(qū)域AR2相比更靠近區(qū)域ARO的方式配置，與通孔THl電連接的端子TEl以與區(qū)域ARO相比更靠近區(qū)域AR2的方式配置，端子TEl通過布線WIREl及WIRE2分別與通孔THl及TH2連接。即，不存在橫穿區(qū)域ARl內(nèi)地連結(jié)區(qū)域ARO和區(qū)域AR2的布線和穿過各端子TEl間的布線。通過如此連線，根據(jù)本實施方式，不需要區(qū)域ARl內(nèi)的布線引繞，能夠一邊將通孔THl的形成區(qū)域、通孔TH2的形成區(qū)域以及端子TEl的形成區(qū)域分別分離，一邊高效地將通孔THl與端子TEl連接、并高效地將通孔TH2與端子TE2連接。貫通基板THWB是在芯層CRL的表背面僅具有I層布線層的構(gòu)造，與層積式基板BPWB的能夠在芯層CRL的表背面設(shè)置多個層積層(使BPLl為多層，使BPL2為多層)而使布線層多層化的構(gòu)造相比，無法使布線高密度化。因此，前述的布線的引繞的特征對于貫通基板THWB而言在實現(xiàn)與層積式基板BPWB同等的布線的高密度化方面是重要的。
[0097]進而，在本實施方式中，如圖7所示，還在如下方面具有特征:劃分成形成有端子TEl的區(qū)域Al的外側(cè)區(qū)域即區(qū)域ARO和區(qū)域Al的內(nèi)側(cè)區(qū)域即區(qū)域AR2，并形成通孔THl及通孔TH2。例如，考慮僅在形成有端子TEl的區(qū)域ARl的外側(cè)區(qū)域即區(qū)域ARO形成通孔TH2的情況。該情況下，因為僅在區(qū)域ARO形成通孔TH2，所以形成于區(qū)域ARO的通孔TH2的數(shù)量變多。因此，將形成于區(qū)域ARO的多個通孔TH2的每一個與形成于區(qū)域ARl的多個端子TEl的每一個電連接的布線數(shù)量也變多。其結(jié)果為，要求從區(qū)域ARO向區(qū)域ARl鋪設(shè)的布線的小間距化。
[0098]然而，在本實施方式中，沒有使用適于小間距化的層積式基板，而使用了與層積式基板相比難以小間距化的貫通基板THWB。因此，如上所述，可知僅在區(qū)域ARO固定配置通孔TH2的布局構(gòu)成在貫通基板THWB中難以實現(xiàn)。
[0099]因此，在本實施方式中，沒有僅將通孔TH2固定配置于區(qū)域AR0，而進行了如下研究:劃分成夾著形成有端子TEl的區(qū)域ARl的區(qū)域ARO和區(qū)域AR2來配置通孔THl及通孔TH2。由此，因為通孔THl及通孔TH2被分散配置于區(qū)域ARO和區(qū)域AR2，所以能夠使連接通孔THl與端子TEl的布線WIREl和連接通孔TH2與端子TEl的布線WIRE2不密集地分散在不同的區(qū)域中。其結(jié)果為，即使在使用難以小間距化的貫通基板THWB的情況下，也能夠應(yīng)對隨著半導(dǎo)體器件的高功能化而產(chǎn)生的通孔THl (TH2)的數(shù)量及端子TEl的數(shù)量的增加。從該觀點出發(fā)，可知根據(jù)本實施方式也實現(xiàn)了有效的布線布局。
[0100]在此，如圖7所示，因為區(qū)域ARO的面積比區(qū)域AR2的面積大，所以形成于區(qū)域ARO的通孔TH2的數(shù)量比形成于區(qū)域AR2的通孔THl的數(shù)量多。因此，與形成于區(qū)域ARO的通孔TH2電連接的端子TEl的數(shù)量也比與形成于區(qū)域AR2的通孔THl電連接的端子TEl的數(shù)量多。因此，在區(qū)域ARl遍及2列而形成的端子TEl中的向靠近區(qū)域ARO側(cè)配置的端子TEl的數(shù)量能夠比向靠近區(qū)域AR2側(cè)配置的端子TEl的數(shù)量多。而且，在連接形成于區(qū)域ARO的通孔TH2和形成于區(qū)域ARl的端子TEl的布線中，例如包含供給電源電位的電源線、供給基準電位(GND電位)的GND線和傳遞信號(信號電壓)的信號線。同樣，在連接形成于區(qū)域AR2的通孔THl與形成于區(qū)域ARl的端子TEl的布線中，例如也包含供給電源電位的電源線、供給基準電位(GND電位)的GND線和傳遞信號(信號電壓)的信號線。
[0101]接著，本實施方式的第3特征點在于:如圖6所示，將多個通孔TH3及多個端子TE2形成于區(qū)域AR3。即，本實施方式的基本技術(shù)思想是:如在第2特征點中也說明那樣，一邊將通孔THl的形成區(qū)域、通孔TH2的形成區(qū)域以及端子TEl的形成區(qū)域分別分離，一邊也高效地將通孔THl與端子TEl連接、并高效地將通孔TH2與端子TE2連接。但是，在本實施方式中，作為進一步的第3特征點，在區(qū)域AR3中形成多個通孔TH3及多個端子TE2這一點上也具有特征。
[0102]具體而言，如圖7所示，在區(qū)域AR3形成有多個通孔TH3及多個端子TE2，但在通孔TH3上并沒有配置端子TE2。S卩，如圖7所示，以將通孔TH3上包圍的方式形成有接合區(qū)LND3，但在該接合區(qū)LND3上并沒有配置端子TE2，該接合區(qū)LND3和端子TE2通過布線WIRE3連接。連接形成于該區(qū)域AR3的通孔TH3與端子TE2的布線WIRE3例如僅包含供給電源電位的電源線和供給基準電位(GND電位)的GND線。即，連接形成于區(qū)域AR3的通孔TH3與端子TE2的布線WIRE3并不包含傳遞信號(信號電壓)的信號線。
[0103]由此，根據(jù)本實施方式，不僅能夠從形成于區(qū)域ARl的端子TEl的一部分向半導(dǎo)體芯片CHP2供給電源電位及基準電位，還能夠從形成于區(qū)域AR3的端子TE2向半導(dǎo)體芯片CHP2供給電源電位及基準電位。即，因為不僅從半導(dǎo)體芯片CHP2的區(qū)域ARl還能夠從區(qū)域AR3供給電源電位及基準電位，所以能夠減小半導(dǎo)體芯片CHP2內(nèi)的電源降(IR降)。
[0104]例如，不在區(qū)域AR3形成構(gòu)成電源布線及基準布線的通孔TH3及端子TE2的情況下，只能從形成于區(qū)域ARl的端子TEl向半導(dǎo)體芯片CHP2的內(nèi)部供給電源電位及基準電位。該情況下，為了向形成于半導(dǎo)體芯片CHP2的區(qū)域AR3的集成電路供給電源電位及基準電位，需要從半導(dǎo)體芯片CHP2的區(qū)域ARl向區(qū)域AR3引繞半導(dǎo)體芯片CHP2的內(nèi)部布線。此時，由于該內(nèi)部布線的引繞所產(chǎn)生的電阻成分，會引起電源電位的降低(電源降)。
[0105]與此相對，在本實施方式中，在貫通基板THWB的區(qū)域AR3形成有構(gòu)成電源布線及基準布線的通孔TH3及端子TE2，從該端子TE2向半導(dǎo)體芯片CHP2的區(qū)域AR3供給電源電位及基準電位。因此，根據(jù)本實施方式，不僅能夠從形成于區(qū)域ARl的端子TEl的一部分向半導(dǎo)體芯片CHP2供給電源電位及基準電位，還能夠從形成于區(qū)域AR3的端子TE2向半導(dǎo)體芯片CHP2供給電源電位及基準電位。即，因為不僅能夠從半導(dǎo)體芯片CHP2的區(qū)域ARl還能夠從區(qū)域AR3供給電源電位及基準電位，所以能夠減小半導(dǎo)體芯片CHP2內(nèi)的電源降(IR降)。
[0106]此外，從形成于區(qū)域ARl的多個端子TEl的一部分供給的電源電位及基準電位，能夠供給到形成于半導(dǎo)體芯片CHP2的I/O電路(外部接口電路)。另一方面，從形成于區(qū)域AR3的多個端子TE2的一部分供給的電源電位及基準電位，能夠供給到形成于半導(dǎo)體芯片CHP2的核心電路(內(nèi)部電路)。即，優(yōu)選從形成于區(qū)域ARl的多個端子TEl向I/O電路供給電源電位及基準電位，從形成于區(qū)域AR3的多個端子TE2向由低于I/O電路的電壓來驅(qū)動的核心電路供給電源電位及基準電位。換言之，從形成于區(qū)域ARl的多個端子TEl供給的電源電位，供給比從形成于區(qū)域AR3的多個端子TE2供給的電源電位高的電位。
[0107]通過如此構(gòu)成，例如由于與端子TEl連接的半導(dǎo)體芯片CHP2的柱狀凸塊電極PLBMPl為包含輸入輸出信號管腳的凸塊電極，所以通過向端子TEl供給I/O電路用的電源電位及基準電位，能夠以最短距離高效地供給I/O電路用的電源電位及基準電位。另一方面，由于與端子TE2連接的半導(dǎo)體芯片CHP2的柱狀凸塊電極PLBMP2為不包含輸入輸出信號管腳的凸塊電極，所以通過供給對配置于半導(dǎo)體芯片CHP2的中央部的內(nèi)部電路(核心電路)進行驅(qū)動的核心電路用的電源電位及基準電位，能夠以最短距離高效地供給核心電路用的電源電位及基準電位。
[0108]進而，在本實施方式中，關(guān)于配置于貫通基板THWB的區(qū)域AR3的通孔TH3，優(yōu)選交替地配置供給電源電位的通孔TH3和供給基準電位的通孔TH3。該情況下，能夠遍及半導(dǎo)體芯片CHP2的整個區(qū)域AR3而均勻地供給電源電位及基準電位。具體而言，雖然在作為半導(dǎo)體芯片CHP2的中央部的區(qū)域AR3形成有內(nèi)部電路(核心電路)，但通過交替地配置供給電源電位的通孔TH3和供給基準電位的通孔TH3，能夠向該核心電路均勻地供給電源電位及基準電位。即，例如在供給電源電位的通孔TH3和供給基準電位的通孔TH3不均勻地配置的情況下，難以向形成于區(qū)域AR3的核心電路均勻地供給電源電位和/或基準電位，而通過交替地配置供給電源電位的通孔TH3和供給基準電位的通孔TH3，能夠向核心電路均勻地供給電源電位及基準電位，其結(jié)果為，能夠提高核心電路的工作穩(wěn)定性。
[0109]根據(jù)以上所述，本實施方式的貫通基板THWB具有上述的第2特征點及第3特征點，如圖6所示，在貫通基板THWB的區(qū)域ARl形成有端子TEl，在貫通基板THWB的區(qū)域AR3形成有端子TE2。即，在本實施方式中，并不是在搭載半導(dǎo)體芯片CHP2的貫通基板THWB的區(qū)域AR1、區(qū)域AR2以及區(qū)域AR3的全部區(qū)域都存在端子(端子TE1、TE2)，因此在搭載于貫通基板THWB的半導(dǎo)體芯片CHP2上形成的凸塊電極的配置位置也進行了變更。具體而言，從如圖1所示那樣在呈矩形形狀的半導(dǎo)體芯片CHPl的整個表面形成有凸塊電極BMP的構(gòu)成變更為，如圖4所示那樣僅在呈矩形形狀的半導(dǎo)體芯片CHP2的區(qū)域ARl和區(qū)域AR3形成有柱狀凸塊電極PLBMPl (PLBMP2)的構(gòu)成。
[0110]以下對本實施方式的搭載于貫通基板THWB的半導(dǎo)體芯片CHP2的特征進行說明。本實施方式的第4特征點在于搭載于貫通基板THWB的半導(dǎo)體芯片CHP2的凸塊構(gòu)造。具體而言，如圖4所示，本實施方式的半導(dǎo)體芯片CHP2具有區(qū)域AR1、比該區(qū)域ARl靠內(nèi)側(cè)的區(qū)域AR2和比該區(qū)域AR2靠內(nèi)側(cè)的區(qū)域AR3。而且，在區(qū)域AR I形成有柱狀凸塊電極PLBMP1、且在區(qū)域AR3形成有柱狀凸塊電極PLBMP2，另一方面，在區(qū)域AR2沒有形成柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2。
[0111]將如此構(gòu)成的半導(dǎo)體芯片CHP2搭載于貫通基板THWB的狀態(tài)示出在圖6中。如圖6所示，可知:形成于半導(dǎo)體芯片CHP2的區(qū)域ARl的柱狀凸塊電極PLBMPl與形成于貫通基板THWB的區(qū)域ARl的端子TEl直接連接，形成于半導(dǎo)體芯片CHP2的區(qū)域AR3的柱狀凸塊電極PLBMP2與形成于貫通基板THWB的區(qū)域AR3的端子TE2直接連接。即，連接柱狀凸塊電極PLBMPl與端子TEl的部分和連接柱狀凸塊電極PLBMP2與端子TE2的部分夾著半導(dǎo)體芯片CHP2 (貫通基板THWB)的區(qū)域AR2而分離配置。
[0112]在此，對從圖1所示的半導(dǎo)體芯片CHPl的凸塊構(gòu)造向圖4所示的半導(dǎo)體芯片CHP2的凸塊構(gòu)造變更時的問題點進行說明。例如，考慮如下情況:不改變形成于圖1所示的半導(dǎo)體芯片CHPl的凸塊電極數(shù)，從圖1所示的半導(dǎo)體芯片CHPl的凸塊構(gòu)造向圖4所示的半導(dǎo)體芯片CHP2的凸塊構(gòu)造進行變更。該情況下，在圖1所示的半導(dǎo)體芯片CHPl中，在整個表面區(qū)域配置有凸塊電極BMP，與此相對，在圖4所示的半導(dǎo)體芯片CHP2中，僅在表面區(qū)域的一部分(區(qū)域ARl和區(qū)域AR3)配置有凸塊電極。這意味著圖4所示的半導(dǎo)體芯片CHP2中的配置凸塊電極的面積比圖1所示的半導(dǎo)體芯片CHPl中的配置凸塊電極BMP的面積小。因此，在使圖1所示的半導(dǎo)體芯片CHPl的凸塊電極數(shù)和圖4所示的半導(dǎo)體芯片CHP2的凸塊電極數(shù)相同的情況下，與圖1所示的半導(dǎo)體芯片CHPl的凸塊電極BMP的大小相比，需要減小圖4所示的半導(dǎo)體芯片CHP2的凸塊電極的大小。
[0113]形成于圖1所示的半導(dǎo)體芯片CHPl的凸塊電極BMP例如是由焊錫構(gòu)成的半球狀的凸塊電極BMP，首先考慮減小該凸塊電極BMP的大小。
[0114]圖10是表示減小由焊錫構(gòu)成的半球狀的凸塊電極BMP的尺寸并將該凸塊電極BMP搭載于貫通基板THWB上的狀態(tài)的剖視圖。如圖10所示，在貫通基板THWB上形成有端子TE1，在該端子TEl上搭載有凸塊電極BMP。該凸塊電極BMP例如形成于在由氮化硅膜構(gòu)成的鈍化膜(表面保護膜)PAS上形成的開口部0P，凸塊電極BMP形成于從開口部OP露出的焊盤ro上。而且，該焊盤ro形成于層間絕緣膜IL上。
[0115]此時，若減小半球狀的凸塊電極BMP的大小，則與此同時，半導(dǎo)體芯片與貫通基板THWB之間的間隙(stand off:間隔)Al也會減小。若像這樣半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A1變窄，則填充于該間隙的底部填料的填充性會降低，有時會在底部填料內(nèi)產(chǎn)生空隙(氣泡)。若在底部填料內(nèi)產(chǎn)生空隙，則會在空隙內(nèi)滲入水分，由于對安裝基板進行焊錫安裝時的高溫回流焊(例如240?260°C左右)導(dǎo)致空隙內(nèi)的水分膨脹，有時會以空隙為起點在底部填料內(nèi)產(chǎn)生裂縫。進而，在空隙與凸塊電極相鄰的情況下，由于在空隙內(nèi)滲入了水分，凸塊電極BMP與端子TEl的連接部發(fā)生腐蝕，半導(dǎo)體芯片與貫通基板THWB的連接可靠性有可能會降低。即，單純地減小圖1所示的形成于半導(dǎo)體芯片CHPl的半球狀的凸塊電極BMP，則半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)Al變小，會導(dǎo)致半導(dǎo)體器件的可靠性降低。
[0116]本發(fā)明人研究的結(jié)果為，為了確保底部填料的填充性，半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A1必須為約20μπι左右以上。因此，在本實施方式中，不采用圖10所示那樣的半球狀的凸塊電極ΒΜΡ，而采用圖11所示那樣的柱狀凸塊電極PLBMP1。圖11是表示將柱狀凸塊電極PLBMPl搭載于貫通基板THWB上的狀態(tài)的局部剖視圖。如圖11所示，在貫通基板THWB上形成有端子ΤΕ1，在該端子TEl上搭載有柱狀凸塊電極PLBMPl。該柱狀凸塊電極BMP例如由以銅(Cu)形成的柱狀部和形成于該柱狀部上的由焊錫構(gòu)成的連接部構(gòu)成。換言之，也可以說柱狀凸塊電極PLBMPl由包含焊錫的第I部分和熔點比該第I部分(焊錫)的熔點高的第2部分(銅)構(gòu)成。該柱狀凸塊電極PLBMPl例如形成于在由氮化硅膜構(gòu)成的鈍化膜(表面保護膜)PAS上形成的開口部0Ρ，柱狀凸塊電極PLBMPl形成于從開口部OP露出的焊盤ro上。而且，該焊盤ro形成于層間絕緣膜IL上。
[0117]在如此構(gòu)成的柱狀凸塊電極PLBMPl中，即使減小柱狀凸塊電極PLBMPl的大小，由于由銅構(gòu)成的柱狀部，半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A2也不會變得比由圖10所示的半球狀的凸塊電極BMP進行連接時的間隙(間隔)Al小(A2 > Al)。S卩，柱狀凸塊電極BMP由由焊錫構(gòu)成的第I部分和具有比該第I部分(焊錫)的熔點高的熔點的第2部分(銅)構(gòu)成。因此，在將半導(dǎo)體芯片安裝在貫通基板THWB上，并使柱狀凸塊電極PLBMPl的第I部分(焊錫)在高溫(例如240?260°C左右)下熔融來電連接半導(dǎo)體芯片的柱狀凸塊電極PLBMPl與貫通基板THWB上的端子TEl時，因為凸塊電極PLBMPl的第2部分(銅)的熔點比第I部分(焊錫)的熔點高，所以不會在達到了高溫時熔融。因此，半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A2不會變得比柱狀凸塊電極PLBMPl的第2部分(銅)的高度小。如前述那樣，為了確保底部填料的填充性，半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A2需要約為20 μ m左右以上，而因為柱狀凸塊電極PLBMPl的第2部分(銅)的高度約為30μπι左右，所以能充分滿足。
[0118]其結(jié)果為，在使用圖11所示那樣的柱狀凸塊電極PLBMPl的情況下，即使減小柱狀凸塊電極PLBMPl本身的大小，也能夠確保間隔，能夠抑制底部填料的填充性的降低和半導(dǎo)體芯片與貫通基板THWB的連接可靠性的降低。因此，在本實施方式的半導(dǎo)體芯片CHP2中，例如圖5及圖6所示，使用了柱狀凸塊電極PLBMPl和柱狀凸塊電極PLBMP2。
[0119]此外，在此，舉例柱狀凸塊電極PLBMPl的第2部分是銅的情況進行了說明，但只要是熔點比第I部分的焊錫高的(金屬)材料就沒有問題。對于第2部分，作為銅以外的材料可以是金(Au)等。在使第2部分為銅的情況下，與金相比能夠降低成本(材料費)。另外，柱狀凸塊電極PLBMPl的第2部分在通過電鍍法進行堆積來形成時能夠容易形成得較高。
[0120]另外，柱狀凸塊電極PLBMPl的第I部分的焊錫使用Sn-Ag類或Sn-Ag-Cu類的無鉛焊錫即可。
[0121]根據(jù)以上所述，本實施方式的第4特征點可以說是在于:例如圖4所示，僅在半導(dǎo)體芯片CHP2的表面區(qū)域的一部分(區(qū)域ARl和區(qū)域AR3)形成柱狀凸塊電極PLBMPl (PLBMP2)。由此，能夠構(gòu)成與具有第2特征點和第3特征點的貫通基板THWB對應(yīng)的半導(dǎo)體芯片CHP2。而且，通過在具有第2特征點和第3特征點的貫通基板THWB上搭載具有第4特征點的半導(dǎo)體芯片CHP2，能夠?qū)崿F(xiàn)半導(dǎo)體器件的可靠性提高及成本降低。
[0122]進而，在本實施方式的半導(dǎo)體芯片CHP2中，由于具有上述的第4特征點，所以也能獲得以下所示的效果。也就是說，在本實施方式的半導(dǎo)體芯片CHP2中，例如圖4所示，在區(qū)域ARl形成有柱狀凸塊電極PLBMP1，并且在與區(qū)域ARl之間夾著區(qū)域AR2的區(qū)域AR3形成有柱狀凸塊電極PLBMP2。這意味著:形成于區(qū)域ARl的柱狀凸塊電極PLBMPl和形成于區(qū)域AR3的柱狀凸塊電極PLBMP2僅隔開與形成于區(qū)域ARl和區(qū)域AR3之間的區(qū)域AR2相應(yīng)的空間而形成。在此，形成于區(qū)域AR3的柱狀凸塊電極PLBMP2是與電源線連接、并具有向形成于半導(dǎo)體芯片CHP2的內(nèi)部的集成電路供給電源電位或基準電位的功能的電極。另一方面，形成于區(qū)域ARl的柱狀凸塊電極PLBMPl不僅有與電源線連接的電極，還有與信號線連接的電極。因此，若以與形成于區(qū)域AR3的柱狀凸塊電極PLBMP2相鄰的方式來配置形成于區(qū)域ARl的柱狀凸塊電極PLBMP1，則在柱狀凸塊電極PLBMPl與柱狀凸塊電極PLBMP2之間容易發(fā)生相互干涉(交叉耦合)，容易在向與電源線連接的柱狀凸塊電極PLBMP2供給的電源電壓和/或基準電壓產(chǎn)生噪聲。與此相對，在本實施方式的半導(dǎo)體芯片CHP2中，在區(qū)域ARl與區(qū)域AR3之間存在沒有形成凸塊電極的區(qū)域AR2，通過該區(qū)域AR2，能夠增大形成于區(qū)域AR3的柱狀凸塊電極PLBMP2與形成于區(qū)域ARl的柱狀凸塊電極PLBMPl之間的距離。這意味著:根據(jù)本實施方式的半導(dǎo)體芯片CHP2,能夠抑制與形成于區(qū)域AR3的柱狀凸塊電極PLBMP2連接的電源線和與形成于區(qū)域ARl的柱狀凸塊電極PLBMPl連接的信號線之間的交叉耦合。其結(jié)果為，根據(jù)本實施方式，能夠提高對與形成于區(qū)域AR3的柱狀凸塊電極PLBMP2連接的電源線施加的電源電壓或基準電壓的穩(wěn)定性，能夠?qū)崿F(xiàn)形成于半導(dǎo)體芯片CHP2的集成電路的工作可靠性的提高。
[0123]接著，對本實施方式的第5特征點進行說明。本實施方式的第5特征點涉及半導(dǎo)體芯片的構(gòu)造，具體而言，本實施方式的第5特征點在于:在圖1所示的本發(fā)明人所研究的半導(dǎo)體芯片CHPl中形成了所謂的再布線構(gòu)造，與此相對，在圖4所示的本實施方式的半導(dǎo)體芯片CHP2中，沒有形成再布線構(gòu)造。由此，在本實施方式的半導(dǎo)體器件中，因為不用在半導(dǎo)體芯片上形成再布線構(gòu)造即可，所以具有能夠簡化半導(dǎo)體芯片的設(shè)計的優(yōu)點。
[0124]例如，在圖1所示的本發(fā)明人所研究的半導(dǎo)體芯片CHPl中，需要遍及整個表面區(qū)域地形成凸塊電極BMP，因此需要所謂的再布線構(gòu)造。以下對該再布線構(gòu)造進行說明。圖12是表示形成于半導(dǎo)體芯片CHPl的再布線構(gòu)造的剖視圖。如圖12所示，在半導(dǎo)體芯片CHPl中，在最上層的層間絕緣膜IL上形成有焊盤ro，以覆蓋該焊盤ro的方式例如形成有由氮化硅膜構(gòu)成的鈍化膜PAS。而且，在該鈍化膜PAS上形成有開口部，焊盤ro從該開口部露出。進而，在鈍化膜PAS上例如形成有由聚酰亞胺樹脂膜構(gòu)成的樹脂膜PI1，在該樹脂膜PIl上也形成有開口部。而且，以與焊盤ro電連接并在樹脂膜PII上延伸的方式形成有再布線RWo接著，以覆蓋再布線RW的方式例如形成有由聚酰亞胺樹脂膜構(gòu)成的樹脂膜PI2，在該樹脂膜PI2上形成有開口部OPl。而且，在從該開口部OPl露出的再布線RW上形成有凸塊電極BMP。如上所述，在圖1所示的本發(fā)明人所研究的半導(dǎo)體芯片CHPl中，形成有再布線構(gòu)造。如此一來，在形成有再布線構(gòu)造的半導(dǎo)體芯片CHPi中，產(chǎn)生進行連接焊盤ro與凸塊電極BMP的再布線RW的布局設(shè)計的需要，因此半導(dǎo)體芯片CHPl的設(shè)計會復(fù)雜化。另外，在焊盤H)與凸塊電極BMP之間引入再布線RW會導(dǎo)致布線電阻和/或電感施加在傳輸路徑上，對半導(dǎo)體器件的高速工作產(chǎn)生影響。
[0125]與此相對，在圖4所示的本實施方式的半導(dǎo)體芯片CHP2中，因為不需要遍及半導(dǎo)體芯片CHP2的整個表面地形成柱狀凸塊電極PLBMPl (PLBMP2)，僅在區(qū)域ARl和區(qū)域AR3形成柱狀凸塊電極PLBMPl (PLBMP2)即可，所以不需要使用再布線構(gòu)造。圖13是表示形成于半導(dǎo)體芯片CHP2的凸塊構(gòu)造的剖視圖。如圖13所示，在半導(dǎo)體芯片CHP2中，在最上層的層間絕緣膜IL上形成有焊盤PD，以覆蓋該焊盤H)的方式例如形成有由氮化硅膜構(gòu)成的鈍化膜PAS。進而，在該鈍化膜PAS形成有開口部，焊盤H)從該開口部露出。而且，在焊盤ro上直接形成有柱狀凸塊電極PLBMPl。如此根據(jù)本實施方式的半導(dǎo)體芯片CHP2，可知在焊盤ro的上部沒有形成再布線。換言之，可以說在本實施方式的半導(dǎo)體芯片CHP2中，在鈍化膜(表面保護膜)PAS (或在鈍化膜PAS上形成有聚酰亞胺樹脂膜的情況下為聚酰亞胺樹脂膜)的上部沒有形成再布線這一點上具有本實施方式的第5特征點。如此根據(jù)本實施方式，因為不用在半導(dǎo)體芯片上形成再布線構(gòu)造即可，所以具有能夠簡化半導(dǎo)體芯片的設(shè)計的優(yōu)點。另外，因為沒有形成再布線RW，所以與前述的再布線構(gòu)造相比，能夠降低傳輸路徑的布線電阻和/或電感，其結(jié)果為，能夠使半導(dǎo)體器件高速工作。
[0126]接著，對本實施方式的第6特征點進行說明。例如圖6和圖7所示，在本實施方式的半導(dǎo)體器件中，在貫通基板THWB的區(qū)域AR2及區(qū)域AR3形成有多個通孔THl及通孔TH3。這意味著:在貫通基板THWB上搭載了半導(dǎo)體芯片CHP2的情況下，在俯視下與半導(dǎo)體芯片CHP2重疊的貫通基板THWB的區(qū)域(區(qū)域AR2及區(qū)域AR3)存在大量的通孔THl及通孔TH3。而且，在通孔THl及通孔TH3的內(nèi)壁例如形成有由導(dǎo)熱率良好的銅構(gòu)成的鍍膜，因此能夠?qū)⒂砂雽?dǎo)體芯片CHP2產(chǎn)生的熱從形成于半導(dǎo)體芯片CHP2的正下方的大量的通孔THl及通孔TH3高效地散發(fā)。因此，根據(jù)本實施方式的半導(dǎo)體器件，能夠提高由半導(dǎo)體芯片CHP2產(chǎn)生的熱的散熱特性。其結(jié)果為，有時也可以不需要圖2所示的散熱片HS。如果不需要散熱片HS，則能夠使相應(yīng)的材料成本減小。
[0127]如上所述，本實施方式中至少存在第I特征點?第6特征點，將該第I特征點?第6特征點總結(jié)如下。[0128](I)本實施方式的第I特征點在于:作為搭載半導(dǎo)體芯片CHP2的布線基板，不使用圖3所示那樣的層積式基板BPWB，而使用圖6所示那樣的貫通基板THWB。由此，在本實施方式中，通過使用僅由芯層CRL構(gòu)成的貫通基板THWB，不需要考慮層積層BPLl (BPL2)和芯層CRL的熱膨脹系數(shù)的不同，進而因為不存在層積層BPLl (BPL2)，所以也不需要考慮形成于層積層BPLl (BPL2)的細小過孔VA的電切斷。其結(jié)果為，根據(jù)本實施方式，能夠?qū)崿F(xiàn)成本降低，并能夠?qū)崿F(xiàn)半導(dǎo)體器件的可靠性提高。
[0129](2)本實施方式的第2特征點在于:例如圖6所示，將通孔THl的形成區(qū)域、通孔TH2的形成區(qū)域以及端子TEl的形成區(qū)域分別分離，同時對布線布局進行研究。具體而言，如圖6所示，在貫通基板THWB的區(qū)域ARO設(shè)有多個通孔TH2，在貫通基板THWB的區(qū)域ARl設(shè)有多個端子TE1。而且，在貫通基板THWB的區(qū)域AR2設(shè)有多個通孔THl。而且，在本實施方式中，如圖7所示，將與形成于區(qū)域ARO的通孔TH2電連接的端子TEl向靠近區(qū)域ARO側(cè)配置，并將與形成于區(qū)域AR2的通孔THl電連接的端子TEl向靠近區(qū)域AR2側(cè)配置。由此，根據(jù)本實施方式，不需要區(qū)域ARl內(nèi)的布線引繞，能夠?qū)⑼譚Hl的形成區(qū)域、通孔TH2的形成區(qū)域以及端子TEl的形成區(qū)域分別分離，同時也能夠高效地連接通孔THl與端子TE1、并高效地連接通孔TH2與端子TE2。
[0130](3)本實施方式的第3特征點在于:如圖6所示，將多個通孔TH3及多個端子TE2形成于區(qū)域AR3，連接形成于該區(qū)域AR3的通孔TH3與端子TE2的布線，例如僅由供給電源電位的電源線和/或供給基準電位(GND電位)的GND線構(gòu)成。由此，根據(jù)本實施方式，不僅能夠從形成于區(qū)域ARl的端子TEl的一部分向半導(dǎo)體芯片CHP2供給電源電位及基準電位，還能夠從形成于區(qū)域AR3的端子TE2向半導(dǎo)體芯片CHP2供給電源電位及基準電位。即，不僅能夠從半導(dǎo)體芯片CHP2的區(qū)域ARl還能夠從區(qū)域AR3供給電源電位及基準電位，所以能夠減小半導(dǎo)體芯片CHP2內(nèi)的電源降(IR降)。
[0131](4)本實施方式的第4特征點在于:例如圖4所示，僅在半導(dǎo)體芯片CHP2的表面區(qū)域的一部分(區(qū)域ARl和區(qū)域AR3)形成柱狀凸塊電極PLBMP1(PLBMP2)。由此，即使減小柱狀凸塊電極PLBMPl (PLBMP2)本身的大小，因為保持了一定間隔，所以也能夠抑制底部填料的填充性的降低和半導(dǎo)體芯片與貫通基板THWB的連接可靠性的降低。進而，能夠構(gòu)成與具有第2特征點和第3特征點的貫通基板THWB對應(yīng)的半導(dǎo)體芯片CHP2。進而，根據(jù)本實施方式的第4特征點，在區(qū)域ARl與區(qū)域AR3之間存在沒有形成凸塊電極的區(qū)域AR2，通過該區(qū)域AR2，能夠增大形成于區(qū)域AR3的柱狀凸塊電極PLBMP2與形成于區(qū)域ARl的柱狀凸塊電極PLBMPl之間的距離。其結(jié)果為，根據(jù)本實施方式，能夠抑制與形成于區(qū)域AR3的柱狀凸塊電極PLBMP2連接的電源線和與形成于區(qū)域ARl的柱狀凸塊電極PLBMPl連接的信號線的交叉耦合。因此，根據(jù)本實施方式，能夠提高對與形成于區(qū)域AR3的柱狀凸塊電極PLBMP2連接的電源線施加的電源電壓或基準電壓的穩(wěn)定性，能夠?qū)崿F(xiàn)形成于半導(dǎo)體芯片CHP2的集成電路的工作可靠性的提高。
[0132](5)本實施方式的第5特征點在于:例如，在圖4所示的本實施方式的半導(dǎo)體芯片CHP2中沒有形成再布線構(gòu)造。由此，在本實施方式的半導(dǎo)體器件中，因為不用在半導(dǎo)體芯片形成再布線構(gòu)造即可，所以具有能夠簡化半導(dǎo)體芯片的設(shè)計的優(yōu)點。
[0133](6)本實施方式的第6特征點在于:在貫通基板THWB上搭載了半導(dǎo)體芯片CHP2的情況下，在俯視下與半導(dǎo)體芯片CHP2重疊的貫通基板THWB的區(qū)域(區(qū)域AR2及區(qū)域AR3)存在大量的通孔THl及通孔TH3。由此，根據(jù)本實施方式的半導(dǎo)體器件，能夠提高由半導(dǎo)體芯片CHP2產(chǎn)生的熱的散熱特性。
[0134]〈實施方式的半導(dǎo)體器件的制造方法〉
[0135]本實施方式的半導(dǎo)體器件如上述那樣構(gòu)成，以下參照附圖對其制造方法的一例進行說明。
[0136]首先，如圖14所示，準備本實施方式的貫通基板THWB。在該貫通基板THWB例如以圖7所示那樣的布局構(gòu)成而形成有端子TE1、TE2以及通孔TH1、TH2等。
[0137]然后，如圖15所示，對位于貫通基板THWB的表面的芯片搭載區(qū)域涂敷底部填料UF。此外，作為在此使用的底部填料UF，可以使用速固化性樹脂NCP(Non-C0nductivePaste)。
[0138]然后，如圖16所示，將半導(dǎo)體芯片CHP2搭載于貫通基板THWB上。在此時被搭載的半導(dǎo)體芯片CHP2的表面(主面)，例如形成有圖4所示那樣的柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2。然后，以使形成于半導(dǎo)體芯片CHP2的柱狀凸塊電極PLBMPl (PLBMP2)與形成于貫通基板THWB的端子(未圖示)直接接觸的方式，將半導(dǎo)體芯片CHP2搭載于貫通基板THWB上并加熱到高溫。其結(jié)果為，柱狀凸塊電極PLBMPl (PLBMP2)的焊錫熔融，貫通基板THWB上的端子TEl (TE2)與柱狀凸塊電極PLBMPl (PLBMP2)的銅電連接。此時，底部填料UF浸濕擴展而填充于半導(dǎo)體芯片CHP2與貫通基板THWB之間的間隙。而且，因為作為底部填料UF使用了速固化性樹脂NCP，所以底部填料UF固化。在此，在本實施方式中，因為對半導(dǎo)體芯片CHP2與貫通基板THWB的連接使用了即使減小尺寸也能夠確保高度的柱狀凸塊電極PLBMPl (PLBMP2)，所以不會阻礙底部填料UF的浸濕擴展。
[0139]接著，如圖17所示，將焊錫球SB搭載于貫通基板THWB的背面(與芯片搭載面相反側(cè)的面)。如上所述，能夠制造本實施方式的半導(dǎo)體器件。
[0140]接著，對本實施方式的半導(dǎo)體器件的其他制造方法進行說明。首先，如圖18所示，準備本實施方式的貫通基板THWB。在該貫通基板THWB上例如以圖7所示的布局構(gòu)成而形成有端子TE1、TE2以及通孔TH1、TH2等。
[0141]接著，如圖19所示，將半導(dǎo)體芯片CHP2搭載于貫通基板THWB上。在此時被搭載的半導(dǎo)體芯片CHP2的表面(主面)上例如形成有圖4所示那樣的柱狀凸塊電極PLBMPl及柱狀凸塊電極PLBMP2。而且，以使形成于半導(dǎo)體芯片CHP2的柱狀凸塊電極PLBMPl (PLBMP2)與形成于貫通基板THWB的端子(未圖示)直接接觸的方式，將半導(dǎo)體芯片CHP2搭載于貫通基板THWB上。然后，加熱到高溫，使柱狀凸塊電極PLBMPl (PLBMP2)的焊錫熔融，將貫通基板THWB上的端子TEl (TE2)與柱狀凸塊電極PLBMPl (PLBMP2)的銅電連接。
[0142]然后，如圖20所示，將底部填料UF填充于半導(dǎo)體芯片CHP2與貫通基板THWB的間隙。在此，在本實施方式中，因為對半導(dǎo)體芯片CHP2與貫通基板THWB的連接使用了即使減小尺寸也能夠確保高度的柱狀凸塊電極PLBMPl (PLBMP2)，所以能夠確保底部填料UF的填充性。
[0143]然后，如圖21所示，將焊錫球SB搭載于貫通基板THWB的背面(與芯片搭載面相反側(cè)的面)。如上所述，能夠制造本實施方式的半導(dǎo)體器件。
[0144]〈變形例〉
[0145]接著，對本實施方式的變形例進行說明。在所述實施方式中，對將形成于半導(dǎo)體芯片CHP2的凸塊電極由柱狀凸塊電極PLBMPl (PLBMP2)構(gòu)成的例子進行了說明，而在本變形例中，對將形成于半導(dǎo)體芯片CHP2的凸塊電極由支柱凸塊電極來構(gòu)成的例子進行說明。
[0146]圖22是表示將例如由金構(gòu)成的支柱凸塊電極SDBMPl搭載于貫通基板THWB上的狀態(tài)的剖視圖。如圖22所示，在貫通基板THWB上形成有端子TEl，在該端子TEl上搭載有支柱凸塊電極SDBMPl，并且以覆蓋端子TEl和支柱凸塊電極SDBMPl的連接部的方式形成有焊錫S。支柱凸塊電極SDBMPl例如形成于在由氮化硅膜構(gòu)成的鈍化膜(表面保護膜)PAS上形成的開口部OP，支柱凸塊電極SDBMPl形成于從開口部OP露出的焊盤H)上。而且，該焊盤ro形成于層間絕緣膜IL上。
[0147]在如此構(gòu)成的支柱凸塊電極SDBMPl中，即使減小支柱凸塊電極SDBMPl的大小，也能夠確保半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A3 (> Al)。即，在此也成為支柱凸塊電極SDBMPl (第2部分)的熔點比焊錫S (第I部分)的熔點高的材料構(gòu)成。由此在使焊錫S (第I部分)在高溫下熔融將支柱凸塊電極SDBMPl (第2部分)與貫通基板THWB上的端子TEl電連接時，因為支柱凸塊電極SDBMPl (第2部分)的熔點比焊錫S (第I部分)的熔點高，所以不會在達到了高溫時熔融。因此，半導(dǎo)體芯片與貫通基板THWB之間的間隙(間隔)A3不會變得比支柱凸塊電極SDBMPl (第2部分，金)的高度小。
[0148]其結(jié)果為，在使用圖22所示那樣的支柱凸塊電極SDBMPl的情況下，因為即使減小支柱凸塊電極SDBMPl本身的大小，也能夠確保間隔，所以能夠抑制底部填料的填充性的降低和半導(dǎo)體芯片與貫通基板THWB的連接可靠性的降低。如此，也能夠取代所述實施方式中說明的柱狀凸塊電極PLBMPl (PLBMP2)而使用本變形例中說明的支柱凸塊電極SDBMP1。
[0149]此外，在此對舉例支柱凸塊電極SDBMPl使用金的情況進行了說明，但也可以是例如使用銅引線形成的銅的支柱凸塊電極。
[0150]本變形例的半導(dǎo)體器件如上述那樣構(gòu)成，以下對其制造方法的一例進行說明。
[0151]首先，如圖23所示，準備本變形例的貫通基板THWB。在該貫通基板THWB上例如以圖7所示的布局構(gòu)成而形成有端子TE1、TE2以及通孔TH1、TH2等。
[0152]接著，如圖24所示，將半導(dǎo)體芯片CHP2搭載于貫通基板THWB上。在此時被搭載的半導(dǎo)體芯片CHP2的表面(主面)上例如形成有支柱凸塊電極SDBMPl、SDBMP2。然后，將形成于半導(dǎo)體芯片CHP2的支柱凸塊電極SDBMPl、SDBMP2與形成于貫通基板THWB的端子(未圖示)直接接觸，并且以覆蓋端子TEl和支柱凸塊電極SDBMP1、SDBMP2的方式使焊錫S熔融來形成連接部。如此一來，將半導(dǎo)體芯片CHP2搭載于貫通基板THWB上。此外，通過將焊錫S預(yù)先施加在端子TEl上(預(yù)先進行焊錫預(yù)涂敷)，能夠容易地進行組裝。
[0153]然后，如圖25所示，將底部填料UF填充于半導(dǎo)體芯片CHP2與貫通基板THWB的間隙。在此，在本變形例中，因為對半導(dǎo)體芯片CHP2與貫通基板THWB的連接使用了即使減小尺寸也能夠確保高度的支柱凸塊電極SDBMPl、SDBMP2，所以能夠確保底部填料UF的填充性。
[0154]然后，如圖26所示，將焊錫球SB搭載于貫通基板THWB的背面(與芯片搭載面相反側(cè)的面)。如上所述，能夠制造本變形例的半導(dǎo)體器件。
[0155]此外，在此對在將半導(dǎo)體芯片CHP2安裝于貫通基板THWB之后填充底部填料UF的制造方法(組裝方法)進行了說明，但并不限于此。也可以在前述的貫通基板THWB預(yù)先涂敷底部填料UF (速固化性樹脂NCP)，然后以搭載半導(dǎo)體芯片CHP2的制造方法進行組裝。[0156]〈本發(fā)明的定位〉
[0157]最后參照附圖對本發(fā)明的定位進行說明。圖27是說明本發(fā)明的定位的曲線圖。在圖27中，橫軸表示芯片尺寸，縱軸表示形成于芯片的焊盤數(shù)(凸塊電極數(shù))。
[0158]首先，對在區(qū)域(I)所表示的區(qū)域中使用的半導(dǎo)體器件的構(gòu)造進行說明。區(qū)域(I)中使用的半導(dǎo)體器件的形態(tài)是如下形態(tài):對布線基板使用層積式基板，形成于半導(dǎo)體芯片的半球狀的凸塊電極成為區(qū)域(area)凸塊配置(例如，圖1的配置)。
[0159]接著，對在區(qū)域(2)所表示的區(qū)域中使用的半導(dǎo)體器件的構(gòu)造進行說明。區(qū)域(2)中使用的半導(dǎo)體器件的形態(tài)為如下形態(tài):對布線基板使用貫通基板，不在半導(dǎo)體芯片形成凸塊電極而在半導(dǎo)體芯片的周緣部形成有焊盤。具體而言是指引線接合構(gòu)造。
[0160]接著，對在區(qū)域(3)所表示的區(qū)域中使用的半導(dǎo)體器件的構(gòu)造進行說明。區(qū)域(3)中使用的半導(dǎo)體器件的形態(tài)為如下形態(tài):對布線基板使用層積式基板，在半導(dǎo)體芯片上形成柱狀凸塊電極，該柱狀凸塊電極成為區(qū)域凸塊配置。
[0161]最后，對在區(qū)域(4)所表示的區(qū)域中使用的半導(dǎo)體器件的構(gòu)造進行說明。區(qū)域(4)中使用的半導(dǎo)體器件的形態(tài)為對布線基板使用貫通基板，并在半導(dǎo)體芯片上形成柱狀凸塊電極的本發(fā)明的形態(tài)。
[0162]在此，從區(qū)域(I)所示出的半導(dǎo)體器件的形態(tài)向區(qū)域(4)所示出的半導(dǎo)體器件的形態(tài)(本發(fā)明的形態(tài))變更的優(yōu)點如下:通過不使用層積式基板而使用貫通基板，能夠?qū)崿F(xiàn)半導(dǎo)體器件的可靠性提高。即，能夠?qū)崿F(xiàn)由于不使用細小過孔及層積層而帶來的可靠性提高。進而，通過從昂貴的層積式基板變更為便宜的貫通基板，也能夠?qū)崿F(xiàn)半導(dǎo)體器件的成本削減。特別是，在區(qū)域(I)所示出的半導(dǎo)體器件的形態(tài)中，由于凸塊電極數(shù)比較少而在層積式基板進行布線布局時在基板上無用的區(qū)域會變多，但由于使用此前說明的本發(fā)明的特征而即使是貫通基板也能夠進行布線布局的產(chǎn)品的情況下，向區(qū)域(4)所示出的半導(dǎo)體器件的形態(tài)(本發(fā)明的形態(tài))變更的實用性增大。
[0163]另一方面，從區(qū)域(2)所示出的半導(dǎo)體器件的形態(tài)向區(qū)域(4)所示出的半導(dǎo)體器件的形態(tài)(本發(fā)明的形態(tài))變更的優(yōu)點如下:不僅從半導(dǎo)體芯片的周緣部還從半導(dǎo)體芯片的中央部供給電源電壓及基準電壓，由此能夠?qū)崿F(xiàn)半導(dǎo)體器件的高性能化。即，在區(qū)域(2)所示出的半導(dǎo)體器件的形態(tài)中，只能夠從形成于半導(dǎo)體芯片的周緣部的焊盤向半導(dǎo)體芯片的內(nèi)部進行電源供給，但在區(qū)域(4)所示出的半導(dǎo)體器件的形態(tài)(本發(fā)明的形態(tài))中，不僅能夠從半導(dǎo)體芯片的周緣區(qū)域還能夠從中央?yún)^(qū)域進行電源供給，因此能夠減小半導(dǎo)體芯片內(nèi)的電源降(IR降)。特別是，在區(qū)域⑵所示出的半導(dǎo)體器件的形態(tài)中，在電源電壓比較低的產(chǎn)品的情況下，向區(qū)域(4)所示出的半導(dǎo)體器件的形態(tài)(本發(fā)明的形態(tài))變更的實用性增大。
[0164]另外，區(qū)域(2)所示出的半導(dǎo)體器件的形態(tài)具體而言是引線接合構(gòu)造。在增加了管腳數(shù)(焊盤數(shù))時，若不增大芯片尺寸來配置焊盤，則要在半導(dǎo)體芯片中心附加設(shè)置焊盤。該情況下，因為與鋪設(shè)到半導(dǎo)體芯片周緣部的焊盤的引線相比引線長度變長，所以由于在由封固樹脂進行封固時容易產(chǎn)生引線移動等理由導(dǎo)致難以進行引線接合。在這樣的情況下，通過使用此前說明的本發(fā)明的特征，不但能夠在半導(dǎo)體芯片的周緣區(qū)域還能夠在中央?yún)^(qū)域配置凸塊電極。其結(jié)果為，有時也能夠使半導(dǎo)體芯片的尺寸與引線接合構(gòu)造時相比為同等尺寸或其以下，因此向區(qū)域(4)所示出的半導(dǎo)體器件的形態(tài)(本發(fā)明的形態(tài))變更的實用性增大。
[0165]以上，基于實施方式具體說明了由本發(fā)明人作出的發(fā)明，但本發(fā)明并不限定于所述實施方式，當然也可以在不脫離其要旨的范圍內(nèi)進行各種變更。
[0166]此外，上述的MOSFET并不限定于由氧化膜形成柵極絕緣膜的情況，還假定成擴大柵極絕緣膜也包含由絕緣膜形成的MISFET(Metal Insulator Semiconductor FieldEffect Transistor)。S卩，在本說明書中，為了方便起見而使用了 MOSFET這樣的術(shù)語,但該MOSFET作為也包含MISFET的意圖的術(shù)語在本說明書中使用。
[0167]進而，此前舉例將焊錫球SB搭載于貫通基板THWB的背面(與芯片搭載面相反側(cè)的面)的BGA封裝構(gòu)造進行了說明，但也可以是不搭載焊錫球SB的LGA (Land Grid Array:網(wǎng)格柵陣列)封裝。通過不搭載焊錫球SB，能夠降低相應(yīng)的材料成本。
[0168]工業(yè)實用性
[0169]本發(fā)明能夠廣泛地利用于制造半導(dǎo)體器件的制造業(yè)中。
[0170]附圖標記說明
[0171]ARO 區(qū)域
[0172]ARl 區(qū)域
[0173]AR2 區(qū)域
[0174]AR3 區(qū)域
[0175]Al 間隙
[0176]A2 間隙
[0177]A3 間隙
[0178]BMP凸塊電極
[0179]BPLl 層積層
[0180]BPL2 層積層
[0181]BPWB層積式基板
[0182]BTE背面端子
[0183]CHPl半導(dǎo)體芯片
[0184]CHP2半導(dǎo)體芯片
[0185]CRL 芯層
[0186]HS散熱片
[0187]IL層間絕緣膜
[0188]LNDl 接合區(qū)
[0189]LND2 接合區(qū)
[0190]LND3 接合區(qū)
[0191]OP 開口部
[0192]OPl 開口部
[0193]PAS鈍化膜
[0194]H)焊盤
[0195]PIl樹脂膜
[0196]PI2樹脂膜[0197]PLBMPl柱狀凸塊電極
[0198]PLBMP2柱狀凸塊電極
[0199]RW再布線
[0200]S 焊錫
[0201]SB焊錫球
[0202]SCE硅樹脂
[0203]SDBMPl支柱凸塊電極
[0204]SDBMP2支柱凸塊電極
[0205]SR阻焊層
[0206]TE 端子
[0207]TEl 端子
[0208]TE2 端子
[0209]THl 通孔
[0210]TH2 通孔
[0211]TH3 通孔
[0212]THWB貫通基板
[0213]UF底部填料
[0214]VA 過孔
[0215]WIREl 布線
[0216]WIRE2 布線
[0217]WIRE3 布線
【權(quán)利要求】
1.一種半導(dǎo)體器件，其特征在于，具有: (a)半導(dǎo)體芯片，在其表面配置有多個突起電極； (b)基板，其具有:配置有與所述多個突起電極對應(yīng)的多個端子的第I表面；和與所述第I表面相反側(cè)的第I背面，在所述第I表面上安裝所述半導(dǎo)體芯片，所述多個突起電極和所述多個端子分別電連接；和 (c)封固樹脂，其填充于所述半導(dǎo)體芯片與所述基板之間， 所述基板具有: (bl)多個第I端子，其是所述多個端子中配置于所述基板的第I區(qū)域的端子；和 (b2)多個第I通孔，其配置于比所述第I區(qū)域靠內(nèi)側(cè)的第2區(qū)域， 所述多個第I通孔分別從所述基板的所述第I表面貫通到所述第I背面， 在所述第I表面，所述多個第I通孔的一部分與所述多個第I端子的一部分電連接， 在所述多個第I通孔上沒有配置俯視下重疊的所述多個突起電極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在俯視下與所述基板的所述第2區(qū)域重疊的所述半導(dǎo)體芯片的表面區(qū)域，沒有形成所述多個突起電極。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于， 在所述基板的所述第2區(qū)域的內(nèi)側(cè)的第3區(qū)域還配置有所述多個端子中的多個第2端子，所述多個突起電極的一 部分和所述多個第2端子分別電連接，對所述多個第2端子供給電源電壓或基準電壓。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于， 在所述基板的所述第3區(qū)域還形成有多個第3通孔， 所述多個第2端子分別在所述第I表面通過布線與所述多個第3通孔電連接。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述基板還具有在比所述第I區(qū)域靠外側(cè)的第4區(qū)域配置的多個第2通孔， 在所述第I表面，所述多個第2通孔的一部分與所述多個第I端子的一部分電連接。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于， 所述多個第I端子遍及多列地配置， 所述多個第I端子中與所述多個第I通孔的一部分電連接的第I端子，比與所述多個第2通孔的一部分電連接的第I端子靠內(nèi)側(cè)配置。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于， 所述多個第2通孔的數(shù)量比所述多個第I通孔的數(shù)量多。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于， 對所述多個第I端子中與所述多個第2通孔的一部分電連接的第I端子的一部分供給信號電壓。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于， 所述第4區(qū)域是在俯視下與所述半導(dǎo)體芯片的外周相比位于外側(cè)的區(qū)域。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述多個突起電極包含:與所述多個端子電連接的第I部分；和具有比所述第I部分的熔點高的熔點的第2部分。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于， 所述第I部分為銅或金，所述第2部分為焊錫。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于， 所述多個突起電極為柱狀凸塊電極。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在所述基板的所述第I表面上形成有第I阻焊層，該第I阻焊層形成有開口部， 所述第I端子從形成于所述第I阻焊層的所述開口部露出。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于， 所述多個第I通孔的內(nèi)部填充有所述第I阻焊層，并與形成于所述基板的所述第I表面上的所述第I阻焊層相連。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于， 所述基板僅由形成于所述第I表面上的第I阻焊層、形成于所述第I背面上的第2阻焊層、以及含有玻璃絲網(wǎng)的芯層構(gòu)成，其中，所述芯層被夾在所述第I阻焊層和所述第2阻焊層之間。
16.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在所述基板的所述第I表面形成有多個接合區(qū)，所述多個接合區(qū)的每一個與所述多個第I通孔的每一個電連接， 所述多個第I端子的一部分和所述多個接合區(qū)的一部分通過布線電連接。
17.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在所述半導(dǎo)體芯片上形成有樹脂膜， 在所述樹脂膜上沒有形成再布線。
18.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 在所述半導(dǎo)體芯片上形成有包含氮化硅膜的鈍化膜， 在所述鈍化膜上沒有形成再布線。
19.一種半導(dǎo)體器件，其特征在于，具有: (a)半導(dǎo)體芯片，在其表面配置有多個突起電極； (b)基板，其具有:配置有與所述多個突起電極對應(yīng)的多個端子的第I表面；和與所述第I表面相反側(cè)的第I背面，在所述第I表面上安裝所述半導(dǎo)體芯片，所述多個突起電極和所述多個端子分別電連接；和 (c)封固樹脂，其填充于所述半導(dǎo)體芯片與所述基板之間， 所述基板具有: (bl)多個第I端子，其是所述多個端子中在所述基板的第I區(qū)域遍及多列地配置的端子; (b2)多個第I通孔，其配置于比所述第I區(qū)域靠內(nèi)側(cè)的區(qū)域；和 (b3)多個第2通孔，其配置于比所述第I區(qū)域靠外側(cè)的區(qū)域， 所述多個第I通孔及所述多個第2通孔分別從所述基板的所述第I表面貫通到所述第I背面， 在所述第I表面，所述多個第I通孔的一部分及所述多個第2通孔的一部分與所述多個第I端子的一部分電連接，在所述多個第I通孔上沒有配置俯視下重疊的所述多個突起電極， 所述多個第I端子中與所述多個第I通孔的一部分電連接的第I端子，比與所述多個第2通孔的一部分電連接的第I端子靠內(nèi)側(cè)配置。
20.一種半導(dǎo)體器件，其特征在于，具有: (a)半導(dǎo)體芯片，在其表面配置有多個突起電極； (b)基板，其具有:配置有與所述多個突起電極對應(yīng)的多個端子的第I表面；和與所述第I表面相反側(cè)的第I背面，在所述第I表面上安裝所述半導(dǎo)體芯片，所述多個突起電極和所述多個端子分別電連接； (c)封固樹脂，其填充于所述半導(dǎo)體芯片與所述基板之間；和 (d)多個焊錫球，其與所述多個電極的一部分電連接，并搭載于所述基板的所述第I背面， 所述基板具有: (bl)多個第I端子，其是所述多個端子中在所述基板的第I區(qū)域遍及多列地配置的端子; (b2)多個第I通孔，其配置于比所述第I區(qū)域靠內(nèi)側(cè)的區(qū)域；和 (b3)多個第2通孔，其配置于比所述第I區(qū)域靠外側(cè)的區(qū)域， 所述多個第I通孔及所述多個第 2通孔分別從所述基板的所述第I表面貫通到所述第I背面， 在所述第I表面，所述多個第I通孔的一部分及所述多個第2通孔的一部分與所述多個第I端子的一部分電連接， 所述多個焊錫球經(jīng)由所述多個第I通孔的一部分及所述多個第2通孔的一部分與所述多個第I端子的一部分電連接， 在所述多個第I通孔上沒有配置俯視下重疊的所述多個突起電極， 所述多個第I端子中與所述多個第I通孔的一部分電連接的第I端子，比與所述多個第2通孔的一部分電連接的第I端子靠內(nèi)側(cè)配置， 所述多個突起電極包含--第I部分；和具有比所述第I部分的熔點高的熔點的第2部分，所述第I部分與所述多個端子電連接。
21.一種半導(dǎo)體器件，其特征在于，具有: (a)半導(dǎo)體芯片，在其表面配置有多個突起電極； (b)基板，其具有:配置有與所述多個突起電極對應(yīng)的多個端子的第I表面，和與所述第I表面相反側(cè)的第I背面，在所述第I表面上安裝所述半導(dǎo)體芯片，所述多個突起電極和所述多個端子分別電連接；和 (c)封固樹脂，其填充于所述半導(dǎo)體芯片與所述基板之間， 所述基板具有: (bl)多個第I端子，其是所述多個端子中配置于所述基板的第I區(qū)域的端子；和 (b2)多個第I通孔，其配置于比所述第I區(qū)域靠內(nèi)側(cè)的第2區(qū)域， 所述多個第I通孔分別從所述基板的所述第I表面貫通到所述第I背面， 在所述第I表面，所述多個第I通孔的一部分與所述多個第I端子的一部分電連接， 在俯視下，與所述多個第I端子電連接的所述多個第I通孔配置于遠離所述多個第I端子的位置。`
【文檔編號】H01L23/12GK103443915SQ201180069392
【公開日】2013年12月11日 申請日期:2011年3月22日 優(yōu)先權(quán)日:2011年3月22日
【發(fā)明者】馬場伸治, 渡邊正樹, 德永宗治, 中川和之 申請人:瑞薩電子株式會社
相關(guān)技術(shù)
網(wǎng)友詢問留言
已有0條留言
- 還沒有人留言評論。精彩留言會獲得點贊！
1